用于初始化带隙电路的系统和方法

技术领域

本公开的实施例大体上涉及带隙电路的领域。更具体地说，本公开的实施例涉及用于初始化带隙电路的启动电路。

背景技术

例如半导体装置、存储器芯片、微处理器芯片、图像芯片等电子装置可使用参考电压来执行各种任务和操作。举例来说，参考电压用于提供恒定电力供应和电流供应，使得对应电子装置(例如，存储器装置)可准确地执行其操作。因此，带隙参考电路可与电子装置合并以归因于其维持稳定输出电压的能力而提供参考电压。当初始化带隙参考电路时，启动电路可用于使得带隙参考电路能够将其输出电压斜变到某一值，在此之后带隙参考电路可能够维持恒定参考电压输出。由于带隙参考电路和启动电路的电路组件(例如，开关)易受不同变量(例如工艺、电压和温度的变化)影响，因此带隙参考电路可基于这类变量提供不同参考电压。带隙参考电路的行为的这类变化是不合需要的。出于这种考虑，需要提供用于初始化带隙参考电路的改进系统和方法。

发明内容

本公开的方面提供一种启动电路，其包括：电流镜电路，其包括：电流参考分支，其耦合于源电压与接地连接之间，经配置以产生参考电流；第二分支，其耦合于所述源电压与第一节点之间，经配置以传导为所述参考电流的第一部分的第二电流；及第三分支，其耦合于所述源电压与所述第一节点之间，经配置以传导为所述参考电流的第二部分的第三电流；第一反馈开关，耦合于所述第一节点与所述接地连接之间，其中所述第一反馈开关的栅极耦合到带隙核心电路的电压输出节点；及第一比较器开关，其耦合于所述第一节点与所述接地连接之间，其中所述第一比较器开关的栅极耦合到所述带隙核心电路的第一局部电压节点；其中所述启动电路经配置以：基于具有第一电压的所述第一节点而耦合所述源电压与所述带隙核心电路的所述电压输出节点；且基于具有第二电压的所述第一节点而使所述源电压与所述带隙核心电路的所述电压输出节点去耦。

本公开的另一方面提供一种带隙电路，其包括：带隙核心电路，其经配置以输出参考电压；启动电路，其耦合到所述带隙核心电路且经配置以初始化所述带隙核心电路以输出所述参考电压，其中反馈电路和比较器电路耦合于所述启动电路与所述带隙核心电路之间，且其中所述启动电路经配置以：在初始化所述带隙核心电路时，将电压源连接到对应于所述带隙核心电路的输出的节点；及响应于所述参考电压等于或大于第一阈值电压且所述带隙核心电路的局部电压等于或大于第二阈值电压而从所述节点断开所述电压源。

本公开的另一方面提供一种方法，其包括：经由反馈开关将带隙核心电路的输出电压耦合到启动电路；经由比较器开关将所述带隙核心电路的局部电压耦合到所述启动电路；响应于所述带隙核心电路的所述输出电压低于第一阈值电压且所述带隙核心电路的所述局部电压低于第二阈值电压而经由开关耦合所述启动电路和所述带隙核心电路；及响应于所述带隙核心电路的所述输出电压等于或大于所述第一阈值电压且所述带隙核心电路的所述局部电压等于或大于所述第二阈值电压而经由所述开关断开所述启动电路和所述带隙核心电路。

附图说明

图1是说明根据本公开的实施例的包含带隙电路的半导体装置的简化框图；

图2是说明根据本公开的实施例的可为图1的半导体装置的部分的带隙电路的示意图，所述带隙电路具有带隙核心电路和包含反馈电路和复本运算放大器(op-amp)电路的启动电路；且

图3是说明根据本公开的实施例的可为图1的半导体装置的部分的带隙电路的示意图，所述带隙电路具有带隙核心电路以及包含反馈电路、比较器电路和滞后电路的启动电路。

具体实施方式

下文将描述一个或多个特定实施例。为了提供这些实施例的简要描述，不会在本说明书中描述实际实施方案的所有特征。应了解，在任何此类实际实施方案的发展中，如同在任何工程或设计项目中，必须制定众多的实施方案特定决策以实现研发者的特定目标，例如与系统相关和企业相关约束的一致性，这可能从一个实施方案到另一实施方案有所变化。此外，应了解，此类开发工作可能是复杂且耗时的，然而对于受益于本公开的一般技术人员来说，这些都是设计、构造和制造中的常规任务。

某些半导体装置(例如，存储器装置)可使用带隙电路来提供恒定参考电压，由此使得半导体装置能够准确地执行其操作。一般来说，带隙电路输出在某一电压电平下稳定的电压(V

在带隙电路输出稳定的输出电压V

出于这种考虑，在带隙核心电路斜升其功率时，启动电路可辅助带隙核心电路初始化自身。然而，如果启动电路并不以预期方式斜升带隙核心电路的功率，那么带隙核心电路可能不准确地操作。也就是说，如果带隙电路无法正确启动，那么其可输出参考电压V

在某些例子中，启动电路可不跨各种工艺、电压、温度(PVT)角或值一致地操作，由此致使带隙核心电路不正确地启动。确切地说，当启动电路和带隙核心电路中的电路组件的过程变化改变时，启动电路可能不一致地使带隙核心电路斜升其电压到操作状态。出于这种考虑，本文中所描述的实施例包含启动电路，所述启动电路结合带隙核心电路在PVT角的更广范围内更一致地操作。

在一个实施例中，启动电路可包含比较器电路和电流镜电路以使带隙电路在操作状态下操作。比较器电路可包含在带隙核心电路中使用的放大器电路(例如，差分运算放大器电路)的复本(或按比例缩小的复本)。启动电路的复本设计可允许启动电路基于接收到带隙核心电路的第一及第二局部电压V

在另一实施例中，启动电路可包含反馈电路、比较器电路和滞后电路，其集成于电流镜电路内以引起带隙电路在操作状态下的操作。反馈电路可耦合到带隙核心电路的输出电压V

在此类实施例中，电流镜可包含耦合到滞后电路的参考电流分支、第二分支和第三分支。在具体实施例中，当斜升输出电压V

此外，滞后电路可基于启动电路是将输出电压V

也就是说，启动电路还可包含开关，所述开关可将电压源VDD耦合到带隙电路以基于电流镜的输出信号而使输出电压V

所要电压值对应于使得带隙核心电路能够维持操作状态的输出电压V

这类启动电路可反射带隙核心电路的操作的变化以在适当时间从带隙核心电路断开(例如，关断)，且允许带隙核心电路使用所要电压值输出输出电压V

现在转向图式，图1是根据本公开的实施例的半导体装置的框图。也就是说，例如，半导体装置10可使用带隙电路来执行各种操作。尽管将在存储器装置的上下文中描述半导体装置和带隙电路的以下描述，但应注意，本文中关于带隙电路所描述的实施例可用于任何合适的电子装置。实际上，提供下文存储器装置的描述以解释包含本公开的启动电路的带隙电路的某些方面，且由此，本文中所描述的实施例不应限于存储器装置。

现参考图1，举例来说，半导体装置10可以是任何合适的存储器装置，例如集成到单个半导体芯片中的低功率双数据速率类型4(LPDDR4)同步动态随机存取存储器(SDRAM)。半导体装置10可安装在为存储器模块衬底、母板等的外部衬底2上。半导体装置10可包含各自具有多个存储器单元阵列11的多个存储器组。每一存储器单元阵列11可包含多个字线WL、多个位线BL和布置在多个字线WL与多个位线BL的交叉点处的多个存储器单元MC。通过行解码器12执行字线WL的选择，且通过列解码器13执行位线BL的选择。感测放大器18耦合到对应的位线BL且连接到本地输入/输出(I/O)线对LIOT/B。本地IO线对LIOT/B经由充当开关的传送门TG 19连接到主IO线对MIOT/B。

转而解释包含在半导体装置10中的多个外部端子，所述多个外部端子包含地址端子21、命令端子22、数据选通(DQS)端子23、数据(DQ)端子24，及电源端子25和26。数据端子24可耦合到输出缓冲器以用于存储器的读取操作。替代地，数据端子24可耦合到输入缓冲器以用于存储器的读取/写入存取。

地址端子21供应有地址信号ADD和存储体地址信号BADD。供应到地址端子21的地址信号ADD和存储体地址信号BADD经由地址输入电路31传送到地址解码器32。地址解码器32接收地址信号ADD且将经解码行地址信号XADD供应到行解码器12，且将经解码列地址信号YADD供应到列解码器13。地址解码器32还接收存储体地址信号BADD，且将存储体地址信号BADD供应到行解码器12和列解码器13。

命令端子22供应有命令信号COM。命令信号COM可包含一或多个单独信号。输入到命令端子22的命令信号COM经由命令输入电路33输入到命令解码器34。命令解码器34对命令信号COM进行解码以产生各种内部命令信号。举例来说，内部命令可包含选择字线的行命令信号和选择位线的列命令信号，例如读取命令或写入命令。

尽管在图1中将地址端子21及命令端子22说明为单独端子，但应注意，在一些实施例中，地址输入电路31及命令输入电路33可经由一或多个地址和命令端子接收地址信号ADD及命令信号COM。也就是说，地址信号ADD和命令信号COM可经由同一端子提供到半导体装置10。例如，地址和命令端子可在下降时钟边沿处提供地址信号(例如与时钟下降边沿同步)，以及在上升时钟边沿处提供命令信号(例如与时钟上升边沿同步)。出于这种考虑，应理解，出于论述的目的包含具有单独地址端子21和命令端子22的本公开中提供的描述，且本文中所描述的技术不应限于使用单独地址端子21和命令端子22。

因此，当发布读取命令并及时向行地址和列地址供应读取命令时，可从由这些行地址和列地址指定的存储器单元阵列11中的存储器单元MC读取读取读据。读取数据DQ经由读取/写入放大器15和输入/输出(IO)电路17从数据端子24输出到外部。类似地，当发布写入命令并及时向行地址和列地址供应写入命令且接着将写入数据DQ供应到数据端子24时，经由输入/输出电路17和读取/写入放大器15将写入数据DQ供应到存储器单元阵列11并在通过行地址和列地址指定的存储器单元MC中写入所述写入数据DQ。

根据一个实施例，输入/输出电路17可包含输入缓冲器。输入/输出电路17接收外部时钟信号作为用于确定写入数据DQ的输入定时和读取数据DQ的输出定时的定时信号。电源电势VDDQ和VSSQ被供应到输入/输出电路17。电源电势VDDQ和VSSQ可分别为与供应到电源端子25的电源电势VDD和VSS相同的电势，这将在下文描述。然而，专用电源电势VDDQ和VSSQ可用于输入/输出电路17，使得由输入/输出电路17产生的电源噪声不会传播到其它电路块。

电源端子25供应有电源电势VDD和VSS。这些电源电势VDD和VSS被供应到带隙电路40。在一些实施例中，带隙电路40可为电压参考电路，其独立于电源变化、温度变化、电路负载、工艺变化等输出恒定(例如，固定)电压。在一些实施例中，带隙电路40可包含带隙核心电路和启动电路。在替代或额外实施例中，带隙电路40可包含带隙核心电路，且启动电路可定位在带隙电路40外部。在任何情况下，如将了解，带隙核心电路可在由启动电路初始化之后输出恒定电压。

在一些实施例中，带隙电路40可产生各种内部电势VPP、VOD、VARY、VPERI等，以提供到半导体装置10的各种电路组件。举例来说，内部电势VPP主要用于行解码器12中，内部电势VOD和VARY可主要用于包含在存储器单元阵列11中的感测放大器18中，并且内部电势VPERI用于许多其它电路块中。

举例来说，图2说明根据本文中所描述的实施例的包含启动电路42和带隙核心电路44的带隙电路40的示意图。如图2中所展示，带隙核心电路44可包含耦合于电源电势VDD或电压源VDD 54与接地连接56之间的差分运算放大器电路46、电阻器48、二极管50和开关52。尽管在本文中将电压源VDD 54描述为电源电势VDD，但应了解，在替代或额外实施例中，可在所描述的实施例的电压源中的每一者中使用不同电压源。在任何情况下，在带隙电路40的初始化时间段之后，带隙核心电路44可产生输出电压V

如上文所论述，启动电路42可辅助带隙核心电路44在带隙电路40的初始化时间段期间在节点60处初始化并产生输出电压V

也就是说，差分运算放大器电路46可包含多个开关，包含例如任何合适的晶体管型开关，例如，双极结晶体管、场效应晶体管等。差分运算放大器电路46的开关中的每一者可易受例如温度和电压变化的不同工艺变化影响。因此，在所描绘实施例中，启动电路42可包含差分运算放大器电路46(例如，比较器电路)的复本运算放大器电路66以再生启动电路42中的差分运算放大器电路46的工艺变化。在具体实施例中，复本运算放大器电路66可为差分运算放大器电路46的按比例缩小复本以减少启动电路42的电流消耗和启动电路42的大小。然而，应注意，在不同实施例中，复本运算放大器电路66可采取任何合适的大小。

此外，为了进一步确保输出电压V

有了前述想法，本文中描述带隙电路40的初始化过程。启动电路42的电流镜电路70可包含开关74以产生参考电流(I

因此，可阻止源电流(I

与门84的输出可耦合到P型开关86的门输入。此外，P型开关86可耦合在电压源VDD54与带隙核心电路44之间。因此，在带隙电路40的初始化期间，P型开关86可处于闭合状态以基于与门84的逻辑0输出连接电压源VDD 54与带隙核心电路44。因此，带隙核心电路44的电压源VDD 54和节点60可经连接以使输出电压V

当输出电压V

复本运算放大器电路66可接收并比较带隙核心电路44的第一局部电压V

此外，当输出电压V

因此，电压源VDD 54可变得连接到电流镜电路70的接地连接56，从而致使I

尽管相对于某些电路组件描述启动电路42，但应了解，其它可行电路组件可用于集成输出电压V

现参考图3，根据本文中所描述的实施例，说明包含带隙核心电路44和启动电路100的带隙电路40的示意图。在一些实施例中，图3的带隙核心电路44可类似于上文所描述的图2的带隙核心电路44。然而，在替代或额外实施例中，具有不同示意图的带隙核心电路还可与带隙电路40和启动电路100一起使用。

启动电路100可包含与电流镜电路108集成的反馈电路102、比较器电路104和滞后电路106。启动电路100可在切断且从带隙核心电路44断开之前确保输出电压V

电流参考分支110可产生I

也就是说，第二分支112和第三分支114可将耦合到与输出电压V

在任何情况下，当所述反馈电路102的开关120、比较器电路104的开关122和滞后电路106的开关124处于闭合状态时，I

尽管图3中展示反馈电路102的两个开关120，但任何数目个开关120可与反馈电路102一起使用。此外，比较器电路104的开关122可定位于反馈电路102的开关120之间、上方或下方。在替代或额外实施例中，比较器电路104还可包含不同数目个开关122。

有了前述想法，本文中描述带隙电路40的初始化过程。如上文所提及，启动电路100的电流参考分支110可产生I

因此，可阻止I

P型开关130可耦合在电压源VDD 54与带隙核心电路44之间。在所描绘实施例中，电阻器(R

在不同实施例中，反馈电路102的开关120和比较器电路104的开关122可各自使用不同切换技术实施。举例来说，开关120或122中的每一者可使用可逐渐切换到闭合(或断开)的晶体管或使用可快速翻转到闭合(或断开)的MOSFET来实施。在任何情况下，当输出电压V

此外，当反馈电路102的开关120和比较器电路104的开关122处于闭合状态时，电流可流经反馈电路102的开关120和比较器电路104的开关122到达接地连接56。随后，节点126的电压可下降到低于逻辑1阈值，且反相器128的输出可翻转到逻辑1。基于来自反相器128的输出为逻辑1，滞后电路106的开关124和P型开关130可翻转到断开状态。

断开滞后电路106的开关124可防止电流流经电流镜电路108的第三分支114。此外，如上文所提及，I

在初始化过程之后，如上文所描述，带隙核心电路44可以自偏置方式产生输出电压V

虽然本公开可以易有各种修改以及替代形式，但是特定实施例已经在图式中借助于实例示出并且已经在本文中详细描述。然而，应理解，本公开并不意图限于所公开的特定形式。实际上，本公开意图涵盖属于由所附权利要求书界定的本公开的精神和范围内的所有修改、等效物和替代方案。

本文中呈现且要求的技术经参考且应用于具有实践性质的实质对象及具体实例，所述实质对象及具体实例以可论证方式改进本技术领域且因此不是抽象的、无形的或纯理论的。此外，如果本说明书的结尾所附的任何权利要求含有被指定为“用于[执行][功能]……的装置”或“用于[执行][功能]……的步骤”的一或多个要素，那么预期应根据35U.S.C.112(f)解读这类要素。然而，对于含有以任何其它方式指定的要素的任何权利要求项，意图将不会依照35U.S.C.112(f)解译此类要素。