闩锁电路与具有该闩锁电路的LLC谐振转换器

技术领域

本发明关于切换式电源转换器(Switching-mode power supply,SMPS)的有关技术领域，尤指应用于LLC谐振转换器之中的一种的闩锁电路。

背景技术

切换式电源转换器(Switching-mode power supply,SMPS)的技术已被广泛地应用于制作各种电机装置和电子产品的电源供应器。随着电子产品朝向轻薄短小的趋势发展，必须透过提升切换频率的方式来增加切换式电源转换器的功率密度，才能够有效地缩小切换式电源转换器的机构体积。于是，具零电压切换(Zero voltage switching,ZVS)与零电流切换(Zero current switching,ZCS)特色的LLC谐振转换器(LLC resonantconverter)因此被提出。

图1显示习知的一种LLC谐振转换器的电路方块图。如图1所示，习知的LLC谐振转换器1a的构成系主要包括：由一桥式整流器和一PFC单元组成的一直流电提供电路10a、一桥式开关单元11a、一谐振单元12a、包含一激磁电感Lm_a的一变压器单元13a、一输出整流单元14a、一输出电容Co_a、一第一控制单元15a、以及一第二控制单元16a。其中，该谐振单元12a由一谐振电感Lr_a、一谐振电容Cr_a与该激磁电感Lm_a组成，且所述该PFC单元具有一第一开关组件，该第一控制单元15a用以产生一PWM信号从而控制该第一开关组件的开/关切换。

图2显示半桥式开关电路的拓朴结构图。如图2所示，该桥式开关单元11a被设计成一半桥式开关电路，且包括一第一上臂开关组件Q1a与一第一下臂开关组件Q2a，该第二控制单元16a用以产生一上臂开关组件控制信号HG和一下臂开关组件控制信号LG从而分别控制该第一上臂开关组件Q1a与该第一下臂开关组件Q2a的开/关切换。值得说明的是，现有的用以作为该第二控制单元16a电路芯片通常具有自举电路(bootstrap,或称靴带电路)。在第一下臂开关组件Q2a导通期间，电路的低压端会向自举电路内的自举电容充电，使该自举电容在第一上臂开关组件Q1a导通期间提供工作电压给第一上臂开关组件Q1a的汲极端。因此，习知技术通常会在下臂开关组件控制信号LG内的开关组件导通时间额外增加一段电容充电时间。值得说明的是，由于第一上臂开关组件Q1a在所述电容充电时间区间内系操作在关断状态，因此不会向该谐振单元12a储能。

熟悉LLC谐振器设计与制作的电子工程师应知道，桥式开关单元11a亦可为一全桥式开关电路。图3显示全桥式开关电路的拓朴结构图。如图3所示，该桥式开关单元11a被设计成一全桥式开关电路，且包括一第一上臂开关组件Q1a、一第二上臂开关组件Q3a、一第一下臂开关组件Q2a、与一第二下臂开关组件Q4a。并且，该第二控制单元16a产生一第一开关组件用以控制信号HG控制该第一上臂开关组件Q1a与该第二上臂开关组件Q3a的开/关切换，且产生一下臂开关组件控制信号LG用以控制该第一下臂开关组件Q2a与该第二下臂开关组件Q4a的开/关切换。如图3所示，第一上臂开关组件Q1a和第二上臂开关组件Q3a为一组对角开关，且第一下臂开关组件Q2a和第二下臂开关组件Q4a为另一组对角开关。实务操作中，任一组对角开关导通之后即对会该谐振单元12a储能，导致该第二控制单元16a电路芯片执行软启动功能时，开关/导通的时间差异非常大，会使得谐振单元12a在不平衡的状态下产生非常大的电流。

由前述说明可知，习知技术第二控制单元16a(即，桥式开关单元11a控制芯片)显然具有需要加以改善之处。有鉴于此，本案发明人极力加以研究发明，而终于研发完成本发明一种应用于LLC谐振器之中的一种闩锁电路。

发明内容

本发明主要目的在于提供一种闩锁电路，系应用于具有一桥式开关控制芯片与一桥式开关单元的一LLC谐振转换器之中，且主要包括一信号处理单元。依据本发明的设计，该信号处理单元接收一停止输出信号(LLC_S)以及由该桥式开关控制芯片所传送的一上臂开关控制信号(HG)，接着执行一信号闩锁处理，从而输出一使能信号至该桥式开关控制芯片。依此操作，当该桥式开关控制芯片执行软启动、过压保护、欠压锁定等功能时，透过该使能信号可调整该桥式开关控制芯片所输出的上臂开关控制信号(HG)以及下臂开关控制信号(LG)，从而避免该桥式开关单元的开关组件开关/导通的时间差异过大而导致谐振槽在不平衡状态下产生大电流。

为达成上述目的，本发明提出所述闩锁电路的实施例，其应用于具有一桥式开关控制芯片与一桥式开关单元的一LLC谐振转换器之中，且包括：

一第一输入端，耦接由该桥式开关控制芯片所传送的一上臂开关组件控制信号；

一第二输入端，耦接一停止输出信号；

一第一输出端，耦接桥式开关控制芯片；以及

一信号处理单元，耦接该第一输入端、该第二输入端与该第一输出端；

其中，在透过该第一输入端和该第二输入端接收所述上臂开关组件控制信号和所述停止输出信号之后，该信号处理单元执行一信号闩锁处理，接着透过该第一输出端输出一第一使能信号至该桥式开关控制芯片。

在可行的实施例中，该桥式开关单元为下列任一者：半桥开关单元或全桥开关单元。

在可行的实施例中，本发明所述的闩锁电路系更包括：耦接该信号处理单元的一第二输出端，且一信号选择单元以其一输入侧耦至该第一输出端与该第二输出端，并以其一输出侧耦接该桥式开关控制芯片。其中，该信号处理单元在完成所述信号闩锁处理之后，系传送所述第一使能信号(Active high enable)和一第二使能信号(Active low enable)至该信号选择单元，由该信号选择单元选择性地将该第一使能信号或该第二使能信号传送至该桥式开关控制芯片。

在一第一实施例中，该信号处理单元为一逻辑电路，且其包括：

一第一与非门，具有二输入端分别耦接所述第一输入端和所述第二输入端；以及

一RS正反器，具有耦接该第一与非门之一输出端的一第一信号输入端、耦接所述第二输入端的一第二信号输入端、一第一信号输出端、与一第二信号输出端，其中，该第一信号输出端与该第二信号输出端输出分别输出所述第一使能信号和所述第二使能信号。

在一第二实施例中，该信号处理单元为一逻辑电路，且其包括：

一第一与非门，具有一输出端，且具有二输入端分别耦接所述第一输入端和所述第二输入端；

一第二与非门，具有一输出端与二输入端，且以其一个所述输入端耦接该第一与非门的该输出端；以及

一第三与非门，具有一输出端，且具有二输入端分别耦接该第二与非门的该输出端和所述第二输入端；

其中，该第二与非门2的一个所述输入端耦接该第三与非门的该输出端，使得该第二与非门的该输出端与该第三与非门的该输出端分别输出所述第一使能信号和所述第二使能信号。

在一第三实施例中，该信号处理单元包括：

一第一萧特基二极管，以其一阳极端耦接所述第一输入端；

一第一NMOS晶体管，以其一汲极端耦接该第一萧特基二极管的一阴极端，以其一闸极端耦接所述第二输入端，且以其一源极端耦接至一地端；

一第二萧特基二极管，以其一阳极端耦接所述第一输出端；

一第二NMOS晶体管，以其一闸极端耦接该第二萧特基二极管的一阴极端，以其一汲极端耦接所述第二输出端，且以其一源极端耦接至该地端；

一第三NMOS晶体管，以其一闸极端耦接所述第二输出端，且以其一源极端耦接至该地端；

一第一电阻，具有一第一端与一第二端，其中该第一端耦接至一工作电压，且该第二端耦接至该第二NMOS晶体管的该汲极端；

一第二电阻，具有一第一端与一第二端，其中该第一端耦接至该工作电压，且该第二端同时耦接所述第一输出端和该第三NMOS晶体管的一汲极端；以及

一电容，耦接于所述第一输出端和该地端之间；

其中，该第一NMOS晶体管的该汲极端、该第二NMOS晶体管的该闸极端、该第一萧特基二极管的该阴极端、以及该第二萧特基二极管的该阴极端皆耦接至该第三输入端。

在一第四实施例中，该信号处理单元包括：

一第一萧特基二极管，以其一阳极端耦接所述第一输入端；

一第一NMOS晶体管，以其一汲极端耦接该第一萧特基二极管的一阴极端，以其一闸极端耦接所述第二输入端，且以其一源极端耦接至一地端；

一第二萧特基二极管，以其一阳极端耦接所述第一输出端；

一第二NMOS晶体管，以其一闸极端耦接该第二萧特基二极管的一阴极端，以其一汲极端耦接所述第二输出端，且以其一源极端耦接至该地端；

一第三NMOS晶体管，以其一闸极端耦接所述第二输出端，且以其一源极端耦接至该地端；

一第一电阻，具有一第一端与一第二端，其中该第二端耦接至该第二NMOS晶体管的该汲极端；

一第二电阻，具有一第一端与一第二端，其中该第二端同时耦接所述第一输出端和该第三NMOS晶体管的一汲极端；

一电容，耦接于所述第一输出端和该地端之间；

一第一PMOS晶体管，以其一源极端耦接该工作电压，以其一汲极端耦接该第一电阻的该第一端，且以其一闸极端耦接该第二NMOS晶体管的该闸极端；以及

一第二PMOS晶体管，以其一源极端耦接该工作电压，以其一汲极端耦接该第二电阻的该第一端，且以其一闸极端同时耦接所述第二输出端和该第三NMOS晶体管的该闸极端；

其中，该第一NMOS晶体管的该汲极端、该第二NMOS晶体管的该闸极端、该第一萧特基二极管的该阴极端、以及该第二萧特基二极管的该阴极端皆耦接至该第三输入端。

并且，本发明同时提出一种LLC谐振器，其内含一桥式开关控制芯片与一桥式开关单元；其特征在于，所述LLC谐振器具有如前所述本发明的闩锁电路，该闩锁电路耦接于该桥式开关控制芯片与该桥式开关单元之间。

附图说明

图1为习知的一种LLC谐振转换器的电路方块图；

图2为一半桥式开关电路的拓朴结构图；

图3为一全桥式开关电路的拓朴结构图；

图4为包含本发明一种闩锁电路的一LLC谐振转换器的第一电路方块图；

图5为包含本发明闩锁电路的LLC谐振转换器第二电路方块图；

图6为本发明闩锁电路的一第一电路拓朴结构图；

图7为本发明闩锁电路的一第二电路拓朴结构图；

图8为停止输出信号、上臂开关组件控制信号、下臂开关组件控制信号、第一使能信号、第二使能信号、以及由桥式开关单元所输出的第一输出信号与第二输出信号的工作时序图；

图9为停止输出信号、上臂开关组件控制信号、下臂开关组件控制信号、第一使能信号、第二使能信号、以及由桥式开关单元所输出的第一输出信号与第二输出信号的工作时序图；

图10为本发明闩锁电路的一第三电路拓朴结构图；

图11为本发明闩锁电路的一第四电路拓朴结构图；

图12为停止输出信号、上臂开关组件控制信号、下臂开关组件控制信号、第一使能信号、第二使能信号、以及由桥式开关单元所输出的第一输出信号与第二输出信号的工作时序图；以及

图13为停止输出信号、上臂开关组件控制信号、下臂开关组件控制信号、第一使能信号、第二使能信号、以及由桥式开关单元所输出的第一输出信号与第二输出信号的工作时序图。

附图标记说明：

1a:LLC谐振转换器

10a:直流电提供电路

11a:桥式开关单元

12a:谐振单元

13a:变压器单元

14a:输出整流单元

15a:第一控制单元

16a:第二控制单元

Co_a:输出电容

Lr_a:谐振电感

Cr_a:谐振电容

Lm_a:激磁电感

LLC_S:停止输出信号

OUT_HS:第一输出信号

OUT_LS:第二输出信号

LLC_OC:集电极开路信号

LLC_S:停止输出信号

Q1a:第一上臂开关组件

Q2a:第一下臂开关组件

Q3a:第二上臂开关组件

Q4a:第二下臂开关组件

1:LLC谐振转换器

10:直流电提供电路

11:桥式开关单元

12:谐振单元

13:变压器单元

14:输出整流单元

16:桥式开关控制芯片

Co:输出电容

Lr:谐振电感

Cr:谐振电容

Lm:激磁电感

2:闩锁电路

20:信号处理单元

200:RS正反器

201:第一与非门

202:第二与非门

203:第三与非门

21:第一输入端

22:第二输入端

23:第一输出端

24:第二输出端

25:信号选择单元

26:第三输入端

D1:第一萧特基二极管

D2:第二萧特基二极管

M1:第一NMOS晶体管

M2:第二NMOS晶体管

M3:第三NMOS电晶

R1:第一电阻

R2:第二电阻

C1:电容

M4:第一PMOS晶体管

M5:第二PMOS晶体管

HG:上臂开关组件控制信号

LG:下臂开关组件控制信号

Vcc:工作电压

具体实施方式

为了能够更清楚地描述本发明所提出一种闩锁电路及包含该闩锁电路的一LLC谐振转换器，以下将配合图式，详尽说明本发明的较佳实施例。

请参阅图4，其显示包含本发明一种闩锁电路的一LLC谐振转换器的第一电路方块图。如图4所示，该LLC谐振转换器1的基础构成系包括：由一桥式整流器和一PFC单元组成的一直流电提供电路10、一桥式开关单元11、一谐振单元12、包含一激磁电感Lm的一变压器单元13、一输出整流单元14、一输出电容Co、以及一桥式开关控制芯片16。其中，该谐振单元12由一谐振电感Lr、一谐振电容Cr与该激磁电感Lm组成。

长期涉及LLC谐振转换器1设计与制作的电子工程师必然知道，桥式开关控制芯片16用以输出一上臂开关组件控制信号HG和一下臂开关组件控制信号LG至该桥式开关单元11。其中，该桥式开关单元11可为一全桥式开关电路或一半桥式开关电路。

在一实施例中，本发明闩锁电路2系包括：一第一输入端21、一第二输入端22、一第一输出端23、以及一信号处理单元20，且该信号处理单元20耦接该第一输入端21、该第二输入端22与该第一输出端23。如图4所示，该信号处理单元20透过该第一输入端21而自该桥式开关控制芯片16接收一上臂开关组件控制信号HG，且透过该第二输入端22接收一停止输出信号LLC_S。依据本发明设计，在接收所述上臂开关组件控制信号HG和该停止输出信号LLC_S之后，该信号处理单元20系执行一信号闩锁处理，接着透过该第一输出端23输出一使能信号(enable)该桥式开关控制芯片16。依此操作，当该桥式开关控制芯片16执行软启动、过压保护(OVP)、欠压锁定(UVLO)等功能时，透过该使能信号可调整该桥式开关控制芯片16所输出的上臂开关控制信号HG及/或下臂开关控制信号LG，从而避免该桥式开关单元11内的上臂/下臂开关组件开关/导通的时间差异过大而导致谐振槽(即，谐振单元12)在不平衡状态下产生大电流。

请参阅图5，其显示包含本发明闩锁电路的LLC谐振转换器第二电路方块图。如图5所示，在可行的实施例中，本发明闩锁电路2可更包括：耦接该信号处理单元20的一第二输出端24，且一信号选择单元25以其一输入侧耦至该第一输出端23与该第二输出端24，并以其一输出侧耦接该桥式开关控制芯片16。如此设计，在该信号处理单元20在完成所述信号闩锁处理之后，该信号选择单元25系接收由该信号处理单元20所传送的一第一使能信号(Active high enable)和一第二使能信号(Active low enable)，接着选择性地将该第一使能信号或该第二使能信号传送至该桥式开关控制芯片16。

请参阅图6，其显示本发明闩锁电路2的一第一电路拓朴结构图。在一第一实施例中，该闩锁电路2所包含信号处理单元20为一逻辑电路，且其包括：一第一与非门(NANDgate)201以及一RS正反器200。其中，该第一与非门201具有二输入端分别耦接该第一输入端21和该第二输入端22。并且，该RS正反器200具有耦接该第一与非门21之一输出端的一第一信号输入端(即，S端)、耦接该第二输入端22的一第二信号输入端(即，R端)、一第一信号输出端(即，Q端)、与一第二信号输出端(即，QN端)，其中，该第一信号输出端与该第二信号输出端输出分别输出该第一使能信号(Active high enable)和该第二使能信号(Activelow enable)。

请参阅图7，其显示本发明闩锁电路2的信号处理单元20之一第二电路拓朴结构图。在一第二实施例中，该闩锁电路2所包含信号处理单元20亦为一逻辑电路，且其包括：一第一与非门201、一第二与非门202以及一第三与非门203。其中，该第一与非门201具有一输出端，且具有二输入端分别耦接该第一输入端21和该第二输入端22。另一方面，该第二与非门202同样具有一输出端与二输入端，且该第二与非门202以其一个该输入端接该第一与非门201的该输出端。并且，该第三与非门203同样具有一输出端与二输入端，该第三与非门203以其二个所述输入端分别耦接该第二与非门202的该输出端和所述第二输入端22，且该第二与非门202的一个所述输入端耦接该第三与非门203的该输出端。依此电路设计，该第二与非门202的该输出端用以输出所述第一使能信号(Active high enable)，而与该第三与非门203的该输出端用以输出所述第二使能信号(Active low enable)。

请参阅图8与图9，系显示停止输出信号LLC_S、上臂开关组件控制信号HG、下臂开关组件控制信号LG、第一使能信号(Active high enable)、第二使能信号(Active lowenable)、以及由桥式开关单元11所输出的一第一输出信号OUT_HS与一第二输出信号OUT_LS的工作时序图。如图5、图8与图9所示，依据本发明设计，该信号处理单元20接收所述上臂开关组件控制信号HG和所述停止输出信号LLC_S，接着依及电路功能执行一信号闩锁处理，而后输出一第一使能信号(Active high enable)与一第二使能信号(Active low enable或是Active high enable)。

如图8所示，当LLC谐振转换器1正常运作时，所述停止输出信号LLC_S的信号准位系维持在高准位。此时，在接收所述停止输出信号LLC_S和所述上臂开关组件控制信号HG之后，信号处理单元20(如图6与图7所示)所输出的第一使能信号(Active high enable)的信号准位系维持在高准位，且其所输出的第二使能信号(Active low enable)的信号准位则维持在低准位。值得注意的是，如图9所示，当该桥式开关控制芯片11执行软启动、过压保护(OVP)、欠压锁定(UVLO)等功能时，该停止输出信号LLC_S的信号准位被切换至低准位，此时，信号处理单元20所输出的第一使能信号(Active high enable)的信号准位便会自高准位被切换至低准位，且其所输出的第二使能信号(Active low enable)的信号准位则自低准位被切换至高准位。如此，在(透过信号选择单元25)接收由该信号处理单元20所传送的使能信号后，该桥式开关控制芯片16所输出的上臂开关控制信号HG和下臂开关控制信号LG即受到调整(关闭)。进一步地，由于上臂开关控制信号HG和下臂开关控制信号LG被关闭，因此，该桥式开关单元11输出至谐振槽(即，谐振单元12)的一第一输出信号(OUT_HS)和一第二输出信号(OUT_LS)亦同步地受到调整(关闭)。

请参阅图10，其显示本发明闩锁电路2的一第三电路拓朴结构图。在该闩锁电路2的一第三实施例中，该信号处理单元20包括：一第一萧特基二极管D1、一第一NMOS晶体管M1、一第二萧特基二极管D2、一第二NMOS晶体管M2、一第三NMOS晶体管M3、一第一电阻R1、一第二电阻R2、以及一电容C1。如图10所示，该第一萧特基二极管D1阳极端耦接该第一输入端21，且该第一NMOS晶体管M1汲极端耦接该第一萧特基二极管D1的一阴极端，而其闸极端和源极端则分别耦接该第二输入端22与地端。另一方面，该第二萧特基二极管D2阳极端耦接该第一输出端23，且该第二NMOS晶体管M2闸极端耦接该第二萧特基二极管D2的一阴极端，而其汲极端和源极端则分别耦接所述第二输出端24与地端。并且，该第三NMOS晶体管M3闸极端和源极端分别耦接该第二输出端24与地端。

进一步地，图10还绘示该第一电阻R1之第一端耦接至一工作电压Vcc，且其第二端耦接至该第二NMOS晶体管M2的该汲极端。另一方面，该第二电阻R2之第一端耦接至该工作电压Vcc，且其第二端同时耦接所述第一输出端23和该第三NMOS晶体管M2的一汲极端。并且，该电容C1耦接于所述第一输出端23和该地端之间。如图10所示，该第一NMOS晶体管M1的该汲极端、该第二NMOS晶体管M2的该闸极端、该第一萧特基二极管D1的该阴极端、以及该第二萧特基二极管D2的该阴极端皆耦接至该第三输入端26。值得注意的是，在第三实施例中，本发明所述闩锁电路2系更包括：耦接该信号处理单元20的一第三输入端26，用以使该信号处理单元20透过该第三输入端26接收一集电极开路信号LLC_OC。

请参阅图11，其显示本发明闩锁电路2的一第四电路拓朴结构图。在该闩锁电路2的一第四实施例中，该信号处理单元20系同样包括：一第一萧特基二极管D1、一第一NMOS晶体管M1、一第二萧特基二极管D2、一第二NMOS晶体管M2、一第三NMOS晶体管M3、一第一电阻R1、一第二电阻R2、以及一电容C1。并且，如图11所示，该信号处理单元20还进一步包括：一第一PMOS晶体管M4和一第二PMOS晶体管M5。其中，该第一PMOS晶体管M4源极端耦接该工作电压Vcc，且其汲极端和闸极端则分别耦接该第一电阻R1的第一端与该第二NMOS晶体管M2的闸极端。另一方面，该第二PMOS晶体管M5源极端耦接该工作电压Vcc，且其汲极端耦接该第二电阻R2的该第一端，而其闸极端则同时耦接所述第二输出端24和该第三NMOS晶体管M3的闸极端。

请参阅图12与图13，系显示停止输出信号LLC_S、上臂开关组件控制信号HG、下臂开关组件控制信号LG、第一使能信号(Active high enable)、第二使能信号(Active lowenable)、以及由桥式开关单元11所输出的一第一输出信号OUT_HS与一第二输出信号OUT_LS的工作时序图。如图10、图12与图13所示，依据本发明设计，该信号处理单元20接收该上臂开关组件控制信号HG和该停止输出信号LLC_S，接着依及电路功能执行一信号闩锁处理，而后输出一第一使能信号(Active high enable)与一第二使能信号(Active low enable或是Active high enable)。

如图12所示，当LLC谐振转换器1正常运作时，该停止输出信号LLC_S的信号准位系维持在高准位。此时，在接收所述停止输出信号LLC_S和该上臂开关组件控制信号HG之后，信号处理单元20(如图10与图11所示)所输出的第一使能信号(Active high enable)的信号准位系维持在高准位，且其所输出的第二使能信号(Active low enable)的信号准位则维持在低准位。值得注意的是，如图13所示，当该桥式开关控制芯片11执行软启动、过压保护(OVP)、欠压锁定(UVLO)等功能时，所述停止输出信号LLC_S的信号准位被切换至低准位，此时，信号处理单元20所输出的第一使能信号(Active high enable)的信号准位便会自高准位被切换至低准位，且其所输出的第二使能信号(Active low enable)的信号准位则自低准位被切换至高准位。如此，在(透过信号选择单元25)接收由该信号处理单元20所传送的使能信号后，该桥式开关控制芯片16所输出的上臂开关控制信号HG和下臂开关控制信号LG即受到调整(关闭)。进一步地，由于上臂开关控制信号HG和下臂开关控制信号LG被关闭，因此，该桥式开关单元11输出至谐振槽(即，谐振单元12)的一第一输出信号(OUT_HS)和一第二输出信号(OUT_LS)亦同步地受到调整(关闭)。

如此，上述系已完整且清楚地说明本发明一种闩锁电路与具有该闩锁电路的LLC谐振转换器。必须加以强调的是，上述详细说明针对本发明可行实施例的具体说明，惟该实施例并非用以限制本发明的专利范围，凡未脱离本发明技艺精神所为之等效实施或变更，均应包含于本案的专利范围中。