存储器和存储器的操作方法

技术领域

本公开涉及存储器技术领域，尤其涉及一种存储器和一种存储器的操作方法。

背景技术

Nand flash是一种非易失性存储器(Non_volatile Memories)，通过存储单元Memory cell存储数据。

在对Nand flash进行擦除操作时，电荷泵单元向存储单元的衬底施加电压，造成与存储单元连接的位线的电压也会升高到接近衬底电压，进而会导致与位线处于同一通路上的低压管过压。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种存储器和存储器的操作方法，至少在一定程度上克服由于相关技术中位线电压增大造成与位线处于同一通路上的低压管过压的问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种存储器，包括：存储单元；电荷泵；第一位线段；第二位线段；隔离管；位线预充管；以及控制器，其中，所述第一位线段连接在所述存储单元和所述隔离管之间，所述第二位线段连接在所述隔离管和所述位线预充管之间，在擦除操作过程中，所述控制器控制所述电荷泵对所述存储单元的衬底施加擦除电压，所述控制器控制所述位线预充管导通指定时长后截止，并控制所述隔离管在所述位线预充管截止后延迟导通。

在本公开的一个实施例中，所述控制器还用于：在控制所述位线预充管导通指定时长截止后，当所述第二位线段的电压被所述第一位线段的电压耦合到大于指定电压时，控制所述隔离管导通，其中，所述指定电压根据所述隔离管的栅极电压和所述隔离管的阈值电压的差值确定。

在本公开的一个实施例中，所述隔离管的漏极与所述位线预充管的源极通过所述第二位线段连接，所述隔离管的源极连接所述第一位线段，所述位线预充管的栅极接收第一使能信号，所述隔离管的栅极接收第二使能信号。

在本公开的一个实施例中，所述擦除电压先升高到中间值，再升高到目标值，当擦除电压升高到中间值的过程中，所述位线预充管导通。

在本公开的一个实施例中，还包括：电容，所述电容的第一端连接所述位线预充管，所述电容的第一端接地；第一开关管，所述第一开关管设置在电源端和电容的第一端之间；第二开关管，所述第二开关管的第一端接地，控制端连接所述电容的第一端；以及锁存模块，所述锁存模块的输入端连接所述第二开关管的第二端。

在本公开的一个实施例中，所述存储器是闪存。

根据本公开的另一个方面，提供一种存储器的操作方法，包括：在存储单元的衬底施加擦除电压；以及在向存储单元的衬底施加擦除电压的过程中，控制所述位线预充管导通指定时长后截止，并控制所述隔离管在所述位线预充管截止后延迟导通。

在本公开的一个实施例中，所述控制所述隔离管在所述位线预充管截止后延迟导通，具体包括：在控制所述位线预充管导通指定时长截止后，当第二位线段的电压大于指定电压时，确定所述隔离管的延迟导通时刻。

在本公开的一个实施例中，还包括：根据所述隔离管的栅极电压和所述隔离管的阈值电压的差值确定所述指定电压。

在本公开的一个实施例中，所述擦除电压先升高到中间值，再升高到目标值，在擦除电压升高到中间值的过程中，所述位线预充管导通。

本公开的实施例所提供的存储器方案，在位线预充管断开后，先不导通隔离管，与位线预充管断开并同时导通隔离管的方案相比，可以降低隔离管在延迟导通时段内的升压量，该升压量即为第一位线段直接对第二位线段进行充电造成的升压，进而去除了第二位线段在位线预充管断开后产生的该部分升压，从而有利于解决位线预充管过压问题，以降低位线预充管的过压损坏概率，延长存储器的使用寿命。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出本公开实施例中的存储器的示意框图；

图2示出本公开实施例中的存储器的存储单元列阵的结构示意图；

图3示出本公开实施例中一种存储器沿着位线方向的剖面图；

图4示出本公开实施例中一种灵敏放大器的结构示意图；

图5示出本公开实施例中擦除操作时P阱到位线的等效示意图；

图6示出相关技术中的存储器中的多个电压信号的曲线示意图；

图7示出本公开实施例中存储器中的多个电压信号的曲线示意图；

图8示出本公开实施例中使用存储器执行闪存回复操作的示意图；

图9示出本公开实施例中一种存储器的操作方法的流程示意图。

其中，图1至图8中的附图标记说明如下：

10存储器，100控制器，200存储阵列，300地址寄存器，400行解码器，450读出电路，500列解码器，600电荷泵，700页缓冲器，202存储单元，BL1第一位线段，BL2第二位线段，MN1第一开关管，MN2位线预充管，HV隔离管，MN3第二开关管，MN4第三开关管，MN5第四开关管，D0二极管，C0第一寄生电容，C1第二寄生电容，C2电容，I1第一反相器，I2第二反向器。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

如图1所示，存储器10电性连接至电子装置。存储器10可以是电子装置的内置或外接存储设备。存储器10可以是非易失性存储器。非易失性存储器在断电时仍然能够维持储数据，例如包括NAND闪存、NOR闪存、电可擦除可编程ROM(EEPROM)、相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)等。

具体的，存储器10包括控制器100、存储阵列200、地址寄存器300、行解码器400，读出电路450，列解码器500，电荷泵600以及页缓存器700。

下面以存储器10是NAND闪存为例进行具体描述。

存储阵列200包括多个块(Block)。图2是NAND闪存的存储阵列的一个块的示意图。

如图2所示，存储阵列200的块包括多个存储单元202，例如64行n列的存储单元。存储单元例如是具有浮栅的晶体管，晶体管还包括衬底、源极、漏极和控制栅。晶体管具有编程状态和擦除状态(未编程状态)。处于编程状态的晶体管的浮栅中的电子多于处于擦除状态的晶体管的浮栅中的电子。处于编程状态的晶体管的阈值电压高于处于擦除状态的晶体管的阈值电压。处于编程状态的晶体管存储“0”，处于擦除状态的晶体管存储“1”。存储单元的控制栅连接对应的字线(word line，WL)，具体地，每行存储单元连接同一条字线，构成一个页(page)，页是NAND Flash上最小的读/写单位，块是最小的擦除单位，每个Block有多个page组成。

具体地，存储阵列200中同一列的存储单元202串联，具体地，同一列的存储单元通过漏极和源极的相互连接构成一个存储单元串(string)。存储单元串的两端分别为串选择晶体管SST(string selection transistor)和地选择晶体管GST(ground selectiontransistor)。存储单元串经由串选择晶体管SST连接位线BL，经由地选择晶体管GST连接公共源极线CSL(common source line)。串选择晶体管SST的栅极连接串选择线SSL，地选择晶体管GST的栅极连接接地选择线GSL(ground selection line)。行解码器400用于根据地址信息寻址字线。列解码器500用于根据地址信息寻址位线。存储器10的操作包括读操作，写操作(也称编程操作)，擦除操作，以及验证操作等。电荷泵600用于生成各种操作所需的操作电压，例如擦除操作中的擦除电压。读出电路450用于执行读操作，以及验证操作。读出电路450包括多个灵敏放大器SA(Sense Amplifier)，如图2所示，每个灵敏放大器SA连接对应的位线BL。

图4示出了示例性的灵敏放大器SA和对应的页缓冲器的电路结构。页缓冲器例如是静态随机存储器，包括多个锁存单元，每个锁存单元连接对于的灵敏放大器SA。位线BL经由隔离管HV连接灵敏放大器SA。隔离管HV为耐高压管。灵敏放大器SA包括第一开关管MN1，位线预充管MN2，电容C2以及第二开关管MN3。第一开关管MN1，位线预充管MN2和第二开关管MN3都是低压管。第一开关管MN1设置在电源端和电容C2的第一端之间。位线预充管MN2的第一端连接隔离管HV，第二端连接电容C2的第一端。在此，隔离管HV和存储单元串之间的位线BL称为第一位线段BL1，隔离管HV和灵敏放大器SA之间的位线BL称为第二位线段BL2。第二开关管MN3设置在接地端和锁存单元的输入端之间，第二开关管MN3的栅极连接电容C2的第一端。

图8示出了锁存单元的电路图。锁存单元例如为6管SRAM单元，包括交叉连接的反相器I1和反相器I2。反相器I1的输入端经由第三开关管MN4连接第二开关管MN3的第一端，反相器I1的输出端经由第四开关管MN5连接第二开关管MN3的第一端。反相器I1和反相器I2的输出端为一对互补的输出端OUT和OUT_N。第三开关管MN4和第四开关管MN5的栅极分别接受SET信号和RESET信号。隔离管HV为高压器件，用于在擦除操作保护灵敏放大器SA和页缓冲器中的低压元件。在读操作中，施加适当的电压SEL使得隔离管HV导通。

图3示出本公开实施例中一种存储器10沿着位线方向的剖面图。存储器10包括存储器件区302和周边电路区304。存储阵列200形成于存储器件区302。控制器100、地址寄存器300、行解码器400，读出电路450，列解码器500，电荷泵600以及页缓存器700形成于周边电路区304。如图3所示，存储单元形成在P阱中，具体地，存储阵列200的块形成在一个公共P阱中。存储单元202具有浮栅FG和控制栅CG。对于NAND闪存，串选择晶体管SST的漏极通过位线接触与位线BL连接，具体地，与第一位线段BL1连接。P阱和串选择晶体管SST的漏极构成寄生二极管D0。在擦除操作中，擦除电压(例如15至20V)施加在P阱，寄生二极管D0导通，使得位线BL被充电至较高电压。存储单元，隔离管HV，读出电路450形成在相同的层，第一位线段BL1形成在不同的层，第一位线段BL1从存储器件区302延伸至周边电路区304。第一位线段BL1和P阱之间存在第一寄生电容C0。第二位线段BL2形成在周边电路区304。第二位线段BL2和第一位线段BL1位于不同层，并且和第一位线段BL1有交叠，因此第二位线段BL2和第一位线段BL1之间存在第二寄生电容C1。

图5示出本公开实施例中擦除操作时P阱到位线的示意图。在擦除操作中，在P阱施加擦除电压Vtwp，P阱到漏极存在PN结，相当于图3和图5中的二极管D0，擦除电压使得PN结正偏，所以第一位线段BL1也是高电压。如图5所示，衬底和第一位线段BL1之间还具有第一寄生电容C0。另外，由于第一位线段BL1和第二位线段BL2有部分交叠，因此第一位线段BL1和第二位线段BL2之间具有第二寄生电容C1，因此第二位线段的电压V

如图4所示，第一位线段BL1连接在存储单元(具体地，存储单元串的串选择晶体管SST)和隔离管HV之间，第二位线段BL2连接在隔离管HV和位线预充管MN2之间，位线预充管MN2用于读操作过程中的预充电操作。

在读操作的充电阶段，对第一开关管MN1的栅极施加电压VDD+V

位线预充管MN2关断，存储单元串的开关管导通，进入放电阶段。

放电后，位线预充管MN2施加V

如图6所示，在相关技术的擦除操作中，通过电荷泵向P阱施加较高的擦除电压，比如20V，擦除电压V

在第一时间段T1的终止时刻，即第二时间段T2的起始时刻，控制器100控制第一使能信号BL_PREC由高电平变为低电平，第二使能信号SEL由低电平变为高电平，隔离管HV处于导通状态，位线预充管MN2和第一开关管MN1处于断开状态。在第二时间段T2，擦除电压V

为了降低位线预充管MN2出现过压的概率，在存储单元执行擦除操作过程中，控制器100控制电荷泵对存储单元的衬底施加擦除电压，控制器100控制位线预充管MN2导通指定时长后截止，并控制隔离管HV在位线预充管MN2截止后延迟导通，即相对图6中的方案，控制器100控制隔离管HV延迟导通，以降低第二位线段BL2的升压。

在该实施例中，在基于擦除操作对存储单元的衬底充电的过程中的第一时间段，位线预充管MN2处于导通状态，隔离管HV处于断开状态，擦除电压V

在本公开的一个实施例中，控制器100还用于：在控制位线预充管MN2导通指定时长截止后，当第二位线段的电压V

其中，在隔离管HV导通时，隔离管HV的栅极电压即为第一位线段的电压，而隔离管HV的阈值电压指使沟道区源端强反型时的栅源电压，将隔离管HV的栅极电压和隔离管HV的阈值电压之间的差值记为指定电压的原因是，第二位线段的电压V

具体地，结合图4与图7所示，在第一时间段T1内，施加到存储单元的衬底的电压V

在第二时间段T2内，由于V

在第三时间段T3，在V

在该实施例中，当第二位线段的电压V

在本公开的一个实施例中，隔离管HV的漏极与位线预充管MN2的源极通过第二位线段连接，隔离管HV的源极连接第一位线段，位线预充管MN2的栅极接收第一使能信号BL_PREC，隔离管HV的栅极接收第二使能信号SEL。

在该实施例中，第一位线段的一端与存储单元串(串选择晶体管SST的漏极)连接，第一位线段的另一端与隔离管HV的源极连接，第二位线段的一端与隔离管HV的漏极连接，第二位线段的另一端与位线预充管MN2的源极连接，通过控制器向位线预充管MN2的栅极输入第一使能信号BL_PREC，以控制隔离管HV的通断，向隔离管HV的栅极输入第二使能信号SEL，以控制位线预充管MN2的通断。

如图9所示，根据本公开的一个实施例的存储器的操作方法，包括：

步骤S902，在存储单元的衬底施加擦除电压。

其中，在基于擦除操作对存储单元的衬底充电的过程中，位线预充管处于导通状态，隔离管处于断开状态，衬底电压V

步骤S904，在向存储单元的衬底施加擦除电压的过程中，控制位线预充管导通指定时长后截止，并控制隔离管在位线预充管截止后延迟导通。

在该实施例中，在位线预充管断开后，先不导通隔离管，而是使V

在本公开的一个实施例中，控制隔离管在位线预充管截止后延迟导通，具体包括：在控制位线预充管导通指定时长截止后，当第二位线段的电压大于指定电压时，确定隔离管的延迟导通时刻。

在本公开的一个实施例中，还包括：根据隔离管的栅极电压和隔离管的阈值电压的差值确定指定电压。

在该实施例中，当第二位线段的电压被第一位线段的电压耦合到大于指定电压时，控制隔离管导通，可以在第二位线段的电压被第一位线段的电压耦合到达到等于指定电压的时刻，即控制隔离管导通，也可以在限定时段内控制隔离管导通，限定时段的起始时刻为大于或等于指定电压的时刻，限定时段的终止时刻为在起始时刻之后的，在衬底电压从第一值增大至擦除电压过程中的任一时刻，以实现降低第二位线段的电压的升压量。

需要注意的是，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。

本公开提供的存储器和存储器的操作方法，通过在位线预充管断开后，先不导通隔离管，而是使V

在本申请中，术语“第一”、“第二”、“第三”仅用于描述的目的，而不能理解为指示或暗示相对重要性；术语“多个”则指两个或两个以上，除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

本申请的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对本申请的限制。

在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。