一种芯片稳定性的自检测方法及其电路

技术领域

本发明涉及电子电路技术领域，尤其涉及一种芯片稳定性的自检测方法及其电路。

背景技术

随着模拟电路技术的发展，检测LDO(low drop－out linear regulator，低压差线性稳压器)电路的稳定性十分重要，由于LDO是闭环系统，因此输出电压的稳定性是一项至关重要的参数。通常为了测试芯片内部电源电路(如LDO)的性能参数，都需要设计人员设计额外的辅助电路设计，将内部电源电路的信号引出到芯片引脚进行测试。由于芯片的引脚通常十分有限，不会专门使用一个引脚来测试LDO的输出信号，所以需要借助引脚复用的方法(即：芯片在工作状态下芯片引脚正常输出，在测试时输出LDO的输出信号)。但如何保证芯片在工作状态下芯片引脚正常输出，在测试时输出LDO的输出信号，不能混乱输出也是设计人员所要面临的难题之一。

对于量产芯片，需要借助ATE(Automatic Test Equipment集成电路自动测试机)测试机台来测量每个芯片的引脚信号，进而判断内部电源电路的性能指标。如果借助ATE测试机，则需要通过编程对芯片引出的LDO输出电压进行多次测量与采样，判断输出值是否都在可接受的范围内，但上述做法的效率低下，并且测试周期长，极大的增加了测试成本。

其次，无论是ATE测试机台测试芯片，还是实验室测试人员测试芯片，均只能在芯片流片生产回来后进行一次测试。但随着芯片的工作时间推移及使用寿命延长，芯片内部的电迁移等因素将会改变芯片内部电路的参数，可能将再次导致内部LDO系统无法稳定，芯片无法正常工作。若对于高可靠性要求的产品如汽车芯片、军工芯片等，这可能将造成无法挽救的损失。而此时无法利用ATE测试机的方法去保证LDO系统是稳定工作的。

因此，目前亟需一种能够确保芯片高可靠性、降低芯片测试成本、提高芯片测试效率和准确率的方法。

发明内容

本发明提供了一种芯片稳定性自检测电路及其电路，以解决现有技术中芯片电源可靠性低、芯片测试成本高、芯片测试效率及准确率低下的技术问题。

为了解决上述技术问题，本发明实施例提供了一种芯片稳定性的自检测方法，由芯片工作前自发执行，包括：

对芯片内部的LDO电路输出端进行采样，并根据采样得到的LDO电路输出，得到所述LDO电路的脉冲响应；

根据所述脉冲响应，计算得到所述LDO电路的阻尼比，并根据所述阻尼比，计算得到所述LDO电路的相位裕度；

当所述相位裕度大于预设角度时，则判断所述LDO电路处于稳定状态；

当所述相位裕度小于或等于预设角度时，则判断所述LDO电路处于非稳定状态。

作为优选方案，在所述对芯片内部的LDO电路输出端进行采样之前，还包括：

将芯片内部的线性反馈移位寄存器的输出值输入至所述LDO电路中；

当所述线性反馈移位寄存器的输出值为高电平，则所述LDO电路的输入电压为第一基准电压，并将所述线性反馈移位寄存器生成的伪随机序列输入至所述LDO电路中；

当所述线性反馈移位寄存器的输出值为低电平，则所述LDO电路的输入电压为第二基准电压，并将所述线性反馈移位寄存器生成的伪随机序列输入至所述LDO电路中。

作为优选方案，所述第二基准电压与所述第一基准电压之比为R

其中，R

作为优选方案，所述对芯片内部的LDO电路输出端进行采样，并根据采样得到的LDO电路输出，得到所述LDO电路的脉冲响应，具体为：

通过所述LDO电路所输入的参考电压和所述伪随机序列结合，得到所述LDO电路的输入信号，将所述伪随机序列作为所述LDO电路输入端的白噪声信号；其中，所述参考电压为第一基准电压或第二基准电压；

通过ADC采样电路输出，对芯片内部的LDO电路的输出电压进行采样；

根据所述输入信号、采样的LDO电路输出信号及所述白噪声信号，计算得到信号相关结果；

根据所述信号相关结果，计算得到所述LDO电路的脉冲响应。

作为优选方案，所述信号相关结果的计算方式为：

R

其中，h(n)为所述LDO电路的脉冲响应，C为常数，V

作为优选方案，在所述根据所述脉冲响应，计算得到所述LDO电路的阻尼比之前，还包括：

对所述LDO电路中的运算放大器、PMOS开关管和反馈电路进行小信号分析，分别得到运算放大器和PMOS开关管的小信号模型；其中，所述反馈电路为第三电阻和第四电阻组成部分；

根据所述运算放大器的小信号模型，得到传输信号的第一极点；

根据所述PMOS开关管的小信号模型，得到传输信号的第二极点和零点；

根据所述反馈电路的小信号模型，得到传输信号的第三极点；

根据所述第一极点、第二极点、第三极点和零点，将所述LDO电路近似为二阶系统，并判断出所述二阶系统的类别；所述二阶系统的类别包括欠阻尼系统和过阻尼系统。

作为优选方案，所述根据所述脉冲响应，计算得到所述LDO电路的阻尼比，具体为：

若所述二阶系统为欠阻尼系统，则通过所述二阶系统的传输函数和所述脉冲响应，计算出第一单位脉冲响应函数，并根据预设函数横坐标位置，计算出所述LDO电路为欠阻尼系统时的阻尼比；其中，所述LDO电路为欠阻尼系统时的阻尼比范围为(0，1)；

若所述二阶系统为过阻尼系统，则通过所述二阶系统的二阶微分方程进行定义，并根据所述脉冲响应，计算出第二单位脉冲响应函数，从而通过所述第二单位脉冲响应函数的导数，得到拐点横坐标位置，以及切线与横坐标交点，进而计算出所述LDO电路为过阻尼系统时的阻尼比；其中，所述LDO电路为过阻尼系统时的阻尼比范围为(1，+∞)。

作为优选方案，所述LDO电路为欠阻尼系统时的阻尼比的计算方式：

其中，ζ为阻尼比，h(n

作为优选方案，所述LDO电路为过阻尼系统时的阻尼比的计算方式为：

其中，ζ为阻尼比，t

作为优选方案，所述根据所述阻尼比，计算得到所述LDO电路的相位裕度，具体为：

通过对所述二阶系统和幅度进行定义，并根据所述阻尼比，计算出所述LDO电路的相位裕度：

其中，PM为相位裕度，ζ为阻尼比。

相应地，本发明还提供一种芯片稳定性的自检测电路，包括：LDO电路、线性反馈移位寄存器、ADC采样电路、寄存器转换级模块、阻尼比计算模块、相位裕度计算模块和稳定性判断模块；

所述线性反馈移位寄存器的输出端与所述LDO电路的输入端连接，所述LDO电路的输入端还接入基准电压，所述LDO电路的输出端接入所述ADC采样电路的输入端；

所述ADC采样电路的输出端接入所述寄存器转换级模块的第一输入端，所述寄存器转换级模块的第二输入端接入所述LDO电路的输入端，所述寄存器转换级模块的输出端接入所述阻尼比计算模块的输入端，所述阻尼比计算模块的输出端接入所述相位裕度计算模块的输入端，所述相位裕度计算模块的输出端接入至所述稳定性判断模块中。

作为优选方案，所述LDO电路包括传输门电路、运算放大器、PMOS开关管、第三电阻和第四电阻；

所述PMOS开关管的栅极与所述运算放大器的输出端连接，所述PMOS开关管的源极接入源极电压，所述PMOS开关管的漏极与所述ADC采样电路的输入端和所述第三电阻连接，所述运算放大器的第二输入端与所述第三电阻连接，所述第三电阻还与所述第四电阻连接；

所述传输门电路的第一输入端接入至所述基准电压，所述传输门电路的第二输入端接入至所述线性反馈移位寄存器的输出端，所述传输门电路的输出端接入至所述运算放大器的第一输入端，所述寄存器转换级模块的第二输入端接入所述运算放大器的第一输入端。

作为优选方案，所述传输门电路包括第一传输门、第二传输门、反相器、第一电阻和第二电阻；

所述第一传输门的第一输入端接入所述基准电压，所述第一传输门的第二输入端接入所述线性反馈移位寄存器的输出端，所述第一传输门的第三输入端接入所述反相器的输出端，所述反相器的输入端接入所述线性反馈移位寄存器的输出端，所述第一传输门的输出端接入至所述运算放大器的第一输入端；

所述第二传输门的第一输入端经过所述第一电阻接入至所述基准电压，所述第一电阻还与所述第二电阻连接；

所述第二传输门的第二输入端接入所述反相器的输出端，所述第二传输门的第三输入端接入所述线性反馈移位寄存器的输出端，所述第二传输门的输出端接入至所述运算放大器的第一输入端。

相比于现有技术，本发明实施例具有如下有益效果：

本发明技术方案通过由芯片内部执行的自检测方法，可以快速且简单的对芯片的LDO稳定性进行测试，提高了芯片测试效率，无需ATE测试设备进行芯片电源稳定性测试，并且通过阻尼系数计算进而得到相位裕度，提高了现有芯片LDO稳定性测试的准确性，使得芯片具备较高可靠性。

进一步地，本发明的技术方案通过对LDO电路进行改进，在芯片内部设立自测试电路，增加线性反馈移位寄存器、ADC采样电路、寄存器转换级模块、阻尼比计算模块、相位裕度计算模块和稳定性判断模块，来在芯片工作运行前对自身内部电源的稳定性进行测试，无需如现有技术在ATE机台上测试，降低了测试成本，从而提高了芯片产品的实际效益，并提升了芯片测试效率及准确率，同时也避免了随芯片工作时间的延长，无法准确对芯片工作后的LDO电路的稳定性进行测试，本发明使得在每次工作前芯片都可以自主检测LDO的稳定性，便可以很大程度的保证芯片的可靠性，以避免灾难性的损失。

附图说明

图1：为本发明实施例所提供的一种芯片稳定性的自检测电路的结构示意图；

图2：为本发明实施例所提供的线性反馈移位寄存器的结构示意图；

图3：为本发明实施例所提供的LFSR输出产生的伪随机序列示意图；

图4：为本发明实施例所提供的芯片稳定性的自检测电路中LDO电路的结构图；

图5：为本发明实施例所提供的一种芯片稳定性的自检测方法的步骤流程图；

图6：为本发明实施例所提供的LFSR自相关结果的示意图；

图7：为本发明实施例所提供的运算放大器小信号等效电路示意图；

图8：为本发明实施例所提供的PMOS开关管小信号等效电路示意图；

图9：为本发明实施例所提供的反馈电路小信号等效电路示意图；

图10：为本发明实施例所提供的欠阻尼系统脉冲响应波形示意图；

图11：为本发明实施例所提供的过阻尼系统脉冲响应波形示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

请参照图1，为本发明实施例提供的一种芯片稳定性的自检测电路，包括：LDO电路01、线性反馈移位寄存器02、ADC采样电路03、寄存器转换级模块04、阻尼比计算模块05、相位裕度计算模块06和稳定性判断模块07。

需要说明的是，ADC采样电路03、寄存器转换级模块04、阻尼比计算模块05、相位裕度计算模块06和稳定性判断模块07为本发明实施例中的电路子模块，通过ADC采样电路03对LDO的输出进行采样，并将其输入寄存器转换级模块04中进行LDO的输入与输出的相关运算，得到的结果即为LDO电路01系统的脉冲响应，再通过脉冲响应函数计算得到LDO系统的阻尼比，最后通过阻尼比计算LDO系统的相位裕，从而通过相位裕度判断LDO系统的稳定性。

进一步地，寄存器转换级模块04用于根据采样得到的LDO电路01输出，计算得到LDO电路01的脉冲响应。阻尼比计算模块05用于根据脉冲响应，计算得到LDO电路01的阻尼比。相位裕度计算模块06用于根据LDO电路01的阻尼比，计算得到LDO电路01的相位裕度。稳定性判断模块07用于根据相位裕度判断LDO电路01是否处于稳定状态。

所述线性反馈移位寄存器02的输出端与所述LDO电路01的输入端连接，所述LDO电路01的输入端还接入基准电压，所述LDO电路01的输出端接入所述ADC采样电路03的输入端。

在本实施例中，优选地，线性反馈移位寄存器为10bit的LFSR，请参阅图2，其为本发明实施例中的10bit LFDR的结构示意图，10bit的线性反馈移位寄存器可以产生1023bit的伪随机序列。进一步地，在本实施例中，均可采用任意n bit的LFSR，并且n越大效果越好，对于n bit的LFSR，可以产生2

所述ADC采样电路的输出端接入所述寄存器转换级模块04的第一输入端，所述寄存器转换级模块04的第二输入端接入所述LDO电路01的输入端，所述寄存器转换级模块04的输出端接入所述阻尼比计算模块05的输入端，所述阻尼比计算模块05的输出端接入所述相位裕度计算模块06的输入端，所述相位裕度计算模块06的输出端接入至所述稳定性判断模块07中。

需要说明的是，寄存器转换级模块04的第二输入端接入LDO电路01的输入端，主要是对LDO电路01的输入端进行信号采样，即采集LDO电路01的输入，从而与LDO电路01的输出进行信号相关关系运算，从而来得到LDO电路01系统的脉冲响应。其中，相关运算的实现是由一系列简单的加法器、乘法器构成，即寄存器转换级模块04可以通过数字RTL电路实现。

作为本实施例的优选方案，请参阅图4，所述LDO电路01包括传输门电路、运算放大器AMP、PMOS开关管、第三电阻R3和第四电阻R4。

所述PMOS开关管的栅极与所述运算放大器AMP的输出端连接，所述PMOS开关管的源极接入源极电压，所述PMOS开关管的漏极与所述ADC采样电路03的输入端和所述第三电阻R3连接，所述运算放大器AMP的第二输入端与所述第三电阻R3连接，所述第三电阻R3还与所述第四电阻R4连接。

所述传输门电路的第一输入端接入至所述基准电压，所述传输门电路的第二输入端接入至所述线性反馈移位寄存器02的输出端，所述传输门电路的输出端接入至所述运算放大器AMP的第一输入端，所述寄存器转换级模块04的第二输入端接入所述运算放大器AMP的第一输入端。

作为本实施例的优选方案，请参阅图4，所述传输门电路包括第一传输门TG1、第二传输门TG2、反相器INV、第一电阻R1和第二电阻R2。

所述第一传输门TG1的第一输入端接入所述基准电压，所述第一传输门TG1的第二输入端接入所述线性反馈移位寄存器02的输出端，所述第一传输门TG1的第三输入端接入所述反相器INV的输出端，所述反相器INV的输入端接入所述线性反馈移位寄存器02的输出端，所述第一传输门TG1的输出端接入至所述运算放大器AMP的第一输入端。

所述第二传输门TG2的第一输入端经过所述第一电阻接入至所述基准电压，所述第一电阻R1还与所述第二电阻R2连接。

所述第二传输门TG2的第二输入端接入所述反相器INV的输出端，所述第二传输门TG2的第三输入端接入所述线性反馈移位寄存器02的输出端，所述第二传输门TG2的输出端接入至所述运算放大器AMP的第一输入端。

在本实施例中，当LFSR输出OUT为高电平时，第一传输门TG1打开，第二传输门TG2关闭，LDO的输入电压为Vref(第一基准电压)。当LFSR输出OUT为低电平时，第二传输门TG2打开，第一传输门TG1关闭，LDO的输入电压为Vref(R2/R1+R2)(第二基准电压)。进一步地，第二基准电压Vref(R2/R1+R2)的大小要能够保持LDO电路01的正常工作。

实施以上实施例，具有如下效果：

本发明的技术方案通过对LDO电路进行改进，在芯片内部设立自测试电路，增加线性反馈移位寄存器、ADC采样电路、寄存器转换级模块、阻尼比计算模块、相位裕度计算模块和稳定性判断模块，来在芯片工作运行前对自身内部电源的稳定性进行测试，无需如现有技术在ATE机台上测试，降低了测试成本，从而提高了芯片产品的实际效益，同时也避免了随芯片工作时间的延长，无法准确对芯片工作后的LDO电路的稳定性进行测试，本发明使得在每次工作前芯片都可以自主检测LDO的稳定性，便可以很大程度的保证芯片的可靠性，以避免灾难性的损失，用于实现芯片的自检测。

实施例二

请参阅图5，本发明还提供一种芯片稳定性的自检测方法，由芯片工作前自发执行，包括以下步骤S101－S104：

步骤S101：对芯片内部的LDO电路输出端进行采样，并根据采样得到的LDO电路输出，得到所述LDO电路的脉冲响应。

作为本实施例的优选方案，在所述对芯片内部的LDO电路输出端进行采样之前，还包括：

将芯片内部的线性反馈移位寄存器的输出值输入至所述LDO电路中；当所述线性反馈移位寄存器的输出值为高电平，则所述LDO电路的输入电压为第一基准电压，并将所述线性反馈移位寄存器生成的伪随机序列输入至所述LDO电路中；当所述线性反馈移位寄存器的输出值为低电平，则所述LDO电路的输入电压为第二基准电压，并将所述线性反馈移位寄存器生成的伪随机序列输入至所述LDO电路中。

在本实施例中，当线性反馈移位寄存器LFSR输出OUT为高电平时，第一传输门TG1打开，传输门TG2关闭，LDO的输入电压为第一基准电压Vref。当LFSR输出OUT为低电平时，第二传输门TG2打开，第一传输门TG1关闭，LDO的输入电压为第二基准电压Vref(R

作为本实施例的优选方案，所述第二基准电压与所述第一基准电压之比为R

作为本实施例的优选方案，所述对芯片内部的LDO电路输出端进行采样，并根据采样得到的LDO电路输出，得到所述LDO电路的脉冲响应，具体为：

通过所述LDO电路所输入的参考电压和所述伪随机序列结合，得到所述LDO电路的输入信号，并将所述伪随机序列作为所述LDO电路输入端的白噪声信号；其中，所述参考电压为第一基准电压或第二基准电压；通过ADC采样电路输出，对芯片内部的LDO电路的输出电压进行采样；根据所述输入信号、采样的LDO电路输出信号及所述白噪声信号，计算得到信号相关结果；根据所述信号相关结果，计算得到所述LDO电路的脉冲响应。

在本实施例中，通过ADC采样，得到LDO输出的值，以及LFSR的伪随机序列，并对LDO电路的输出值和设定好的输入电压值(参考电压V

作为本实施例的优选方案，所述信号相关结果的计算方式为：

R

其中，h(n)为所述LDO电路的脉冲响应，C为常数，V

在本实施例中，信号相关结果运算的实现模块是由一系列简单的加法器、乘法器构成，可以通过数字RTL电路实现。LDO输出的值与LDO输入的值做相关运算的结果为系统脉冲响应h(n)，其具体理论推导如下所示：

u(n)＝V

h(n)为ldo的脉冲响应函数，u(n)为LDO的输入，也就是LFSR输出产生的伪随机序列V

进一步地，由于白噪声信号自相关函数为冲击信号δ(n)，与其他信号相关结果为0，本实施例利用LFSR输出产生的伪随机序列V

R

在本实施例中，请参阅图6，其为10bit LFSR自相关结果，可以看出LFSR输出产生的伪随机序列与白噪声有着十分相近的特性，因此可以使用LFSR输出产生的伪随机序列V

步骤S102：根据所述脉冲响应，计算得到所述LDO电路的阻尼比，并根据所述阻尼比，计算得到所述LDO电路的相位裕度。

作为本实施例的优选方案，在所述根据所述脉冲响应，计算得到所述LDO电路的阻尼比之前，还包括：

对所述LDO电路中的运算放大器、PMOS开关管和反馈电路进行小信号分析，分别得到运算放大器和PMOS开关管的小信号模型；其中，所述反馈电路为第三电阻和第四电阻组成部分；根据所述运算放大器的小信号模型，得到传输信号的第一极点；根据所述PMOS开关管的小信号模型，得到传输信号的第二极点和零点；根据所述反馈电路的小信号模型，得到传输信号的第三极点；根据所述第一极点、第二极点、第三极点和零点，将所述LDO电路近似为二阶系统，并判断出所述二阶系统的类别；所述二阶系统的类别包括欠阻尼系统和过阻尼系统。

需要说明的是，在求解LDO系统阻尼比前，需要先对LDO电路系统做信号分析。在本实施例中，对LDO系统信号分析起主要作用的由三部分组成：1、运算放大器；2、PMOS开关管；3、反馈电路(由第三电阻和第四电阻构成的反馈电路)。首先对运算放大器进行小信号分析，其小信号模型为图7，由输入电压、电阻、电容和gm1的输入电压组成的等效电路，可以得到其传输函数为公式：

H(s)＝Vout/Vin＝g

基于上述公式即可得到第一极点。

其次对PMOS开光管进行小信号分析，其小信号模型为图8，由输入电压、输入电压电阻、栅源电容、栅漏电容、gm1的栅源电压、电阻和电容组成的等效电路，可以得到其传输函数为公式：

(sC

H(s)＝Vout/Vgs＝(-g

基于上述公式即可得到第二极点和一个零点。

最后对反馈电路进行小信号分析，其小信号模型为图9，由CF1电容和RF1电阻、RF2电阻组成的等效电路，可以得到其传输函数为公式：

H(s)＝V

H(s)＝1/(1+R

H(s)＝R

H(s)＝R

基于上述公式即可得到第三极点。因此，本实施例中的LDO电路系统大致存在三个极点和一个零点。

进一步地，请参阅表1，其为LDO电路系统中各模块零极点分布汇总表：

LDO各模块传输函数及零极点

表1LDO电路系统中各模块零极点分布汇总表

在本实施例中，通过以上对LDO电路分析，得知可以利用一个二阶系统表示LDO。二阶系统包括有过阻尼系统和欠阻尼系统，但对于过阻尼系统和欠阻尼系统，其通过脉冲响求解阻尼比的方法是不同的。

作为本实施例的优选方案，所述根据所述脉冲响应，计算得到所述LDO电路的阻尼比，具体为：

若所述二阶系统为欠阻尼系统，则通过所述二阶系统的传输函数和所述脉冲响应，计算出第一单位脉冲响应函数，并根据预设函数横坐标位置，计算出所述LDO电路为欠阻尼系统时的阻尼比；其中，所述LDO电路为欠阻尼系统时的阻尼比范围为(0，1)。

作为本实施例的优选方案，所述LDO电路为欠阻尼系统时的阻尼比的计算方式：

其中，ζ为阻尼比，h(n

在本实施例中，对于欠阻尼系统(0＜阻尼比＜1)的LDO，通过下式来表示典型的二阶系统：

H(s)＝G(s)/(1+G(s))

对其进行拉普拉斯逆变换便可以求得系统的单位脉冲响应函数h(t)：

记

其中，其波形如图10。记第二个穿过0的横坐标值n

令M＝3/π*ln(2h(n

其中，取n

进一步地，若所述二阶系统为过阻尼系统，则通过所述二阶系统的二阶微分方程进行定义，并根据所述脉冲响应，计算出第二单位脉冲响应函数，从而通过所述第二单位脉冲响应函数的导数，得到拐点横坐标位置，以及切线与横坐标交点，进而计算出所述LDO电路为过阻尼系统时的阻尼比；其中，所述LDO电路为过阻尼系统时的阻尼比范围为(1，+∞)。

作为本实施例的优选方案，所述LDO电路为过阻尼系统时的阻尼比的计算方式为：

其中，ζ为阻尼比，t

在本实施例中，对于过阻尼系统(阻尼比＞1)的LDO。用二阶微分方程的标准形式来定义，通过下式可以求得系统的单位脉冲响应h(t)：

ζ:阻尼比w

(特征方差)

进一步地，由于LDO电路系统是一个因果系统，所以x(0)＝0，设在0时刻的脉冲响应x(t)导数为v，带入h(t)得到结果如下所示，波形大致如图11：

(其中/>

优选地，取脉冲响应最大值的时刻的值记为t

驻点:

拐点:

tanh(2*w

2t

同时，拐点t

2ζ/w

选取任意两个较大的点t

由于

令

(忽略w

当选取的t

因为

作为本实施例的优选方案，所述根据所述阻尼比，计算得到所述LDO电路的相位裕度，具体为：

通过对所述二阶系统和幅度进行定义，并根据所述阻尼比，计算出所述LDO电路的相位裕度：

在本实施例中，通过LDO电路系统的阻尼比，可以计算相位裕度，进而判断系统的稳定性。将一个典型的二阶系统假设为：

进一步地，由于相位裕度的定义为：当幅度增益为1时，LDO电路系统相位值与180°的差值。因此，令幅度增益为1，即可求得W

再将W

∠G(jw

进一步地，通过对LDO稳定性自检测电路进行仿真测试，得到如下实验数据：

表2：欠阻尼系统实验数据

表3：过阻尼系统实验数据

可以理解的是，LDO电路系统的相位裕度由阻尼比决定，与无阻尼自然频率无关。实验结果估计的值一定程度上会受无阻尼自然频率影响，是因为在取点、测量上的误差导致的。根据实验结果，无论是过阻尼系统还是欠阻尼系统误差值都在2°以内，因此上述误差均处于一个可接受的范围。

步骤S103：当所述相位裕度大于预设角度时，则判断所述LDO电路处于稳定状态。

需要说明的是，一般情况下相位裕度都要大于45°才认为系统是稳定的，若相位裕度小于45°则认为系统不稳定，优选地，本实施例中的预设角度为45°；当相位裕度大于45°时，准许芯片正常工作与运行。

步骤S104：当所述相位裕度小于或等于预设角度时，则判断所述LDO电路处于非稳定状态。

需要说明的是，由于相位裕度小于45°，因此说明芯片的LDO电路系统不稳定，容易造成运算错误，从而导致芯片功能受阻，无法实现正常的芯片工作与运行运算，芯片的可靠性低下，从而生成芯片故障信号，以示警告。

可以理解的是，本实施例中芯片稳定性的自检测方法通过实施例一种的自检测电路，在芯片每次运行并工作前执行稳定性的自检测，从而能够避免现有只能在芯片流片生产时进行LDO稳定性测试，本实施例便可以很大程度的保证芯片的可靠性，以避免灾难性的损失。

实施以上实施例，具有如下效果：

目前大多数芯片的测试成本大约占芯片生产成本的20％以上，如果能缩减测试成本将能极大提高产品的收益。由于本发明是LDO系统自测试电路，可以使得芯片自动检测芯片内部LDO系统的稳定性。便无需在ATE机台上测试LDO的稳定性，这将缩减测试成本。同时芯片在每次工作前都可以自主检测LDO的稳定性，便可以很大程度的保证芯片的可靠性，以避免灾难性的损失。

进一步地，本实施例通过由芯片内部执行的自检测方法，可以快速且简单的对芯片的LDO稳定性进行测试，提高了芯片测试效率，通过过阻尼和欠阻尼系统来分别对其对应的阻尼比以及相位裕度进行计算，提高了现有芯片LDO稳定性测试的准确性，使得芯片具备较高可靠性。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围。特别指出，对于本领域技术人员来说，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。