杂散信号的抑制方法及抑制电路

技术领域

本发明涉及通信技术领域，尤其涉及一种杂散信号的抑制方法及抑制电路。

背景技术

一般地，如图1所示，发射机包括数字模拟转换器（Digital to analogconverter，DAC）101、低通滤波器（Low-pass filter，LPF）102、混频器（mixer，MX）103、功率放大器（power amplifier，PA）104、平衡-不平衡转换器（Balance-unbalance，BALUN）105、数据处理模块106以及与之配套的锁相环（phase locked loop，PLL）107、电源管理单元（Power management unit，PMU）108、温度传感器（temperature sensor，Tsensor）109。假设中间频率（intermediate frequency，IF）为fbb，本振频率（Local Oscillator，lo）频率为flo，通过采用上变频方式得到的发射频率应该为所述中间频率和所述本振频率之和，即flo+fbb，在发射机中，特别是放大器的非线性失真，会产生互调失真，偶数阶互调失真一般远离中频频率而很容易被滤除，而奇数阶互调失真中的一部分将紧靠在中频附近无法滤除，其中尤以三阶互调失真振幅最大，影响也最大，会导致信号频带扩展，造成临道干扰，破坏带内各频率分量输出电压和输入电压间的线性关系。当然，杂散信号的产生的原因不仅有放大器的非线性失真，还有其他原因。通过这些原因得到的比较有代表性的杂散信号就是频率大小为flo-3fbb、flo-fbb以及flo的信号，为了便于介绍，分别将它们命名为CIM3、image以及carrier，以及频率大小为flo+fbb的信号命名为signal，且分布情况如图2所示。

混频器的数学模型如图3所示。CIM3的产生有以下几种原因：

1）中间频率所携带的3阶谐波。参照图1和图3，假设I路信号为

2）本振频率所携带的3阶谐波。如图5所示，一般来说，混频器上的lo信号为方波，根据傅里叶变换，除了

为了减小类似于CIM3的杂散信号，在发射机设计中，目前的解决方案是可以通过减小基带频率的非线性产生，如3fbb量；也可以通过减小混频器的3阶谐波，如3flo；也可以降低混频器之后的3flo-fbb分量；当然，也可以通过提高PA的线性度实现杂散信号减小的目的。

特别是在LTE中，往往要求CIM3小于-60dBc。因此，由于发射协议的SEM要求，特别是LTE中，为了降低上述杂散信号，对器件的高线性度提出了很高的要求。目前用来降低杂散信号的解决方案，会受制于工艺偏差和环境温度，使得其达到的效果不够理想。

因此，本发明提供了一种杂散信号的抑制方法及抑制电路，以减小工艺偏差和环境温度对于杂散信号抑制的影响，实现减小杂散信号的目的。

发明内容

本发明提供了一种杂散信号的抑制方法及抑制电路，以解决现有技术中由于降低杂散信号的方案受制于工艺偏差和环境温度的影响所造成的抑制效果不理想的技术问题。

第一方面，本发明提供一种杂散信号的抑制方法，应用于发射机，包括：检测所述发射机中的功率放大器所发出的信号是否包含第一杂散信号，当理想信号的频率大小为flo+fbb时，所述第一杂散信号是频率大小为flo-3fbb的信号；当理想信号的频率大小为flo-fbb时，所述第一杂散信号是频率大小为flo+3fbb的信号；所述flo为本振频率的大小，所述fbb为中间频率的大小；所述理想信号为通过上变频方式或下变频方式所得到的功率放大器的发射频率的理论值；获取第一转换信号，所述第一转换信号的频率的大小等于所述理想信号与所述第一杂散信号的频率的差值的大小；获取与所述第一转换信号所对应的第一数字信号，判断所述第一数字信号是否满足第一预设条件，若不满足，则对所述第一杂散信号进行抑制处理，直至第一杂散信号所对应的第一数字信号满足所述第一预设条件。

其有益效果在于：因为本振频率比较大，所以不便于对杂散信号直接分析，所以本发明通过获取杂散信号相对应的转换信号，将高频的杂散信号转为低频，可以得到便于分析的结果，并通过转换为数字信号能够得到直观的判断杂散信号是否达到要求，并根据模数转换器的结果调整杂散信号的大小。因为转换后的信号的频率比较小，所以本发明无需受制于工艺偏差和环境温度的影响，便可得到直观的、便于分析的结果。

可选地，所述杂散信号的抑制方法，还包括：检测所述功率放大器所发出的信号是否包含第二杂散信号，当理想信号的频率大小为flo+fbb时，所述第二杂散信号是频率大小为flo-fbb的信号；当理想信号的频率大小为flo-fbb时，所述第二杂散信号是频率大小为flo+fbb的信号；获取第二转换信号，所述第二转换信号的频率的大小等于所述理想信号与所述第二杂散信号的频率的差值的大小；获取与所述第二转换信号所对应的第二数字信号，判断所述第二数字信号是否满足第二预设条件，若不满足，则对所述第二杂散信号进行抑制处理，直至第二杂散信号所对应的第二数字信号满足所述第二预设条件。

可选地，所述杂散信号的抑制方法，还包括：检测所述功率放大器所发出的信号是否包含第三杂散信号，所述第三杂散信号是频率大小为flo的信号；获取第三转换信号，所述第三转换信号的频率的大小等于所述理想信号与所述第三杂散信号的频率的差值的大小；获取与所述第三转换信号所对应的第三数字信号，判断所述第三数字信号是否满足第三预设条件，若不满足，则对所述第三杂散信号进行抑制处理，直至第三杂散信号所对应的第三数字信号满足所述第三预设条件。

第二方面，本发明提供一种杂散信号的抑制电路，用于执行如上述第一方面中任一项所述的杂散信号的抑制方法，包括：第一抑制单元、平方电路、模数转换器、判断模块；所述平方电路电连接功率放大器，以检测所述功率放大器的输出是否掺杂有杂散信号，所述杂散信号包括第一杂散信号、第二杂散信号和第三杂散信号中的至少一个；当理想信号的频率大小为flo+fbb时，所述第一杂散信号是频率大小为flo-3fbb的信号，所述第二杂散信号是频率大小为flo-fbb的信号；当理想信号的频率大小为flo-fbb时，所述第一杂散信号是频率大小为flo+3fbb的信号，所述第二杂散信号是频率大小为flo+fbb的信号；所述第三杂散信号是频率大小为flo的信号；所述flo为本振频率的大小，所述fbb为中间频率的大小；所述理想信号为通过上变频方式或下变频方式所得到的功率放大器的发射频率的理论值；以及、所述平方电路还用于生成与检测到的所述杂散信号相对应的转换信号，所述转换信号的频率的大小等于所述理想信号与所述检测到的所述杂散信号的频率的差值的大小；所述模数转换器电连接所述平方电路，以获取所述平方电路所生成的转换信号，并输出与所述平方电路所生成的转换信号相对应的数字信号；所述判断模块通过所述第一抑制单元电连所述功率放大器，所述判断模块用于判断所述模数转换器所输出的所述数字信号是否满足预设条件，若不满足所述预设条件，则控制所述第一抑制单元对不满足预设条件的数字信号所对应的杂散信号进行抑制处理，直至所述杂散信号所对应的数字信号满足所述预设条件。

其有益效果在于：因为本振频率比较大，所以不便于对杂散信号直接分析，所以本发明通过获取杂散信号相对应的转换信号，将高频的杂散信号转为低频，可以得到便于分析的结果，并通过转换为数字信号能够得到直观的判断杂散信号是否达到要求，并根据模数转换器的结果调整杂散信号的大小。现有技术的抑制效果会随着工艺偏差和环境温度而改变，本发明所提供的杂散信号的抑制电路能够调节抑制效果，以达到所需的抑制效果，这样，即使存在工艺偏差和环境温度的影响，通过本发明也可以纠正、补偿回来，所以本发明无需受制于工艺偏差和环境温度的影响，便可得到直观的、便于分析的结果。

可选地，所述第一抑制单元包括：第一支路和第二支路，所述第一支路上设置有并联的第一电感和第一可调电容，所述第二支路上设置有并联的第二电感和第二可调电容；混频器通过所述第一支路电连所述功率放大器的第一输入端，所述混频器通过所述第二支路电连所述功率放大器的第二输入端。其有益效果在于：由于存在工艺偏差、温度温度的影响，电感和电容的值会发生变化，从而导致其谐振频率的变化，进而影响抑制效果。本发明所设计的第一抑制单元的结构比较简单，可以通过调节所述第一可调电容或者所述第二可调电容的电容量以使得所述第一抑制单元的谐振达到杂散信号的频率要求，以实现对相应杂散信号的抑制目的。

可选地，所述平方电路，包括：第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管、第一电阻和第二电阻；所述第一P型晶体管的源极连接电源；所述第一P型晶体管的漏极连接所述第一电阻的第一端、所述第一N型晶体管的漏极、以及所述第二N型晶体管的漏极；所述第一P型晶体管的栅极连接所述第二P型晶体管的栅极、所述第一电阻的第二端、所述第二电阻的第一端；所述第二P型晶体管的源极连接电源；所述第二P型晶体管的漏极连接所述第二电阻的第二端、所述第三N型晶体管的漏极；所述第一N型晶体管的源极接地；所述第一N型晶体管的栅极连接所述功率放大器的第一输出端；所述第二N型晶体管的源极接地；所述第二N型晶体管的栅极连接所述功率放大器的第二输出端；所述第三N型晶体管的源极接地；所述第三N型晶体管的栅极用于接收偏置电压；所述第一电阻的第一端还连接所述模数转换器的第一输入端；所述第二电阻的第二端还连接所述模数转换器的第二输入端。其有益效果在于：所述平方电路能够将杂散信号转换为相对应的转换信号，以便于后续过程的分析。

可选地，所述杂散信号的抑制电路，还包括线性度调节电路；所述线性度调节电路电连接所述功率放大器，所述线性度调节电路通过调节输入至所述功率放大器的偏置电压的大小实现对所述功率放大器的线性度的调节。

可选地，所述线性度调节电路包括：第一偏置电流源和第二偏置电流源，所述第一偏置电流源包括：第一电流源和第八N型晶体管；所述第二偏置电流源包括：第二电流源、第九N型晶体管、第三电容以及第五电阻；所述第八N型晶体管的漏极连接所述第一电流源、以及所述第八N型晶体管的栅极；所述第八N型晶体管的源极接地；所述第八N型晶体管的栅极连接所述第三电阻的第二端、以及所述第四电阻的第二端；所述第九N型晶体管的漏极连接所述第二电流源、以及所述第九N型晶体管的栅极；所述第九N型晶体管的源极连接所述第五电阻的第一端，所述第五电阻的第二端接地；所述第九N型晶体管的栅极连接所述第三电容的第一端；所述第三电容的第二端接地。

可选地，所述杂散信号的抑制电路，还包括第二抑制单元，所述功率放大器通过所述第二抑制单元电连接所述平方电路，所述第二抑制单元用于对所述功率放大器的输出所携带的所述杂散信号进行抑制处理；所述第二抑制单元包括：第三支路和第四支路，所述第三支路上设置有并联的第三电感和第三可调电容，所述第四支路上设置有并联的第四电感和第四可调电容。

附图说明

图1为一种现有的发射机结构示意图；

图2为一种杂散信号分布情况示意图；

图3为一种混频器的数学模型示意图；

图4为又一种混频器的数学模型示意图；

图5为再一种混频器的数学模型示意图；

图6为本发明提供的一种杂散信号的抑制方法的流程实施例示意图；

图7为本发明提供的一种杂散信号的抑制电路的结构实施例示意图；

图8为本发明提供的一种第一抑制单元的结构实施例示意图；

图9为本发明提供的一种平方电路的结构实施例示意图；

图10为本发明提供的一种功率放大器结构实施例示意图；

图11为本发明提供的一种线性度调节电路的结构实施例示意图；

图12为本发明提供的一种终端实施例示意图；

图13为本发明提供的一种发射机结构实施例示意图；

图14为本发明提供的一种转换信号分布情况的实施例示意图。

实施方式

下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请实施例的描述中，以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一种”、“该”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。还应当理解，在本申请以下各实施例中，“至少一个”、“一个或多个”是指一个或两个以上（包含两个）。术语“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系；例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A、B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。

在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。术语“连接”包括直接连接和间接连接，除非另外说明。“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

在本申请实施例中，“示例性地”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性地”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性地”或者“例如”等词旨在以具体方式呈现相关概念。

为了解决现有技术中由于降低杂散信号的方案受制于工艺偏差和环境温度的影响所造成的抑制效果不理想的技术问题。本发明提供一种杂散信号的抑制方法及抑制电路，应用于发射机。

所述杂散信号的抑制方法的流程如图6所示，包括：

S601：检测所述发射机中的功率放大器所发出的信号是否包含第一杂散信号；

在本步骤中，当理想信号的频率大小为flo+fbb时，所述第一杂散信号是频率大小为flo-3fbb的信号；当理想信号的频率大小为flo-fbb时，所述第一杂散信号是频率大小为flo+3fbb的信号；所述flo为本振频率的大小，所述fbb为中间频率的大小；所述理想信号为通过上变频方式或下变频方式所得到的功率放大器的发射频率的理论值；

S602：获取第一转换信号，所述第一转换信号的频率的大小等于理想信号与所述第一杂散信号的频率的差值的大小；

S603：获取与所述第一转换信号所对应的第一数字信号，判断所述第一数字信号是否满足第一预设条件，若不满足，则对所述第一杂散信号进行抑制处理，直至第一杂散信号所对应的第一数字信号满足所述第一预设条件。

因为本振频率比较大，所以不便于对杂散信号直接分析，所以本发明通过获取杂散信号相对应的转换信号，将高频的杂散信号转为低频，可以得到便于分析的结果，并通过转换为数字信号能够得到直观的判断杂散信号是否达到要求，并根据模数转换器的结果调整杂散信号的大小。因为转换后的信号的频率比较小，所以本发明无需受制于工艺偏差和环境温度的影响，便可得到直观的、便于分析的结果。

在一些实施例中，所述杂散信号的抑制方法，还包括：检测所述功率放大器所发出的信号是否包含第二杂散信号，当理想信号的频率大小为flo+fbb时，所述第二杂散信号是频率大小为flo-fbb的信号；当理想信号的频率大小为flo-fbb时，所述第二杂散信号是频率大小为flo+fbb的信号；获取第二转换信号，所述第二转换信号的频率的大小等于所述理想信号与所述第二杂散信号的频率的差值的大小；获取与所述第二转换信号所对应的第二数字信号，判断所述第二数字信号是否满足第二预设条件，若不满足，则对所述第二杂散信号进行抑制处理，直至第二杂散信号所对应的第二数字信号满足所述第二预设条件。

在一些实施例中，所述杂散信号的抑制方法，还包括：检测所述功率放大器所发出的信号是否包含第三杂散信号，所述第三杂散信号是频率大小为flo的信号；获取第三转换信号，所述第三转换信号的频率的大小等于所述理想信号与所述第三杂散信号的频率的差值的大小；获取与所述第三转换信号所对应的第三数字信号，判断所述第三数字信号是否满足第三预设条件，若不满足，则对所述第三杂散信号进行抑制处理，直至第三杂散信号所对应的第三数字信号满足所述第三预设条件。

所述第一预设条件、所述第二预设条件和所述第三预设条件，均为对应的杂散信号小于预设阈值，不同预设条件中的预设阈值不同，且所述预设阈值根据实际情况具体设定，本申请不做具体限定。

为了更加详细的介绍本申请所提供的杂散信号的抑制方法，在此以理想信号的频率大小为flo+fbb时，进行举例说明，具体如下：

示例一：

检测所述发射机中的功率放大器所发出的信号是否包含CIM3；若包含CIM3，则平方电路通过将CIM3与signal进行作差，得到频率大小为4fbb的第一转换信号；通过模数转换器获取与所述第一转换信号所对应的第一数字信号，判断所述第一数字信号是否小于第一预设阈值，若不是，则对所述CIM3进行抑制处理，直至CIM3所对应的第一数字信号小于所述第一预设阈值。所述第一预设阈值根据实际情况具体设定，本申请不做限制。

示例二：检测所述发射机中的功率放大器所发出的信号是否包含CIM3和image，若包含CIM3和image，则平方电路分别通过将CIM3与signal进行作差、image与signal进行作差，得到频率大小为4fbb的第一转换信号、以及频率大小为2fbb的第二转换信号。通过模数转换器获取与所述第一转换信号所对应的第一数字信号、以及与所述第二转换信号所对应的第二数字信号，判断所述第一数字信号是否小于第一预设阈值，若不是，则对所述CIM3进行抑制处理，直至CIM3所对应的第一数字信号小于所述第一预设阈值；以及，判断所述第二数字信号是否小于第二预设阈值，若不是，则对所述image进行抑制处理，直至image所对应的第二数字信号小于所述第二预设阈值。所述第一预设阈值和所述第二预设阈值根据实际情况具体设定，本申请不做限制。

示例三：检测所述发射机中的功率放大器所发出的信号是否包含CIM3、image以及carrier，若包含CIM3、image和carrier，则平方电路分别通过将CIM3与signal进行作差、image与signal进行作差、以及carrier与signal进行作差，得到频率大小为4fbb的第一转换信号、频率大小为2fbb的第二转换信号、以及频率大小为fbb的第三转换信号。通过模数转换器获取与所述第一转换信号所对应的第一数字信号、与所述第二转换信号所对应的第二数字信号、以及与所述第三转换信号所对应的第三数字信号；判断所述第一数字信号是否小于第一预设阈值，若不是，则对所述CIM3进行抑制处理，直至CIM3所对应的第一数字信号小于所述第一预设阈值；以及，判断所述第二数字信号是否小于第二预设阈值，若不是，则对image进行抑制处理，直至image所对应的第二数字信号小于所述第二预设阈值；以及判断所述第三数字信号是否小于第三预设阈值，若不是，则对所述carrier进行抑制处理，直至carrier所对应的第二数字信号小于所述第三预设阈值。所述第一预设阈值、所述第二预设阈值和所述第三预设阈值根据实际情况具体设定，本申请不做限制。

通过平方电路SQR对信号的转换过程以及所生成的转换信号的对应关系如图14所示。频率大小为flo-3fbb的CIM3在经过平方电路SQR转换后，得到频率大小为4fbb的信号；频率大小为flo-fbb的image在经过平方电路SQR转换后，得到频率大小为2fbb的信号；频率大小为flo的carrier在经过平方电路SQR转换后，得到频率大小为fbb的信号；频率大小为flo+fbb的signal在经过平方电路SQR转换后，得到频率大小为DC的信号。

具体为：当理想信号的频率为flo+fbb，即

当所述混频器所发出的信号包括：CIM3、image、carrier、signal，所述平方电路并不能仅通过上述转换过程得到相应的转换信号，还有可能通过其他信号的混合也得到如图14中右边的坐标系所包含的信号，具体参照下列表格：

Tone1和Tone2表示在平方电路中用于进行转换所需要的信号，通过上述表格可以发现，在转换过程中，还可以产生3fbb，且能够得到转换后的转换信号不一定是所述杂散信号的抑制方法中所限制的信号，还可能是其他组合形式，但是因为其他组合形式的强度弱于所述杂散信号的抑制方法中所限制的信号的组合形式，所以能够认为通过所述杂散信号的抑制方法中所限制的信号的组合形式，所得到的转换信号对应相应的杂散信号。

理想信号的频率大小为flo-fbb时，对于杂散信号的抑制过程同理，在此不再进行赘述。

基于上述任一项实施例所述的杂散信号的抑制方法，本发明提供一种杂散信号的抑制电路，用于执行如上述任一项实施例所述的杂散信号的抑制方法，如图7所示，所述杂散信号的抑制电路，如图7所示，包括：第一抑制单元701、平方电路702、模数转换器703、判断模块704；所述平方电路702电连接功率放大器，以检测所述功率放大器的输出是否掺杂有杂散信号，所述杂散信号包括第一杂散信号、第二杂散信号和第三杂散信号中的至少一个；当理想信号的频率大小为flo+fbb时，所述第一杂散信号是频率大小为flo-3fbb的信号，所述第二杂散信号是频率大小为flo-fbb的信号；当理想信号的频率大小为flo-fbb时，所述第一杂散信号是频率大小为flo+3fbb的信号，所述第二杂散信号是频率大小为flo+fbb的信号；所述第三杂散信号是频率大小为flo的信号；所述flo为本振频率的大小，所述fbb为中间频率的大小；所述理想信号为通过上变频方式或下变频方式所得到的功率放大器的发射频率的理论值；以及、所述平方电路702还用于生成与检测到的所述杂散信号相对应的转换信号，所述转换信号的频率的大小等于所述理想信号与所述检测到的所述杂散信号的频率的差值的大小；所述模数转换器703电连接所述平方电路702，以获取所述平方电路702所生成的转换信号，并输出与所述平方电路702所生成的转换信号相对应的数字信号；所述判断模块704通过所述第一抑制单元701电连所述功率放大器，所述判断模块704用于判断所述模数转换器703所输出的所述数字信号是否满足预设条件，若不满足所述预设条件，则控制所述第一抑制单元701对不满足预设条件的数字信号所对应的杂散信号进行抑制处理，直至所述杂散信号所对应的数字信号满足所述预设条件。

上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应单元模块的功能描述，在此不再赘述。

因为本振频率的强度比较大，所以不便于对杂散信号直接分析，所以本发明通过获取杂散信号相对应的转换信号，将杂散信号中所包含的本振频率进行抵消，可以得到便于分析的结果，并通过转换为数字信号能够得到直观的判断杂散信号是否达到要求，并根据模数转换器的结果调整杂散信号的大小。现有技术的抑制效果会随着工艺偏差和环境温度而改变，本发明所提供的杂散信号的抑制电路能够调节抑制效果，以达到所需的抑制效果，这样，即使存在工艺偏差和环境温度的影响，通过本发明也可以纠正、补偿回来，所以本发明无需受制于工艺偏差和环境温度的影响，便可得到直观的、便于分析的结果。

在一些实施例中，如图8所示，所述第一抑制单元包括：第一支路和第二支路，所述第一支路上设置有并联的第一电感L1和第一可调电容C1，所述第二支路上设置有并联的第二电感L2和第二可调电容C2；混频器通过所述第一支路电连所述功率放大器的第一输入端，所述混频器通过所述第二支路电连所述功率放大器的第二输入端。其有益效果在于：由于存在工艺偏差、温度的影响，电感和电容的值会发生变化，从而导致其谐振频率的变化，进而影响抑制效果。本发明所设计的第一抑制单元的结构比较简单，可以通过调节所述第一可调电容或者所述第二可调电容的电容量以使得所述第一抑制单元的谐振达到杂散信号的频率要求，以实现对相应杂散信号的抑制的目的。

在一些实施例中，如图9所示，所述平方电路，包括：第一P型晶体管P1、第二P型晶体管P2、第一N型晶体管N1、第二N型晶体管N2、第三N型晶体管N3、第一电阻R1和第二电阻R2；所述第一P型晶体管P1的源极连接电源；所述第一P型晶体管P1的漏极连接所述第一电阻R1的第一端、所述第一N型晶体管N1的漏极、以及所述第二N型晶体管N2的漏极；所述第一P型晶体管P1的栅极连接所述第二P型晶体管P2的栅极、所述第一电阻R1的第二端、所述第二电阻R2的第一端；所述第二P型晶体管P2的源极连接电源；所述第二P型晶体管P2的漏极连接所述第二电阻R2的第二端、所述第三N型晶体管N3的漏极；所述第一N型晶体管N1的源极接地；所述第一N型晶体管N1的栅极连接所述功率放大器的第一输出端，以获取所述功率放大器的第一输出信号Vip；所述第二N型晶体管N2的源极接地；所述第二N型晶体管N2的栅极连接所述功率放大器的第二输出端，以获取所述功率放大器的第二输出信号Vin。所述平方电路用于根据所述第一输出信号Vip和所述第二输出信号Vin生成杂散信号相对应的转换信号。所述第三N型晶体管N3的源极接地；所述第三N型晶体管N3的栅极用于接收偏置电压Vb；所述第一电阻R1的第一端还连接所述模数转换器的第一输入端，以向所述模数转换器输出第一信号Voutp；所述第二电阻R2的第二端还连接所述模数转换器的第二输入端，以向所述模数转换器输出第二信号Voutn。所述模数转换器用于根据所述第一信号Voutp和所述第二信号Voutn生成所述转换信号相对应的数字信号。其有益效果在于：所述平方电路能够将杂散信号转换为相对应的转换信号，以便于后续过程的分析。

在一些实施例中，所述杂散信号的抑制电路，还包括线性度调节电路；所述线性度调节电路电连接所述功率放大器，所述线性度调节电路通过调节输入至所述功率放大器的偏置电压的大小实现对所述功率放大器的线性度的调节。

如图10所示，所述功率放大器包括：第四N型晶体管N4、第五N型晶体管N5、第六N型晶体管N6、第七N型晶体管N7、第一电容C3、第二电容C4、第三电阻R3、第四电阻R4；所述第四N型晶体管N4的漏极、以及所述第六N型晶体管N6的漏极均连接所述功率放大器；所述第四N型晶体管N4的栅极、以及所述第六N型晶体管N6的栅极均连接所述第二偏置电流源S2；所述第四N型晶体管N4的源极连接所述第五N型晶体管N5的漏极；所述第五N型晶体管N5的栅极连接所述第一电容C3的第一端、以及所述第三电阻R3的第一端，所述第三电阻R3的第二端连接所述第一偏置电流源；所述第五N型晶体管N5的源极接地；所述第六N型晶体管N6的源极连接所述第七N型晶体管N7的漏极；所述第七N型晶体管N7的栅极连接所述第二电容C4的第一端、以及所述第四电阻R4的第一端，所述第四电阻R4的第二端连接所述第一偏置电流源；所述第七N型晶体管N7的源极接地。

在一些实施例中，如图11所示，所述第一偏置电流源包括：第一电流源S1和第八N型晶体管N8；所述第二偏置电流源包括：第二电流源S2、第九N型晶体管N9、第三电容C5以及第五电阻R5；所述第八N型晶体管N8的漏极连接所述第一电流源S1、以及所述第八N型晶体管N8的栅极；所述第八N型晶体管N8的源极接地；所述第八N型晶体管N8的栅极连接所述第三电阻R3的第二端、以及所述第四电阻R4的第二端；所述第九N型晶体管N9的漏极连接所述第二电流源S2、以及所述第九N型晶体管N9的栅极；所述第九N型晶体管N9的源极连接所述第五电阻R5的第一端，所述第五电阻R5的第二端接地；所述第九N型晶体管N9的栅极连接所述第三电容C5的第一端、所述第四N型晶体管N4的栅极、以及所述第六N型晶体管N6的栅极；所述第三电容C5的第二端接地。

在一些实施例中，所述杂散信号的抑制电路，还包括第二抑制单元，所述功率放大器通过所述第二抑制单元电连接所述平方电路，所述第二抑制单元用于对所述功率放大器的输出所携带的所述杂散信号进行抑制处理；所述第二抑制单元包括：第三支路和第四支路，所述第三支路上设置有并联的第三电感和第三可调电容，所述第四支路上设置有并联的第四电感和第四可调电容。所述功率放大器的第一输出端通过所述第三支路电连接所述平方电路中的第一N型晶体管的栅极，所述功率放大器的第二输出端通过所述第四支路电连接所述平方电路中的第三N型晶体管的栅极。

在一些实施例中，本申请实施例公开了一种终端，该终端可以指代上述实施例中的判断模块，如图12所示，该终端可以包括：一个或多个处理器1201；存储器1202；显示器1203；一个或多个应用程序（未示出）；以及一个或多个计算机程序1204，上述各器件可以通过一个或多个通信总线1205连接。其中该一个或多个计算机程序1204被存储在上述存储器1202中并被配置为被该一个或多个处理器1201执行，该一个或多个计算机程序1204包括指令，上述指令可以用于执行如上述判断所述模数转换器所输出的所述数字信号是否满足预设条件，若不满足所述预设条件，则控制所述第一抑制单元对不满足预设条件的数字信号所对应的杂散信号进行抑制处理，直至所述杂散信号所对应的数字信号满足所述预设条件的相关步骤。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请实施例各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或处理器执行本申请各个实施例该方法的全部或部分步骤。而前述的存储介质包括：快闪存储器、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。

上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应单元模块的功能描述，在此不再赘述。

为了突出本发明的发明点，基于上述实施例所提供的杂散信号的抑制电路，本申请还提供一种发射机，在现有技术的基础上，还包括所述杂散信号的抑制电路，如图13所示，所述发射机包括：数字模拟转换器（Digital to analog converter，DAC）1301、低通滤波器（Low-pass filter，LPF）1302、混频器（mixer，MX）1303、功率放大器（poweramplifier，PA）1304、平衡-不平衡转换器（Balance-unbalance，BALUN）1305、数据处理模块1306以及与之配套的锁相环（phase locked loop，PLL）1307、电源管理单元（Powermanagement unit，PMU）1308、温度传感器（temperature sensor，Tsensor）1309；以及，第二抑制单元1310、线性度调节电路1311、第一抑制单元1312、平方电路1313、模数转换器1314、判断模块1315。其中，所述第二抑制单元1310、所述线性度调节电路1311、所述第一抑制单元1312、所述平方电路1313、所述模数转换器1314和所述判断模块1315的具体结构和功能如上述实施例所述，在此不再进行赘述。所述第二抑制单元1312并非必要结构，在一些实施例中，可以没有。

以上所述，仅为本申请实施例的具体实施方式，但本申请实施例的保护范围并不局限于此，任何在本申请实施例揭露的技术范围内的变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以所述的权利要求的保护范围为准。