一种串行高效通信时域Oamp;M定时同步方法

技术领域

本发明涉及太赫兹毫米波通信领域，具体涉及一种通信位同步的串行高效时域O&M定时同步方法。

背景技术

在软件无线电的领域里，信号经过信道时由于传输时延的存在以及收发端时钟偏移，都会造成接收到的信号产生偏差。信号接收端经过采样下变频处理后的数据是一串码元序列，只有调整接收端采样时钟使其与接收码元频率相位一致，才能在接收符号的最佳采样时刻对其进行采样判决。

位同步按有无数据辅助可分为数据辅助和非数据辅助两大类，后者不需要额外的辅助序列，相比于数据辅助的方法其频谱利用率更高，在工程中应用更广泛。非数据辅助位同步算法里比较有代表性的是Gardner算法和O&M算法。O&M算法是OerderM和Meyr H在1988年提出的利用平方律非线性变换对定时误差进行估计的一种算法。

但是，传统的O&M定时同步算法不满足高速率大带宽数据传输要求。

发明内容

本发明的目的在于提供一种串行高效通信时域O&M定时同步方法，可以从运算架构上压缩硬件逻辑资源的使用，在保证超高速调制速率传输的同时降低资源消耗，缩短定时同步时间。

本发明所采用的技术方案如下：

一种串行高效通信时域O&M定时同步方法，包括以下步骤：

步骤1，对信号进行采样，完成采样后数据的帧同步，对帧同步后的复数序列进行定时同步处理，得到复数定时同步序列；

步骤2，对复数定时同步序列进行I、Q两路串行输入定时处理，每路均以二进制符号形式按位相乘并累计求和，得到平方值，然后将I、Q两路得到的结果求和，得到接收信号模方；

步骤3，将信号包络值分别送入I、Q两路，每路信号分别与相应的旋转因子W

步骤4，利用信号DFT运算后的实部和虚部，进行定时误差估计，计算出频域相位偏移量，即定时误差估计结果；

步骤5，依据定时误差估计结果进行环路滤波平滑，计算出定时同步时域延迟，对应到滤波器抽头位置用于后续处理；

步骤6，不同定时误差估计结果对应的滤波器系数存储在ROM中，将步骤5输出的滤波器抽头位置作为ROM索引地址，动态控制ROM输出滤波器系数；

步骤7，将ROM输出的滤波器系数输入到多相滤波器模块，完成采样信号定时误差补偿。

进一步地，步骤1的具体方式为，使用与FPGA基带板卡相连的模数转换模块对信号进行采样，采样后的信号在基带板卡里完成帧同步，输出结果中包括从接收采样数据中提取出的导频序列，将该序列用于定时误差估计。

进一步地，步骤3的DFT运算中，采用满足奈奎斯特采样定理的采样速率，信号为复数形式，DFT运算表示为：

其中，x

进一步地，步骤4中，X

其中，Re[X

DFT运算由其接收信号的实部、虚部信号运算结果表示，L个符号的定时误差估计值为

其中，误差估计值

进一步地，步骤5中，用于定时误差补偿的滤波器系数抽头位置的计算方式为

其中，

进一步地，步骤7的具体方式为，将滤波器系数与信号样点在时域上进行卷积，滤波器采用多相结构设计，利用多相滤波器抽取和插值倍数的不同实现信号定时误差补偿，同时完成数据速率转换。

本发明的有益效果为：

1、在吉赫兹超大带宽、超高速调制解调系统下，传统的平方律定时同步算法不再适用。本发明采用IQ路并行和符号非整数倍采样设计，在硬件采样速率受限下，既满足传输速率要求，又避免了符号运算点数过多的问题；开环的定时结构，相对于闭环结构具有定时同步时间短，算法实现简单等优点。

2、本发明解决了ADC无法在符号最佳采样时刻采样的问题，提升了接收信号的信噪比。相比于现有算法，具有控制信号反馈的结构势必会增加同步所需时间，收敛速度变慢，不适用于突发信号的解调。本发明仅需提取部分接收数据的导频序列用于定时同步算法处理，满足了高速通信的实时性和高效性；IQ路分别采用串行处理架构，在满足传输速率的同时也降低了硬件内部逻辑资源的使用，保证算法性能稳定。此外，本发明提出了一种新的误差校正方式，根据定时误差估计值和滤波器上采样倍数估计滤波器系数抽头位置，并在时域进行定时误差估计补偿，同时也省去了DFT和IDFT模块，有效减少了硬件资源的占用，缩短了定时同步算法所需时间。

附图说明

图1是本发明方法的流程图。

图2是本发明方法的原理示意图。

图3是本发明处理过程中的输入信号模方频谱图。

图4是本发明处理前后导频序列QPSK调制星座点对比图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例子，并且参照附图，对本发明进一步详细说明。

一种串行高效通信时域O&M定时同步方法，本方法使用ADC完成信号采样，数据捕获后提取复数序列到定时同步模块进行处理；计算该导频序列模方即包络幅值，将该结果分别送入IQ两路完成DFT运算；利用DFT运算后的实部和虚部，计算得到定时误差估计值；依据定时误差计算结果求出滤波器抽头位置，用来索引多相滤波器系数，多相滤波器在时域完成定时误差补偿和信号数据速率转换。

具体来说，本方法包括以下步骤：

步骤1，使用与FPGA基带板卡相连的ADC模数转换器完成信号采样，采样处理后的信号先进行数据捕获同步，捕获后的信号确定了帧头，提取复数导频序列并将其输出到定时同步模块进行定时误差估计。

步骤2，接收信号r(t)经过接收端N倍上采样后得到的样本为：

其中，a

复数导频序列通过I、Q两路串行输入定时模块，各路采样二进制符号形式按位相乘并累计求和得到其平方值，将I路、Q路得到的结果求和即为接收信号模方，该包络值可用

步骤3，将得到的信号包络平方分别送入I、Q两路，每路信号分别与相应的旋转因子W

/>

其中W

步骤4，对信号模方x

至此，DFT运算可由其接收信号的实部虚部信号运算结果表示，计算可得L个符号的定时误差估计值为

步骤5，依据定时误差估计结果进行环路滤波平滑并计算得到定时同步时域延迟，用于定时误差补偿的滤波器系数抽头位置计算公式为

步骤6，不同定时误差估计结果对应的滤波器系数存储在ROM中，将步骤5输出的滤波器抽头位置作为ROM索引地址，动态地控制ROM输出滤波器系数。

步骤7，将索引ROM得到的滤波器系数输入多相滤波器模块，与接收信号采样结果在时域上进行卷积，在完成采样信号定时误差补偿的同时实现数据速率转换。

本方法充分考虑了硬件采样速率的限制，在满足数据传输速率的前提下，采用开环IQ路并行和符号非整数倍采样设计，IQ各路串行处理样本的O&M算法有利于节约硬件内部资源，实现高效稳定的数据传输。O&M定时误差结果送到滤波器进行时域定时误差补偿，时域补偿相比频域实现省去了DFT和IDFT的步骤，进一步压缩了实现算法所需的资源数量。

下面为一个更具体的例子：

如图1所示，一种串行高效通信时域O&M定时同步方法，具体实现步骤如下：

步骤1，使用与FPGA基带板卡相连的ADC模数转换器完成信号采样，采样处理后的信号先进行数据捕获同步，捕获后的信号确定了帧头，提取复数导频序列并将其输出到定时同步模块进行定时误差估计。

步骤2，接收信号r(t)经过接收端N倍上采样后得到的样本为：

其中，a

如图2所示，复数导频序列分别通过I、Q两路串行输入定时模块，各路以二进制符号形式按位相乘并累计求和得到其平方值，将I路、Q路得到的结果求和即为接收信号模方，其包络值可用

步骤3，将得到的信号包络值分别送入I、Q两路，每路信号分别与相应的旋转因子W

本方法采样速率满足奈奎斯特采样定理，信号为复信号形式，其中符号速率f

其中W

步骤4，对信号模方x

至此，DFT运算可由其接收信号的实部虚部信号处理结果表示，计算可得L个符号的定时误差估计值为

步骤5，依据定时误差估计结果进行环路滤波平滑并计算得到定时同步时域延迟，定时误差补偿的滤波器系数抽头位置计算公式为

步骤6，不同定时误差估计值对应的滤波器系数存储在ROM中，该系数为个数N＝64，8位位宽的二进制数。将步骤5输出的滤波器抽头位置作为ROM索引地址，动态地控制ROM输出的滤波器系数。

步骤7，将索引ROM得到的滤波器系数输入多相滤波器模块，与接收信号采样结果在时域上进行卷积，在完成采样信号定时误差补偿的同时实现数据速率转换，定时误差补偿前后结果如图4所示。

下面为本方法的仿真结果：

1.条件

信号调制方式：QPSK

FFT点数：64

根升余弦滤波器滚降因子：0.25

根生余弦滤波符号上采样倍数：112

2.结果分析

本方法在上述条件下完成定时同步误差估计与补偿，结果如图4所示。左图为定时同步误差补偿前的星座图，右边为定时同步误差补偿后的星座图。可以明显看出，本方法在一定程度上降低了信号传输过程产生的误差，信号采样效果有了一定提升。

总之，本发明通过对高速通信传输数据进行定时误差估计，计算相位延迟误差，将其送入滤波器，从而完成时域定时误差的补偿。针对传统O&M定时同步算法在高速率大带宽传输系统中硬件实现采样受限的问题，本发明采用开环IQ两路并行和符号非整数倍采样设计，IQ各路串行处理样本数据，并在时域上进行定时误差补偿，避免DFT和IDFT运算的同时进一步降低了硬件资源的占用。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。