闪存器件及其制备方法
文献发布时间:2023-07-05 06:30:04
技术领域
本发明属于集成电路制造技术领域,具体涉及一种闪存器件及其制备方法。
背景技术
闪存元件由于具有可多次进行数据的存入、读取、擦除等动作,且存入的数据在断电后也不会消失的优点,所以已成为个人计算机和电子设备所广泛采用的一种挥发性存储器元件。
在闪存制程中,控制栅的形貌对于产品的相关性能起到了重要作用,目前闪存制程工艺中,控制栅的顶端易形成尖角影响闪存的整体性能;而且制作工艺较复杂。
发明内容
本发明的目的在于提供一种闪存器件及其制备方法,本发明另辟蹊径通过自对准刻蚀工艺形成控制栅,避免了控制栅顶端尖角问题。隔离水平部和隔离垂直部为一体工艺制作,简化了工艺。
本发明提供一种闪存器件的制备方法,包括:
提供衬底,所述衬底上形成有浮栅结构层和字线,所述字线沿垂直于所述衬底的方向分布,部分厚度的所述字线嵌入所述浮栅结构层中;所述字线的侧壁以及所述字线与所述衬底之间形成有隧穿氧化层;
形成隔离层,所述隔离层覆盖所述浮栅结构层表面、所述字线的顶部、以及位于所述字线侧壁的所述隧穿氧化层;
形成控制栅层,所述控制栅层覆盖所述隔离层的表面;
采用自对准刻蚀工艺刻蚀所述控制栅层、所述隔离层以及所述浮栅结构层,形成控制栅、隔离结构和浮栅,所述隔离结构为L形且包括相连接的隔离水平部和隔离垂直部,所述控制栅填充所述隔离结构的所述L形空间;所述隔离水平部位于所述浮栅和所述控制栅之间,所述隔离垂直部位于所述字线侧壁的所述隧穿氧化层与所述控制栅之间。
进一步的,所述浮栅结构层包括依次位于所述衬底上的浮栅氧化层和浮栅层。
进一步的,提供所述衬底,具体包括:
在所述衬底上依次形成所述浮栅结构层和牺牲层;
形成开口,所述开口贯穿所述牺牲层和所述浮栅结构层暴露出所述衬底;
形成隧穿氧化层,所述隧穿氧化层覆盖所述开口的侧壁和底部;
形成字线,所述字线填充形成所述隧穿氧化层后的所述开口;
去除所述牺牲层。
进一步的,形成所述字线之后还包括在形成所述隧穿氧化层后的所述开口顶部形成覆盖所述字线的字线氧化层。
进一步的,形成所述开口,具体包括:
采用干法刻蚀工艺形成开孔,所述开孔贯穿所述牺牲层和所述浮栅层,暴露出所述浮栅氧化层表面;
采用湿法刻蚀工艺去除所述开孔暴露出的所述浮栅氧化层,从而暴露出所述衬底;所述湿法刻蚀过程中,所述开孔两侧的所述牺牲层也被去除一定宽度从而暴露出所述浮栅层的拐角,湿法刻蚀后的所述开孔构成所述开口。
进一步的,所述控制栅层包括控制栅层第一水平部、控制栅层垂直部和控制栅层第二水平部;所述控制栅层垂直部覆盖所述隔离层位于所述字线侧壁的部分,所述控制栅层第一水平部覆盖所述隔离层位于所述浮栅层表面的部分,所述控制栅层第二水平部覆盖所述隔离层位于所述字线上方的部分。
进一步的,采用自对准刻蚀工艺形成所述控制栅、所述隔离结构和所述浮栅,具体包括:刻蚀去除所述控制栅层第二水平部及其下方的所述隔离层,以及刻蚀去除所述控制栅层第一水平部及其下方的所述隔离层和所述浮栅层暴露出所述浮栅氧化层,形成所述浮栅、所述隔离结构和所述控制栅。
本发明还提供一种闪存器件,所述闪存器件包括若干闪存单元,所述闪存单元包括:
衬底,所述衬底上形成有字线,所述字线两侧的衬底上依次设置有浮栅和控制栅;
隧穿氧化层,所述隧穿氧化层位于所述字线两侧的侧壁上以及所述字线与所述衬底之间;
隔离结构,所述隔离结构为L形且包括相连接的隔离水平部和隔离垂直部,所述控制栅填充所述隔离结构的所述L形空间;所述隔离水平部位于所述浮栅和所述控制栅之间,所述隔离垂直部位于所述字线侧壁的所述隧穿氧化层与所述控制栅之间。
进一步的,所述闪存单元还包括:字线氧化层,所述字线氧化层位于所述字线顶部,且所述字线氧化层两侧的侧壁上也设置有所述隧穿氧化层。
进一步的,所述隔离结构暴露出所述浮栅靠近所述字线一侧的拐角,所述字线通过所述隧穿氧化层包裹所述浮栅的所述拐角的上表面和侧壁。
与现有技术相比,本发明具有如下有益效果:
本发明提供一种闪存器件及其制备方法,制备方法包括:提供衬底,衬底上形成有浮栅结构层和字线;字线的侧壁以及字线与衬底之间形成有隧穿氧化层;形成隔离层,隔离层覆盖浮栅结构层表面、字线顶部、以及位于字线侧壁的隧穿氧化层;形成控制栅层,控制栅层覆盖隔离层的表面;采用自对准刻蚀工艺刻蚀控制栅层、隔离层以及浮栅结构层,形成控制栅、隔离结构和浮栅,隔离结构为L形且包括相连接的隔离水平部和隔离垂直部,隔离水平部位于浮栅和控制栅之间,隔离垂直部位于字线侧壁的隧穿氧化层与控制栅之间。本发明另辟蹊径通过自对准刻蚀工艺形成控制栅,避免了控制栅顶端尖角问题。隔离水平部和隔离垂直部为一体工艺制作,简化了工艺。
附图说明
图1至图3为一种闪存器件的制备方法各步骤示意图。
图4为本发明实施例的闪存器件的制备方法流程示意图。
图5至图13为本发明实施例的闪存器件的制备方法各步骤示意图。
其中,附图标记如下:
001-衬底;002-浮栅层;003-间隔层;004-控制栅层;005-硬掩膜层;006-第一侧墙;007-第二侧墙;a-尖角;
100-衬底;101-浮栅氧化层;102-浮栅层;103-牺牲层;V-开孔;104-开口;105-隧穿氧化层;106-字线;107-字线氧化层;108-隔离层;109-控制栅层;109a-控制栅层垂直部;109b-控制栅层第一水平部;109c-控制栅层第二水平部;112-浮栅;118-隔离结构;118a-隔离垂直部;118b-隔离水平部;119-控制栅。
具体实施方式
如背景技术所述,目前闪存制程工艺中,控制栅的顶端易形成尖角影响闪存的整体性能,而且制作工艺较复杂。
具体的,如图1所示,衬底001上依次形成浮栅层002、间隔层003、控制栅层004和硬掩膜层005,硬掩膜层005中形成有开口,开口的两侧壁形成第一侧墙006。以第一侧墙006为掩膜干法刻蚀控制栅层004暴露出间隔层003。刻蚀暴露出的控制栅层004侧壁在等离子刻蚀过程中有损伤。如图2所示,湿法刻蚀间隔层003暴露出浮栅层002,湿法刻蚀间隔层003的过程中,有损伤的控制栅层004侧壁也被一定程度的湿法刻蚀损伤,导致控制栅层004侧壁被侧掏(钻刻),进而在控制栅层004的顶端形成尖角a,最终刻蚀控制栅层004形成的控制栅的顶端也是有该尖角a。
如图3所示,形成第二侧墙007,第二侧墙007覆盖间隔层003的侧壁、控制栅层004的侧壁以及部分第一侧墙006的侧壁。后续开口两侧的第二侧墙007之间和第一侧墙006之间形成字线。第二侧墙007用于电隔离字线和控制栅层004。间隔层003用于电隔离浮栅层002和控制栅层004。该制成工艺中,第二侧墙007和间隔层003是单独的两次工艺形成,工艺较复杂。而且,控制栅的顶端易形成尖角。控制栅顶端尖角a容易聚集电荷,过量电荷的聚集导致控制栅顶端尖角处容易被击穿,降低了控制栅与字线之间的耐压性,从而影响闪存的整体性能。
以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需要说明的是,附图均采用非常简化的形式且使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
为了便于描述,本申请一些实施例可以使用诸如“在…上方”、“在…之下”、“顶部”、“下方”等空间相对术语,以描述如实施例各附图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。应当理解的是,除了附图中描述的方位之外,空间相对术语还旨在包括装置在使用或操作中的不同方位。例如若附图中的装置被翻转,则被描述为在其它元件或部件“下方”或“之下”的元件或部件,随后将被定位为在其它元件或部件“上方”或“之上”。下文中的术语“第一”、“第二”、等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换。
本发明实施例提供了一种闪存器件的制备方法,如图4所示,包括:
步骤S1、提供衬底,所述衬底上形成有浮栅结构层和字线,所述字线沿垂直于所述衬底的方向分布,部分厚度的所述字线嵌入所述浮栅结构层中;所述字线的侧壁以及所述字线与所述衬底之间形成有隧穿氧化层;
步骤S2、形成隔离层,所述隔离层覆盖所述浮栅结构层表面、所述字线的顶部、以及位于所述字线侧壁的所述隧穿氧化层;
步骤S3、形成控制栅层,所述控制栅层覆盖所述隔离层的表面;
步骤S4、采用自对准刻蚀工艺刻蚀所述控制栅层、所述隔离层以及所述浮栅结构层,形成控制栅、隔离结构和浮栅,所述隔离结构为L形且包括相连接的隔离水平部和隔离垂直部,所述控制栅填充所述隔离结构的所述L形空间;所述隔离水平部位于所述浮栅和所述控制栅之间,所述隔离垂直部位于所述字线侧壁的所述隧穿氧化层与所述控制栅之间。
下面结合图5至图13详细介绍本发明实施例的闪存器件的制备方法的各步骤。
请参考图5,提供衬底100;本实施例中,衬底100的材料为硅。在其他实施例中,衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅或者绝缘体上锗。其中,Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在衬底100上形成浮栅结构层。浮栅结构层包括浮栅氧化层101和位于浮栅氧化层101上的浮栅层102。浮栅氧化层101的材料包括氧化硅;浮栅层102的材质包括多晶硅。形成浮栅层102的工艺为沉积工艺,如离子体化学气相沉积工艺、低压化学气压沉积工艺或亚大气压化学气相沉积工艺。
在衬底100上形成浮栅结构层之后,在浮栅结构层上形成牺牲层103,牺牲层103的材料包括介电材料,介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中,牺牲层103的材料包括氮化硅。
请参考图5和图6,形成开口104,开口104贯穿牺牲层103和浮栅结构层暴露出衬底100。形成开口104,具体包括:采用干法刻蚀工艺形成开孔V,开孔V贯穿牺牲层103和浮栅层102,暴露出浮栅氧化层101表面。采用湿法刻蚀工艺去除开孔V暴露出的浮栅氧化层101,从而暴露出衬底100;湿法刻蚀过程中,开孔V两侧的牺牲层103也被去除一定宽度从而暴露出浮栅层102的拐角,湿法刻蚀后的开孔构成开口104。开口104为后续形成隧穿氧化层105和字线106(图8)提供空间。
请参考图7,形成隧穿氧化层105;隧穿氧化层105覆盖开口104的侧壁和底部以及牺牲层103的上表面,覆盖开口104底部的隧穿氧化层105位于衬底100表面。隧穿氧化层105用于电隔离后续形成的字线106与浮栅112(图13)。隧穿氧化层105的材料包括介电材料,介电材料包括氧化硅或氮氧化硅。
请参考图8和图9,形成字线106;字线106从形成隧穿氧化层105后的开口的底部往上延伸,在开口的顶部预留一定空间用于后续形成覆盖字线106的字线氧化层107。字线106的材料为多晶硅。形成字线106的工艺为沉积工艺,如离子体化学气相沉积工艺、低压化学气压沉积工艺或亚大气压化学气相沉积工艺。接着,执行化学机械研磨工艺去除位于牺牲层103上表面的隧穿氧化层105。接着,形成字线氧化层107;字线氧化层107的材料包括:氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅中的至少一种。
字线106通过隧穿氧化层105包裹浮栅层102拐角的上表面和侧壁,增大了字线106对后续由浮栅层102形成的浮栅112(图13)的包裹,增大了字线106包裹浮栅112的面积,从而增大了字线106与浮栅112的压差,提高了擦除效果。
请参考图10,去除牺牲层103;去除浮栅结构层上的牺牲层103的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
请参考图11,形成隔离层108;隔离层108覆盖字线氧化层107的上表面、隧穿氧化层105的侧壁表面和上表面以及延伸覆盖浮栅层102的上表面。示例性的,隔离层108包括层叠的第一氧化层(未示出)、氮化层和第二氧化层;层叠的第一氧化层、氮化层和第二氧化层简称ONO层。
请参考图12,形成控制栅层109;控制栅层109覆盖隔离层108的表面。控制栅层109的材质包括多晶硅。形成控制栅层109的工艺为沉积工艺,如离子体化学气相沉积工艺、低压化学气相沉积工艺或亚大气压化学气相沉积工艺。
请参考图12和图13,采用自对准干法刻蚀工艺形成闪存器件结构。控制栅层109包括控制栅层第一水平部109b、控制栅层垂直部109a和控制栅层第二水平部109c。控制栅层垂直部109a覆盖隔离层108位于字线侧壁的部分,控制栅层第一水平部109b覆盖隔离层108位于浮栅层102表面的部分,控制栅层第二水平部109c覆盖隔离层108位于字线106上方的部分。控制栅层垂直部109a的厚度为h
刻蚀去除控制栅层第二水平部109c及其下方的隔离层108、刻蚀去除控制栅层第一水平部109b及其下方的隔离层108和浮栅层102暴露出浮栅氧化层101,形成浮栅112、隔离结构118和控制栅119。隔离结构118为L形结构,包括相连接的隔离水平部118b和隔离垂直部118a。隔离结构118的材质包括层叠的第一氧化层(未示出)、氮化层和第二氧化层;层叠的第一氧化层、氮化层和第二氧化层简称ONO层。隔离水平部118b位于浮栅112和控制栅119之间,控制栅119形成于隔离水平部118b和隔离垂直部118a围成的L形空间内;隔离垂直部118a位于浮栅112上方的隧穿氧化层105的侧壁。擦除工作时,在字线106上加电压,电子从浮栅112穿过隧穿氧化层105转移到字线106中完成擦除。隔离水平部118b用于间隔浮栅112和控制栅119,隔离垂直部118a用于隔离控制栅119和隧穿氧化层105。
本发明通过自对准刻蚀工艺,形成控制栅119,避免现有工艺中形成控制栅的顶端尖角。本发明中的隔离水平部118b(例如为ONO层)和隔离垂直部118a(闪存元胞侧墙)为一体工艺制作。与现有工艺图3中第二侧墙007和间隔层003两次单独的工艺制作相比,简化了工艺。在结构上避免控制栅尖角问题,在工艺上节省炉管及其相应的其他工艺。
本发明实施例还提供一种闪存器件,如图13所示,闪存器件包括若干闪存单元,图13中示出了两个闪存单元,闪存单元包括:
衬底100,衬底100上形成有字线106,字线106两侧的衬底100上依次设置有浮栅112和控制栅119;
隧穿氧化层105,隧穿氧化层105位于字线106两侧的侧壁上以及字线106与衬底100之间;
隔离结构118,隔离结构118为L形且包括相连接的隔离水平部118b和隔离垂直部118a,控制栅119填充隔离结构的L形空间;隔离水平部118b位于浮栅112和控制栅119之间,隔离垂直部118a位于字线106侧壁的隧穿氧化层105与控制栅119之间。
字线氧化层107,字线氧化层107位于字线106顶部,且字线氧化层107两侧的侧壁上也设置有隧穿氧化层105。隔离结构118暴露出浮栅112靠近字线106一侧的拐角,字线106通过隧穿氧化层105包裹浮栅112的拐角的上表面和侧壁。增大了字线106对后续由浮栅层102形成的浮栅112(图13)的包裹,增大了字线106包裹浮栅112的面积,从而增大了字线106与浮栅112的压差,提高了擦除效果。
综上所述,本发明提供一种闪存器件及其制备方法,制备方法包括:提供衬底,衬底上形成有浮栅结构层和字线;字线的侧壁以及字线与衬底之间形成有隧穿氧化层;形成隔离层,隔离层覆盖浮栅结构层表面、字线顶部、以及位于字线侧壁的隧穿氧化层;形成控制栅层,控制栅层覆盖隔离层的表面;采用自对准刻蚀工艺刻蚀控制栅层、隔离层以及浮栅结构层,形成控制栅、隔离结构和浮栅,隔离结构为L形且包括相连接的隔离水平部和隔离垂直部,隔离水平部位于浮栅和控制栅之间,隔离垂直部位于字线侧壁的隧穿氧化层与控制栅之间。本发明另辟蹊径通过自对准刻蚀工艺形成控制栅,避免了控制栅顶端尖角问题。隔离水平部和隔离垂直部为一体工艺制作,简化了工艺。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言,由于与实施例公开的器件相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
- 一种检测闪存器件耦合率的器件及其制作方法
- 一种环形热电器件的制备装置及其制备环形热电器件的方法
- 一种闪存器件的制造方法
- 闪存器件可靠性测试方法、存储介质及电子设备
- 闪存器件及其制造方法
- 半导体器件的光刻方法、闪存器件的制作方法及闪存器件
- 半导体器件的光刻方法、闪存器件的制作方法及闪存器件