电子器件及其封装方法
文献发布时间:2024-01-17 01:21:27
技术领域
本申请涉及半导体技术领域,具体而言涉及一种电子器件及其封装方法。
背景技术
目前,部分电子器件(诸如MOS器件)在封装时,需要使用铜箔来连接芯片和引线框架。铜箔的来料通常为卷料,封装前需要通过专用的切断设备和模具将该卷料切成单颗的铜箔,封装时需要通过专用的吸取治具将单颗的铜箔一个个地吸取并放置到芯片和引线框架上。
然而,专用的切断模具无法通用不同样式的铜箔,对于新产品需要重新制作专用的切断模具,成本较高,且生产效率较低。
因此需要进行改进,以至少部分地解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了至少部分地解决上述问题,根据本发明的第一方面,提供了一种电子器件的封装方法,其包括:
提供引线框架和片式铜箔,其中,所述引线框架上具有阵列排布的多个芯片,所述片式铜箔包括连接框、连接筋和阵列排布的多个铜箔,每个所述铜箔均通过至少一根所述连接筋连接至所述连接框,多个所述铜箔与多个所述芯片位置对应;
将所述片式铜箔安装至所述引线框架上,使多个所述铜箔分别与多个所述芯片和所述引线框架结合;
对所述引线框架进行塑封处理;
对所述引线框架进行切筋处理,同时切断每个所述铜箔与所述连接框之间的所述连接筋。
示例性地,所述连接框上设置有多个定位孔,所述引线框架上设置有与多个所述定位孔对应的定位柱。
示例性地,所述连接框包括第一条带、第二条带和至少一个第三条带;
所述第一条带平行于所述第二条带,所述第三条带位于所述第一条带和所述第二条带之间且垂直于所述第一条带和所述第二条带,所述第三条带的两端分别连接于所述第一条带和所述第二条带;
所述第一条带和所述第二条带上均设置有至少一个所述定位孔,每个所述铜箔均通过至少一根所述连接筋连接至所述第三条带。
示例性地,所述将所述片式铜箔安装至所述引线框架上,使多个所述铜箔分别与多个所述芯片和所述引线框架结合包括:
在所述引线框架和多个所述芯片上涂覆焊料;
将所述片式铜箔通过所述定位孔和所述定位柱安装至所述引线框架上,使多个所述铜箔分别与所述引线框架上的所述焊料和多个所述芯片上的所述焊料接触;
加热所述焊料,使多个所述铜箔分别与多个所述芯片和所述引线框架形成焊接连接;
对所述引线框架进行等离子体清洗。
示例性地,所述芯片为MOS芯片,所述MOS芯片的漏极与所述引线框架上的漏极引脚连接,所述铜箔连接所述MOS芯片的源极和所述引线框架上的源极引脚。
示例性地,所述将所述片式铜箔安装至所述引线框架上,使多个所述铜箔分别与多个所述芯片和所述引线框架结合还包括:
使用引线连接所述MOS芯片的栅极和所述引线框架上的栅极引脚。
示例性地,所述连接框、所述连接筋和多个所述铜箔一体成型。
示例性地,对所述引线框架进行塑封处理包括:
将所述引线框架放置于塑封模具中,使用塑封料对所述引线框架进行塑封;
对塑封后的所述引线框架进行烘烤,使所述塑封料固化。
示例性地,所述对所述引线框架进行塑封处理之后还包括:
对塑封处理后的所述引线框架进行电镀。
根据本发明的第二方面,提供了一种电子器件,其通过如上所述的封装方法形成。
根据本发明的电子器件及其封装方法,片式铜箔可以整体安装到具有芯片的引线框架上进行封装,无需使用专用的切断工具进行切断,可以有效降低成本,提升生产效率。且片式铜箔中的连接框可以通过连接筋连接不同样式的铜箔,从而具有较强的通用性。
附图说明
本申请的下列附图在此作为本申请的一部分用于理解本申请。附图中示出了本申请的实施例及其描述,用来解释本申请的装置及原理。在附图中,
图1为根据本申请一实施例的电子器件的封装方法的流程示意图;
图2为本申请一实施例的电子器件中的片式铜箔安装到引线框架时的结构示意图。
附图标记说明:
100-引线框架,110-框架本体,111-定位柱,112-引脚,120-芯片;
200-片式铜箔,210-连接框,211-第一条带,212-第二条带,213-第三条带,220-铜箔,230-连接筋。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本申请能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本申请的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
参照附图1、2对根据本申请一实施例的电子器件的封装方法进行示例说明,该封装方法包括如下步骤:
S100:提供引线框架100和片式铜箔200。
具体地,参见附图2,引线框架100包括框架本体110和在框架本体110上阵列分布的多个芯片120。框架本体110上具有阵列分布的多个基岛,以及位于各个基岛外围的引脚112。多个芯片120可以通过锡膏(也称焊锡膏)焊接至各个基岛上,从而在框架本体110上阵列分布,且各个芯片120均与对应的基岛形成导电连接。在本申请实施例中,芯片120为MOS(MOSFET,金属氧化物半导体场效应晶体管)芯片,其包括漏极、源极和栅极,基岛外围的引脚112可以包括漏极引脚、源极引脚和栅极引脚。芯片120焊接至基岛后,其漏极与基岛形成导电连接,基岛外围的漏极引脚与基岛导电连接,也即与MOS芯片的漏极电连接。
片式铜箔200包括连接框210和阵列排布的多个铜箔220,每个铜箔220均通过连接筋230连接至连接框210,多个铜箔220与多个芯片120位置对应,从而当片式铜箔200安装到引线框架100时,多个铜箔220可以分别位于多个芯片120上。在本申请实施例中,连接框210包括第一条带211、第二条带212和两个第三条带213,第一条带211平行于第二条带212,第三条带213位于第一条带211和第二条带212之间且垂直于第一条带211和第二条带212,第三条带213的两端分别连接于第一条带211和第二条带212。第一条带211和第二条带212上均设置有两个定位孔,相应地,框架本体110上对应第一条带211和第二条带212上的定位孔的位置均设置有定位柱111。从而,片式铜箔200可以通过定位孔和定位柱111安装到引线框架100上,定位孔和定位柱111可以实现片式铜箔200的定位,使片式铜箔200安装到连接框210后,各个铜箔220均位于对应的芯片120上。在本申请实施例中,每个铜箔220均通过一根连接筋230连接至第三条带213。在本申请实施例中,片式铜箔200与连接框210一体成型,例如一体冲压成型或通过其它方式一体成型。在其它一些实施例中,第三条带213的数量可以为一个、三个或更多个。在其它一些实施例中,每个铜箔220可以通过两个或更多个连接筋230连接至连接框210,例如铜箔220可以通过两个连接筋230连接于位于铜箔220两侧的两个第三条带213上,从而,可以使铜箔220更稳定地保持在连接框210上。在其它一些实施例中,连接框210可以配置成其它合适的形状,只要阵列排布的铜箔220能够通过连接筋230连接于其上即可,连接框210上可以进一步设置有多个定位孔,以便其准确地安装到引线框架100上。
S200:将片式铜箔200安装至引线框架100上,使多个铜箔220分别与多个芯片120和引线框架100结合。
具体地,在本步骤中,将片式铜箔200通过定位孔和定位柱111安装至引线框架100上,使多个铜箔220分别与多个芯片120上的源极和引线框架100上的引脚112中的源极引脚连接结合,形成导电连接。使用铜箔220连接芯片120上的源极和引线框架100上的源极引脚,可以获得更好的导通电阻以及更好的热效应。
在本申请实施例中,步骤S200具体包括:
S210:在引线框架100和多个芯片120上涂覆焊料。
具体地,在引线框架100上各个芯片120外围的源极引脚上和芯片120远离基岛一侧的源极上涂覆的焊料,在本申请实施例中,焊料为锡膏。
S220:将片式铜箔200通过定位孔和定位柱111安装至引线框架100上,使多个铜箔220分别与多个芯片120上的焊料和引线框架100上的焊料接触。
具体地,可以采用吸取治具将片式铜箔200整体吸取并放置到引线框架100上,使引线框架100上的各个定位柱111分别穿设于连接框210上对应的各个定位孔中,从而使各个铜箔220的两端分别与各个芯片120外围的源极引脚上的焊料和各个芯片120的源极上的焊料接触。
S230:加热焊料,使多个铜箔220分别与多个芯片120和引线框架100形成焊接连接。
具体地,可以对片式铜箔200和引线框架100整体进行烘烤以加热锡膏以实现回流焊接,使各个铜箔220分别与各个芯片120外围的源极引脚和各个芯片120的源极焊接并形成导电连接,也即使MOS芯片的源极和源极引脚通过铜箔220形成导电连接。由于片式铜箔200通过定位孔和定位柱111安装在引线框架100上,定位孔和定位柱111可以有效限制片式铜箔200相对于引线框架100的移动,因此,在步骤S230中,片式铜箔200不会相对于引线框架100发生偏移,也即各个铜箔220的位置不会发生偏移,从而可以有效提升焊接质量。
S240:对引线框架100进行等离子体清洗。
具体地,使用等离子清洗机对焊接了片式铜箔200的引线框架100进行等离子体清洗,以去除引线框架100(包括芯片120和片式铜箔200)上的污染物。
S250:使用引线连接芯片120的栅极和引线框架100上的栅极引脚。
具体地,可以使用诸如金线之类的导电引线通过引线焊接工艺连接芯片120的栅极引线框架100上的栅极引脚,从而使芯片120的栅极与引线框架100上的栅极引脚形成导电连接。在其它一些实施例中,步骤S250可以在步骤S230之后、步骤S240之前进行。
S300:对引线框架100进行塑封。
具体地,将引线框架100放置于塑封模具中,使用塑封料对引线框架100进行塑封。塑封料可以为环氧塑封料或其它合适的塑封料,将塑封料加热熔融后进行注塑,熔融的塑封料包覆各个芯片120和对应的铜箔220,并至少部分地露出芯片120外围的引脚112,也即至少部分地露出漏极引脚、源极引脚和栅极引脚。之后,对塑封后的引线框架100进行烘烤,使塑封料固化,保护内部结构,同时消除内部应力。
S400:对引线框架100进行切筋处理,同时切断每个铜箔220与连接框210之间的连接筋230。
具体地,使用冲压法对塑封后的引线框架100进行引脚切筋,并使引脚112成型为特定的形状,在此过程中同步切断每个铜箔220与连接框210之间的连接筋230,从而得到多个电子器件,每个电子器件均包括芯片120、铜箔220和引脚112(漏极引脚、源极引脚和栅极引脚)。
在一些实施例中,步骤S300之后、步骤S400之前还包括步骤:
S500:对塑封处理后的引线框架100进行电镀。
具体地,对塑封处理后的引线框架100上的引脚112进行电镀上锡,防止引脚112存储、运输过程中氧化,以及提高其焊接良率和导电性。
在其它一些实施例中,例如引线框架100上的芯片120也可以为除MOS芯片外的其它芯片,例如IGBT芯片或其它合适的芯片,只要其需要通过铜箔220连接其与引线框架100,均可以采用本申请的封装方法进行封装。
根据本申请实施例的封装方法,无需在封装前通过专用的切断来料获得一个个的铜箔220,可以有效降低成本。多个铜箔220整体安装到引线框架100上,并在切筋过程中同步切断,可以有效提升生产效率。且片式铜箔200中的连接框210可以通过连接筋230连接不同样式的铜箔220,从而具有较强的通用性。此外,定位孔和定位柱111的设置也可以在焊接过程中有效防止铜箔220移动,从而显著提高焊接质量。
本申请实施例还提供一种电子器件,其通过如上所述的封装方法形成。该电子器件例如可以为MOS器件。
尽管这里已经参考附图描述了示例实施例,应理解上述示例实施例仅仅是示例性的,并且不意图将本申请的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改,而不偏离本申请的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本申请的范围之内。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本申请并帮助理解各个发明方面中的一个或多个,在对本申请的示例性实施例的描述中,本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该本申请的方法解释成反映如下意图:即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如相应的权利要求书所反映的那样,其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本申请的单独实施例。
本领域的技术人员可以理解,除了特征之间相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如,在权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。
- 芯片封装方法及封装电子器件
- 封装组合物及包含其的封装胶膜和电子器件组件
- 电子器件封装、电子器件封装的制造方法、及电子器件封装用带
- 电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法