一种集合大小为4的非周期二元互补序列集信号生成方法及装置

技术领域

本发明属于通信系统技术领域，特别涉及一种集合大小为4的非周期二元互补序列集信号生成方法及装置。

背景技术

PMEPR(Peak-to-Mean Envelope Power Ratio)是OFDM通信系统中一个重要的性能参数，它反映了信号包络峰值功率与均值功率之间的比值。高PMEPR值会导致OFDM通信系统的非线性失真、误码率增加和功率效率降低等问题。因此，降低PMEPR值对于OFDM通信系统的性能至关重要。互补序列集在一定条件下具有完美的互补性质，利用互补序列集作为OFDM系统的调制序列，可以将信号的峰值功率和均值功率之间的差异降低到最小，从而有效地降低PMEPR值。同时，互补序列集还具有简单、高效、易于实现的特点，因此在OFDM系统中得到了广泛的应用。

集合大小为4的非周期二元互补序列集由四条等长的序列构成，其中序列元素由1、-1组成。互补序列因为具有理想的自互相关性质在序列设计中得到广泛的研究。1960年Golay第一次引入并研究了二元互补对(Golay M J E.Complementary Series[J].IEEETransactions on Information Theory,1961,IT-7:82-87.)，二元golay互补对的序列长度必须满足2

随后二元Golay互补对引申为二元互补序列集，代表着互补序列中包含两个以上的子序列(Tseng C,Liu C.Complementary Sets of Sequences[J].IEEE Transactionson Information Theory,1972,18(5):644-665.)。在序列长度方面，互补序列集的序列长度比互补序列对的序列长度更加灵活，互补序列集序列相比于互补序列对序列，在序列长度方面具有更多的优势。2016年，基于截断已知Golay序列，Chen提出首个非二的方幂长度互补序列集的构造方法被提出(C.Y.Chen.Complementary sets and reed-muller codesfor Peak-to-Average power ratio reduction in OFDM[J].IEEE Trans.Inform.,vol.62,no.12,pp.7538-7545,Dec.2016.)，2017年，一种基于广义布尔函数(GBF)构造互补序列集的构造方法被提出(Z.Wang,E.Xue,J.Chai.Amethod to construct complementarysets of non-power-of-two length by concatenation[C].in Proc.EighthInt.Workshop Signal Design and Its Applications in Communications(IWSDA),2017,pp.24–28.)2019年，Adhikary等人通过在Golay互补对上采用插入元素的方法提出了一种新的互补序列集构造方法(A.R.Adhikary,S.Majhi,New constructions ofcomplementary sets of sequences of lengths non-power-of-two[J].IEEECommunications Letters,vol.23,no.7,pp.1119–1122,2019.)，2020年，Wang等人提出利用golay互补对以及互补序列集中序列的级联来构造具有非二的方幂长度的互补序列集的方法(G.Wang,A.R.Adhikary,Z.Zhou,and Y.Yang.Generalized constructions ofcomplementary sets of sequences of lengths non-power-of-two[J].IEEE SignalProcessing Letters,vol.27,pp.136–140,2020.)。

总结起来，现有技术中对于非周期二元互补序列集的构造方法很少，有的缺乏灵活性，且存在码率损失的问题，有的构造得到的互补序列集序列长度有限，有的构造方法中的参数有所限制，不好提前确定，且存在实现过程较为困难等缺点。

发明内容

为了能够得到一种结构简单、实现容易的非周期二元互补序列集，本发明提出一种集合大小为4的非周期二元互补序列集信号生成方法及装置，所述方法包括：

S1、任意选定长度为N的二元戈莱互补序列对a＝(a(0),…,a(k),…,a(N-1))和b＝(b(0),…,b(k),…,b(N-1))作为种子对，分别贮存于两个长度为N的第一输入移位寄存器和第二输入移位寄存器；任意选定长度为L的二元戈莱互补序列对x＝(x(0),…,x(k),…,x(L-1))和y＝(y(0),…,y(k),…,y(L-1))作为种子对，分别贮存于两个长度为L的第三输入移位寄存器和第四输入移位寄存器；

S2、在控制电路控制下，将第一输入移位寄存器的输出码元分为两路信号；将第二输入移位寄存器的输出码元分为两路信号；将第三输入移位寄存器的输出码元分为两路信号；将第四输入移位寄存器的输出码元分为两路信号；

S3、将第一输入移位寄存器的第一路信号输出至第一节点，将第二路信号逆序移入第一中间移位寄存器；将第二输入移位寄存器的第一路信号输出至第四节点，将第二路信号逆序移入第二中间移位寄存器；将第三输入移位寄存器的第一路信号输出至第七节点，将第二路信号逆序移入第三中间移位寄存器；将第四输入移位寄存器的第一路信号输出至第三乘法器并反相后输出至第九节点，将第二路信号逆序移入第四中间移位寄存器；

S4、在控制电路控制下，将第一中间移位寄存器的输出码元分为两路信号；将第二中间移位寄存器的输出码元分为两路信号；

S5、将第一中间移位寄存器的第一路信号输出至第一乘法器并反相后输出至第二节点，将第二路信号输出至第三节点；将第二中间移位寄存器的第一路信号输出至第二乘法器并反相后输出至第五节点，将第二路信号输出至第六节点；将第三中间移位寄存器的输出码元输出至第八节点；将第四中间移位寄存器的输出码元输出至第十节点；

S6、控制第二开关连接第一输出移位寄存器，控制第一开关依次连接第五节点、第七节点以及第一节点输出这三路的信号；控制第二开关连接第二输出移位寄存器，控制第一开关依次连接第三节点、第九节点以及第四节点输出这三路的信号；控制第二开关连接第三输出移位寄存器，控制第一开关依次连接第六节点、第十节点以及第一节点输出这三路的信号；控制第二开关连接第四输出移位寄存器，控制第一开关依次连接第二节点、第八节点以及第四节点输出这三路的信号；最终获得序列长度为2N+L、集合大小为4的二元非周期互补序列集。

进一步的，第一中间移位寄存器的输出信号是第一输入移位寄存器的输出信号的逆序序列信号；第二中间移位寄存器的输出信号是第二输入移位寄存器的输出信号的逆序序列信号；第三中间移位寄存器的输出信号是第三输入移位寄存器的输出信号的逆序序列信号；第四中间移位寄存器的输出信号是第四输入移位寄存器的输出信号的逆序序列信号。

进一步的，第一乘法器、第二乘法器、第三乘法器的乘法系数都为-1。

进一步的，所述控制电路通过控制第一开关与信号输出节点的连接，控制第二开关与输出移位寄存器的连接，依次将组合好的三路节点信号送入输出移位寄存器，其中两路节点信号长度为N、一路节点信号长度为L，最终每个输出移位寄存器的信号由三路节点信号级联组成，即最终获得的非周期二元互补序列集的序列长度为2N+L。

本发明提出一种集合大小为4的非周期二元互补序列集信号生成装置，该装置包括控制电路、四个输入移位寄存器、四个中间移位寄存器、四个输出移位寄存器、三个乘法器以及两个开关，所述控制电路控制输入移位寄存器、中间移位寄存器和输出移位寄存器的输入或/和输出以及控制开关的连接；

第一输入移位寄存器分为两路输出，分别连接第一节点和第一中间移位寄存器；第二输入移位寄存器分为两路输出，分别连接第四节点和第二中间移位寄存器；第三输入移位寄存器分为两路输出，分别连接第七节点和第三中间移位寄存器；第二输入移位寄存器分为两路输出，分别连接第三乘法器和第四中间移位寄存器；

所述第一中间移位寄存器分为两路输出，分别连接第三节点和第一乘法器；所述第二中间移位寄存器分为两路输出，分别连接第六节点和第二乘法器；所述第三中间移位寄存器输出至第八节点；所述第四中间移位寄存器输出至第十节点；

所述第一乘法器乘以系数后输出至第二节点；所述第二乘法器乘以系数后输出至第五节点；所述第三乘法器乘以系数后输出至第九节点；

所述第一开关控制与第一节点、第二节点、第三节点、第四节点、第五节点、第六节点、第七节点、第八节点、第九节点以及第十节点的连接；所述第二开关控制与第一输出移位寄存器、第二输出移位寄存器、第三输出移位寄存器以及第四输出移位寄存器的连接，且所述第一开关和第二开关连通。

进一步的，第一输入移位寄存器、第二输入移位寄存器、第一中间移位寄存器和第二中间移位寄存器的长度为N；第三输入移位寄存器、第四输入移位寄存器、第三中间移位寄存器和第四中间移位寄存器的长度为L；第一输出移位寄存器、第二输出移位寄存器、第三输出移位寄存器和第四输出移位寄存器的长度为2N+L。

本发明的有益效果：

本发明通过任意选取长度为N的二元Golay互补序列对(a,b)和长度为L的二元Golay互补序列对(x,y)作为本发明的两个种子对，通过对序列信号取逆序处理，得到逆序信号

附图说明

图1是本发明一种集合大小为4的非周期二元互补序列集信号生成装置的原理框图；

图2是本发明一种集合大小为4的非周期二元互补序列集信号生成方法的流程图；

图3是实施例中最终构造互补序列集子序列C

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明的一种集合大小为4的非周期二元互补序列集信号生成装置的结构图，如图1所述，所述装置包括控制电路、四个输入移位寄存器、四个中间移位寄存器、四个输出移位寄存器、三个乘法器以及两个开关，所述控制电路控制输入移位寄存器、中间移位寄存器和输出移位寄存器的输入或/和输出以及控制开关的连接；

第一输入移位寄存器分为两路输出，分别连接第一节点和第一中间移位寄存器；第二输入移位寄存器分为两路输出，分别连接第四节点和第二中间移位寄存器；第三输入移位寄存器分为两路输出，分别连接第七节点和第三中间移位寄存器；第二输入移位寄存器分为两路输出，分别连接第三乘法器和第四中间移位寄存器；

所述第一中间移位寄存器分为两路输出，分别连接第三节点和第一乘法器；所述第二中间移位寄存器分为两路输出，分别连接第六节点和第二乘法器；所述第三中间移位寄存器输出至第八节点；所述第四中间移位寄存器输出至第十节点；

所述第一乘法器乘以系数后输出至第二节点；所述第二乘法器乘以系数后输出至第五节点；所述第三乘法器乘以系数后输出至第九节点；

所述第一开关控制与第一节点、第二节点、第三节点、第四节点、第五节点、第六节点、第七节点、第八节点、第九节点以及第十节点的连接；所述第二开关控制与第一输出移位寄存器、第二输出移位寄存器、第三输出移位寄存器以及第四输出移位寄存器的连接，且所述第一开关和第二开关连通。

可以理解的是，图1中为了便于描述各器件，对各器件的描述做了相应的调整，例如输入移位寄存器包括第一输入移位寄存器、第二输入移位寄存器、第三输入移位寄存器和第四输入移位寄存器，分别指代输入移位寄存器1、输入移位寄存器2、输入移位寄存器3和输入移位寄存器4；同理中间移位寄存器包括第一中间移位寄存器、第二中间移位寄存器、第三中间移位寄存器和第四中间移位寄存器，分别指代中间移位寄存器1、中间移位寄存器2、中间移位寄存器3和中间移位寄存器4；同理输出移位寄存器包括第一输出移位寄存器、第二输出移位寄存器、第三输出移位寄存器和第四输出移位寄存器，分别指代输出移位寄存器1、输出移位寄存器2、输出移位寄存器3和输出移位寄存器4；另外，节点A、B、C、D、E、F、G、H、I以及J依次代表第一节点、第二节点、第三节点、第四节点、第五节点、第六节点、第七节点、第八节点、第九节点以及第十节点，节点S、T为开关置空的节点，当输出移位寄存器的信号产生后，将两个开关置空，即，第一开关K

图2是本发明实施例的一种集合大小为4的非周期二元互补序列集信号生成方法流程图，如图2所示，所述方法包括：

S1、任意选定长度为N的二元戈莱互补序列对a＝(a(0),…,a(k),…,a(N-1))和b＝(b(0),…,b(k),…,b(N-1))作为种子对，分别贮存于两个长度为N的第一输入移位寄存器和第二输入移位寄存器；任意选定长度为L的二元戈莱互补序列对x＝(x(0),…,x(k),…,x(L-1))和y＝(y(0),…,y(k),…,y(L-1))作为种子对，分别贮存于两个长度为L的第三输入移位寄存器和第四输入移位寄存器；

S2、在控制电路控制下，将第一输入移位寄存器的输出码元分为两路信号；将第二输入移位寄存器的输出码元分为两路信号；将第三输入移位寄存器的输出码元分为两路信号；将第四输入移位寄存器的输出码元分为两路信号；

S3、将第一输入移位寄存器的第一路信号a输出至第一节点，将第二路信号逆序移入第一中间移位寄存器；将第二输入移位寄存器的第一路信号b输出至第四节点，将第二路信号逆序移入第二中间移位寄存器；将第三输入移位寄存器的第一路信号x输出至第七节点，将第二路信号逆序移入第三中间移位寄存器；将第四输入移位寄存器的第一路信号输出至第三乘法器并反相后-y输出至第九节点，将第二路信号逆序移入第四中间移位寄存器；

S4、在控制电路控制下，将第一中间移位寄存器的输出码元分为两路信号；将第二中间移位寄存器的输出码元分为两路信号；

S5、将第一中间移位寄存器的第一路信号输出至第一乘法器并反相后

在本发明实施例中，分别将信号a,b,x,y进行逆序排列，就可以分别得到逆序信号

S6、控制第二开关连接第一输出移位寄存器，控制第一开关依次连接第五节点、第七节点以及第一节点输出这三路的信号；控制第二开关连接第二输出移位寄存器，控制第一开关依次连接第三节点、第九节点以及第四节点输出这三路的信号；控制第二开关连接第三输出移位寄存器，控制第一开关依次连接第六节点、第十节点以及第一节点输出这三路的信号；控制第二开关连接第四输出移位寄存器，控制第一开关依次连接第二节点、第八节点以及第四节点输出这三路的信号；最终获得序列长度为2N+L、集合大小为4的二元非周期互补序列集。

实施例：

为了方便理解，本实施例取N＝4、L＝10时的两对二元Golay序列对作为种子对，表示为：

令(a,b)为一个长度为4的二元Golay互补序列对。

令(x,y)为一个长度为10的二元Golay互补序列对。

根据本发明的方案，则集合大小为4的二元非周期互补序列集(C

最终获取序列长度为18、集合大小为4的二元非周期互补序列集(C

综上所述，仿真结果与理论定义一致，得知本发明是可行的，也即是本发明产生的集合大小为4的二元非周期互补序列集信号是具有实际的物理价值，能够广泛应用于信号处理以及通信系统中。

本发明全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。

尽管已经示出和描述了本发明的原理，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对本发明进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。