一次编程存储器及其控制方法、存储系统和电子设备

技术领域

本申请涉及半导体技术领域，尤其涉及一种一次编程存储器及其控制方法、存储系统和电子设备。

背景技术

一次编程存储器(one time programmable memory，OTP存储器)具有非易失性、只允许编程一次，一旦被编程，数据永久有效的特点，可以在不加电源的情况下，长时间保持断电前存储的状态，常用于存储可靠且可重复读取的数据，如：启动程序、加密密钥、模拟器件配置参数等。

为了满足半导体集成电路的小型化和高集成度的要求，终端内部的各种存储器需要兼具体积小、存储量大的特点。然而，在一次编程存储器中，存储单元采用平面阵列集成方式设置在衬底上，需要占据衬底的较大面积。受限于存储单元中的器件性质要求，存储单元的尺寸不易减小，使得一次编程存储器的尺寸难以在有限的尺寸内集成更多的存储单元。

发明内容

本申请实施例提供一种一次编程存储器及其控制方法、存储系统和电子设备，用于改善一次编程存储器占用面积较大，单位尺寸内存储单元数量较少，存储能力较低的问题。

为达到上述目的，本申请的实施例采用如下技术方案：

第一方面，提供了一种一次编程存储器，该一次编程存储器包括衬底和至少一个存储单元，存储单元位于所述衬底上；所述存储单元包括沿第一方向依次设置的晶体管和至少一个电容器；所述第一方向垂直于所述衬底；其中，所述晶体管包括栅极、第一极和第二极，所述第一极相对于所述第二极远离所述衬底；所述电容器包括第一电极和第二电极，以及位于所述第一电极和所述第二电极之间的电介质层；所述第一电极与所述晶体管的第一极连接。

这样，一次编程存储器的存储单元包括晶体管和电容器，晶体管的第一极相对于第二极远离衬底，晶体管呈立体结构设置在衬底上，晶体管在衬底上的正投影的面积可以较小。晶体管和电容器沿第一方向依次设置在衬底上，使得存储单元整体在衬底上的正投影也可以较小。这样，晶体管在衬底上的正投影的面积较小，存储单元整体在衬底上的正投影可以较小，从而可以使得一定尺寸的一次编程存储器中设置的存储单元的数量可以更多，或者使得具有相同数量的存储单元的一次编程存储器的尺寸更小。

在一些实施例中，所述晶体管还包括半导体层，沿所述第一方向，所述半导体层位于所述第一极和所述第二极之间；所述栅极围绕所述半导体层设置；所述晶体管还包括位于所述半导体层与所述栅极之间的栅绝缘层。这样，半导体层在衬底上的正投影的尺寸较小，更加有利于实现存储单元的高密度集成，有利于进一步减小一次编程存储器的尺寸。

在一些实施例中，所述第一电极为沿所述第一方向延伸的柱状结构；所述第二电极围绕所述第一电极设置。这样设置，第一电极在衬底上的正投影的面积较小，电容器在衬底上的正投影也较小，从而使得在衬底的面积一定时，衬底上可以形成更多的电容器，进而设置更多的存储单元，提高一次编程存储器的存储密度。同时，也能够使得在设置一定数目的存储单元时，缩小衬底的尺寸，进而缩小一次编程存储器的尺寸。

在一些实施例中，所述存储单元包括多个所述电容器，多个所述电容器沿所述第一方向依次设置，且多个所述电容器的第一电极依次连接。这样，与在平行于衬底的方向上，布置多个电容器相比，多个电容器在衬底上的正投影的尺寸较小，从而有利于实现存储单元的高密度集成，有利于进一步减小一次编程存储器的尺寸。

在一些实施例中，所述晶体管和所述多个电容器均采用后道工艺制作。

在一些实施例中，所述电介质层的材料包括铁电材料。当电介质层的材料包括为铁电材料时，电容器在存储单元的编程阶段中，更容易被击穿，从而存储对应的信息。

在一些实施例中，该一次编程存储器还包括字线、位线和至少一个第二电极层；字线沿第二方向延伸，所述字线与所述栅极连接；位线沿第三方向延伸，所述位线与所述晶体管的第二极连接；所述第一电极贯穿所述第二电极层，所述第二电极层围绕所述第一电极的部分作为第二电极。其中，所述第二方向与所述第三方向相交，且均平行于所述衬底。

在一些实施例中，所述字线和与所述字线连接的栅极一体设置。这样，在形成字线时，可以同时形成多个晶体管的栅极，使得在一次编程存储器的制备过程无需单独形成多个栅极，从而简化了一次编程存储器的制备工艺，降低了一次编程存储器的成本。

在一些实施例中，所述一次编程存储器包括多个存储单元；所述多个存储单元沿所述第二方向排布成多行，沿所述第三方向排布成多列；每层第二电极层和同一层的多行多列电容器的第二电极连接；所述一次编程存储器还包括字线层和位线层：字线层包括多条字线；一条字线与一行存储单元的晶体管的栅极连接；位线层位于所述晶体管与所述衬底之间；所述位线层包括多条位线，一条位线与一列存储单元的晶体管的第二极连接。

在一些实施例中，在写入阶段，与被选晶体管连接的字线用于接收第一字线驱动信号，使所述被选晶体管导通；与所述被选晶体管连接的位线用于接收第一位线控制信号，与被选电容器连接的第二电极层用于接收第一编程信号，所述第一位线控制信号和所述第一编程信号的电压差使所述被选电容器被击穿；所述被选电容器为所述存储单元中与所述被选晶体管电连接的电容器中的一个。

在一些实施例中，在预充电阶段，所述字线用于接收第一字线驱动信号，使所述晶体管导通；所述位线用于接收第二位线控制信号，所述第二电极层用于接收第二编程信号，所述第二位线控制信号与所述第二编程信号的电压相等。

在一些实施例中，在读取阶段，与被选晶体管连接的字线用于接收第一字线驱动信号，使所述被选晶体管导通；与被选电容器连接的所述第二电极层用于接收第三编程信号，与所述被选晶体管连接的位线用于输出所述被选电容器的第一电极的电压，所述第一电极的电压表征所述被选电容器所存储的信息。

在一些实施例中，在待机阶段，所述字线用于接收第二字线驱动信号，使所述晶体管关断；所述位线用于接收第二位线控制信号，所述第二电极层用于接收第二编程信号，所述第二位线控制信号与所述第二编程信号的电压相等。

在一些实施例中，在写入阶段和读取阶段中，其他字线用于接收第二字线驱动信号，以使未被选晶体管关断；其他位线用于接收第二位线控制信号，其他第二电极层用于接收第二编程信号；所述第二位线控制信号与所述第二编程信号的电压相等；所述其他字线为多条字线中除与被选晶体管连接的字线外的字线，所述其他位线为多条位线中除与被选晶体管连接的位线外的位线；所述其他第二电极层为多个第二电极层中除与被选电容器相连的第二电极层外的第二电极层。

第二方面，提供了一种一次编程存储器，包括：字线、位线、至少一个第二电极层和至少一个存储单元。每个所述存储单元包括晶体管和至少一个电容器；每个所述存储单元中的一个电容器对应一个第二电极层；其中，所述晶体管的栅极与所述字线连接，所述晶体管的第一极与所述电容器的第一电极连接，所述晶体管的第二极与所述位线连接，所述电容器的第二电极与所述第二电极层连接。

第三方面，提供一种一次编程存储器的控制方法，所述一次编程存储器包括至少一个存储单元、字线、位线和至少一个第二电极层；所述存储单元包括晶体管和至少一个电容器，所述晶体管的栅极与所述字线连接，所述晶体管的第一极与所述电容器的第一电极连接，所述晶体管的第二极与所述位线连接，所述电容器的第二电极与所述第二电极层连接；所述控制方法包括：在写入阶段，向与被选晶体管连接的字线传输第一字线驱动信号，以导通所述被选晶体管；向与所述被选晶体管连接的位线传输第一位线控制信号，并向与被选电容器连接的第二电极层传输第一编程信号，以击穿所述被选电容器；所述被选电容器为所述存储器中与所述被选晶体管电连接的电容器中的一个。

在一些实施例中，在所述写入阶段之前，所述控制方法还包括：在预充电阶段，向所述字线传输第一字线驱动信号，以导通所述晶体管；向所述位线传输第二位线控制信号，并向所述第二电极层输出第二编程信号，所述第二位线控制信号与所述第二编程信号的电压相等。

在一些实施例中，所述控制方法还包括：在读取阶段，向与被选晶体管连接的字线传输第一字线驱动信号，以导通所述被选晶体管；向与被电容器连接的第二电极层传输第三编程信号；检测与所述被选晶体管连接的位线上的电压，以读取所述被选电容器所存储的信息；所述被选电容器为所述存储器中与所述被选晶体管电连接的电容器中的一个。

在一些实施例中，所述检测与所述被选晶体管连接的位线上的电压，以读取所述被选电容器所存储的信息，包括当检测到与所述被选晶体管连接的位线上的电压为第三编程信号的电压时，读取第一存储信息；当检测到与所述被选晶体管连接的位线上的电压为零电压时，读取第二存储信息。

在一些实施例中，所述控制方法还包括：在待机阶段，向所述字线传输第二字线驱动信号，以关断所述晶体管；向所述位线传输第二位线控制信号，并向所述第二电极层输出第二编程信号，所述第二位线控制信号与所述第二编程信号的电压相等。

在一些实施例中，所述控制方法包括：在写入阶段和读取阶段，向其他字线传输第二字线驱动信号，以使所述未被选晶体管关断；向其他位线传输第二位线控制信号；向其他第二电极层传输第二编程信号；其中，所述其他字线为除与被选晶体管连接的字线外的字线，所述其他位线为除与被选晶体管连接的位线外的位线；所述其他第二电极层为除与被选电容器相连的第二电极层外的第二电极层。

第四方面，提供一种存储器系统，该存储器系统包括三维动态随机读取存储器和一次编程存储器，所述三维动态随机读取存储器与所述一次编程存储器耦接。所述一次编程存储器为上述任一实施例所述的一次编程存储器。

第五方面，提供一种电子设备，该电子设备包括处理器和一次编程存储器；所述处理器和所述一次编程存储器电连接；所述一次编程存储器上述任一实施例所述的一次编程存储器。

其中，第二方面至第五方面中任一种设计方式所带来的技术效果可参见第一方面中不同设计方式所带来的技术效果，此处不再赘述。

附图说明

图1为本申请实施例提供的一种一次编程存储器的等效电路图；

图2为本申请实施例提供的一种熔丝的结构示意图；

图3为本申请实施例提供的一种晶体管的结构示意图；

图4为本申请实施例提供的一种一次编程存储器的结构示意图；

图5为本申请实施例提供的另一种一次编程存储器的等效电路图；

图6为本申请实施例提供的另一种一次编程存储器的结构示意图；

图7为图6所示的一次编程存储器在A-A’处的截面示意图；

图8为本申请实施例提供的再一种一次编程存储器的结构示意图；

图9为本申请实施例提供的又一种一次编程存储器的结构示意图；

图10为本申请实施例提供的又一种一次编程存储器的结构示意图；

图11为图10所示的一次编程存储器在B-B’处的截面示意图；

图12为本申请实施例提供的又一种一次编程存储器的结构示意图；

图13为图6所示的一次编程存储器的等效电路图；

图14为图10所示的一次编程存储器的等效电路图；

图15为本申请实施例提供的一种芯片的工艺原理图；

图16为本申请实施例提供的一种存储系统的结构图；

图17为本申请实施例提供的一种电子设备的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请的描述中，除非另有说明，“/”表示前后关联的对象是一种“或”的关系，例如，A/B可以表示A或B；本申请中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，其中A,B可以是单数或者复数。

在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b，或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。

为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念，便于理解。

如图1和图2所示，本申请一些实施例提供了一种一次编程存储器100，该一次编程存储器100包括衬底101，和设置在衬底101上的至少一个存储单元102，存储单元102包括熔丝(eFuse)11和晶体管12。

参阅图2，熔丝11铺设设置在衬底101上，熔丝11包括阳极111和阴极112。其中，示例性的，阳极111在衬底101上的正投影的面积大于阴极112在衬底101上的正投影的面积。

示例性的，熔丝11还包括连接阳极111和阴极112之间的连接部113。在垂直于阳极111指向阴极112的方向上，阳极111的宽度h1大于阴极112的宽度h2，且阳极111的宽度h1还大于连接部113的宽度h3。

在阳极111和连接部113的连接处，熔丝11的宽度由h1变为h3，截面面积变小，电阻增大。这样，阳极111和连接部113的连接处的功耗增大，一段时间的大电流通过后，阳极111和连接部113的连接处可以被熔断。

示例性的，熔丝11的材料可以包括多晶硅。

如图3所示，晶体管12包括栅极121，第一极122和第二极123。其中，第一极122和第二极123可以是通过对衬底101进行掺杂得到。栅极121可以位于衬底101上，沿平行于衬底101的方向，第一极122和第二极123可以分别位于栅极121的两侧。栅极121与衬底101之间还可以设置有栅绝缘层124。

其中，熔丝11的阴极112可以与晶体管12的第一极122相连。

在一些示例中，第一极122可以是漏极，第二极123可以是源极。在另一些示例中，第一极122可以是源极，第二极123可以是漏极。

一次编程存储器100还包括字线WL、位线BL和编程线VL，字线WL与晶体管12的栅极121连接，位线BL可以与晶体管12的第二极123连接，编程线VL与熔丝11的阳极111连接。

其中，在一次编程存储器100的编程阶段，字线WL可以用于接收预设时间的字线控制信号，使晶体管12打开。位线BL可以用于接收位线控制信号，编程线VL可以用于接收编程信号，编程信号与位线控制信号的电压差使得低阻值的熔丝11内产生较大电流，从而使熔丝11在预设时间内被熔断。

本申请中对字线WL接收的字线控制信号的电压的具体数值不做限制，还要能够将晶体管12打开即可。示例性的，字线WL接收的第一控制信号的电压可以为高电压，也可以为低电压。

本申请对字线WL接收第一控制信号的预设时间也不做具体限制，只要能够在预设时间内保证熔丝11可以熔断即可。示例性的，预设时间可以为1微秒。

本申请对位线BL接收的位线控制信号，编程线VL接收的编程信号的电压的具体数值也不做限制，只要能够使熔丝11熔断即可。示例性的，低电平信号的电压可以为0V。编程信号的电压可以为2.5V。

在一次编程存储器100的读取阶段，字线WL可以用于接收字线控制信号，使晶体管12打开。编程线VL可以用于接收读取信号，位线BL可以用于输出晶体管12的第二极123上的电压，第二极123上的电压表征存储单元102的存储信息。

本申请中对编程线PL接收的读取信号的电压的具体数值也不做限制，示例性的，读取信号的电压可以为2.0V。

在位线BL输出的晶体管12的第二极123上的电压为读取信号的电压的情况下，熔丝11未被熔断，读取电压信号通过熔丝11和晶体管12，传输至位线BL上。在位线BL输出的晶体管12的第二极123上的电压为零电压的情况下，熔丝11被熔断。

在一些示例中，在第二极123上的电压为读取信号的电压时，可以表征存储单元102的存储信息为“1”，在第二极123上的电压为零电压时，可以表征存储单元102的存储信息为“0”。

可以理解，在一次编程存储器100中包括多个存储单元102时，一次编程存储器100中可以包括多条字线WL、多条位线WL和多条编程线VL。

在对一次编程存储器100中的一部分存储单元102进行编程时，这一部分存储单元102可以称为被选存储单元，被选存储单元中的晶体管12可以称为被选晶体管，被选存储单元中的熔丝11可以称为被选熔丝。

基于此，在一次编程存储器100的编程阶段中，可以是与被选晶体管连接的字线WL接收字线控制信号、与被选晶体管连接的位线BL接收位线控制信号，与被选熔丝连接的编程线VL接收编程信号。在一次编程存储器100的读取阶段中，可以是与被选晶体管连接的字线WL接收字线控制信号。与被选熔丝连接的编程线VL接收读取信号，与被选晶体管连接的位线BL输出被选晶体管12的第二极123上的电压。

上述实施例所提供的一次编程存储器100中，熔丝11的初始电阻(未被编程状态下的电阻值)和编译良率受到熔丝的粗细影响，熔断的位置与编译时间(也即上述预设时间)也会受熔丝形状的限制。因此在熔丝的厚度一定的情况下，存储单元中熔丝的形状尺寸不易改变。这样，存储单元的尺寸不容易减小，使得一次编程存储器100的尺寸也不容易进一步减小。同时与存储单元相连的灵敏放大器的电路结构也铺设在衬底101上，也会占用衬底101的大部分面积，但为了保证灵敏放大器能够承受一定时间的大电流，灵敏放大器的电路结构也不容易进一步缩小，从而也会导致一次编程存储器100的尺寸也不能进一步减小。

如图4所示，本申请的一些实施例中，还提供了另一种一次编程存储器200，该一次编程存储器200可以为反熔丝(antifuse)一次编程存储器，即一次编程存储器200中可以包括反熔丝结构。与熔丝在初始状态下的电阻值较小，在编程后熔丝断路，电阻值增大的情况相反，反熔丝结构在初始状态下的电阻值较大，在编程后反熔丝结构被击穿，电阻值减小。

示例性的，该一次编程存储器200可以包括衬底201和位于衬底201上的至少一个存储单元202，存储单元202包括至少一个晶体管21。

“存储单元202包括至少一个晶体管21”，可以是存储单元202包括一个晶体管21，也可以是存储单元202包括多个晶体管21。

晶体管21可以包括栅极211、第一极212和第二极213。第一极212和第二极213可以是通过对衬底201进行掺杂得到。其中，在一些示例中，第一极212可以是漏极，第二极213可以是源极。在另一些示例中，第一极212可以是源极，第二极213可以是漏极。

栅极211可以位于衬底201上，沿平行于衬底201的方向，第一极212和第二极213可以分别位于栅极211的两侧。栅极211与衬底201之间还可以设置有栅绝缘层214。栅绝缘层214可以作为反熔丝结构。

晶体管21还可以包括沟道215，沟道215也可以是通过对衬底201进行掺杂得到的。沿平行于衬底201的方向，沟道215位于第一极212和第二极213之间。栅极211位于沟道215上，栅绝缘层214位于沟道215与栅极211之间。

在一些示例中，晶体管21还可以包括轻掺杂电极216，轻掺杂电极216可以位于第一极212与沟道215之间，也可以位于第二极213与沟道215之间。晶体管21还可以包括两个轻掺杂电极216，分别位于第一极212与沟道215之间，和位于第二极213与沟道215之间。轻掺杂电极216在衬底201上的正投影与栅绝缘层214在衬底201上的正投影部分重叠。

参阅图5，一次编程存储器200还可以包括位线BL和字线WL。字线WL与晶体管21的栅极211连接，位线BL可以与晶体管21的第一极212连接。晶体管21的第二极213可以接地。

在一次编程存储器200的编程阶段，字线WL可以用于接收第一编程信号，位线BL可以用于接收第二编程信号，第一编程信号和第二编程信号的电压差使晶体管21的栅绝缘层214被击穿，晶体管21的栅极211和第二极213之间短接。

在一次编程存储器200的读取阶段，字线WL可以用于接收读取信号，位线BL用于输出流过晶体管21的电流，流过晶体管21的电流表征一次编程存储器200的存储状态。

在位线BL输出的电流为大电流时，晶体管21的栅绝缘层214被击穿，栅极211和第一极212短接，晶体管21的电阻值较小。在位线BL输出的电流为小电流时，晶体管21的栅绝缘层214未被击穿，晶体管21的电阻值较大。

其中，在位线BL输出的电流为大电流时，可以表征存储单元202的存储信息为“1”，在位线BL输出的电流为小电流时，可以表征存储单元202的存储信息为“0”。

可以理解，在一次编程存储器200中包括多个存储单元202时，一次编程存储器200中可以包括多条字线WL和多条位线WL。

在对一次编程存储器200中的一部分存储单元202进行编程时，这一部分存储单元202可以称为被选存储单元，被选存储单元中的晶体管21可以称为被选晶体管。

基于此，在一次编程存储器200的编程阶段中，可以是与被选晶体管连接的字线WL接收第一编程信号，与被选晶体管连接的位线BL接收第二编程信号。在一次编程存储器200的读取阶段中，可以是与被选晶体管连接的字线WL接收读取信号，与被选晶体管连接的位线BL输出流过晶体管21的电流。

与一次编程存储器100相同，上述实施例所提供的一次编程存储器200，存储单元202采用平面阵列集成方式设置在衬底上，存储单元202中的晶体管21铺设在衬底201上，连接位线BL的灵敏度放大器也铺设在衬底201上，占用衬底201的面积，衬底上器件的器件布置密度较小，存储器200对衬底201的面积利用率较低。且，存储器200的制备工艺较为复杂，工艺难度加大，成本较高。

基于上述问题，如图5和图6所示，本申请的一些实施例中，还提供了又一种一次编程存储器300。一次编程存储器300包括衬底301和至少一个存储单元302。至少一个存储单元302位于衬底301上。存储单元302包括沿第一方向Z依次设置的晶体管31和至少一个电容器32。第一方向Z垂直于衬底301。

一次编程存储器300包括至少一个存储单元302，可以是一次编程存储器300包括一个存储单元302，也可以是一次编程存储器300包括多个存储单元302。本申请实施例中对一次编程存储器300中的存储单元302的数量不做限制，只要能够满足一次编程存储器300的存储需求即可。

“存储单元302包括沿第一方向Z依次设置的晶体管31和至少一个电容器32”，可以是，如图5和图6所示，晶体管31位于电容器32靠近衬底301的一侧。或者，“存储单元302包括沿第一方向Z依次设置的晶体管31和至少一个电容器32”，可以是，晶体管31位于电容器32远离衬底301的一侧。

其中，晶体管31包括栅极311、第一极312和第二极313，第一极312相对于第二极313远离衬底301。

第一极312和第二极313的材料可以均为导电材料，例如金属材料。在一些示例中，第一极312和第二极313的材料可以为氮化钛(TiN)、钛(Ti)、金(Au)、钨(W)、钼(Mo)、氧化铟锡(indium tin oxide，ITO)、铝(Al)、铜(Cu)、钌(Ru)、银(Ag)等导电材料中的一种或多种。

第一极312和第二极313均是一种膜层结构，比如，可以通过沉积、溅射等工艺形成，而不是通过在衬底301中掺杂形成，这样的话，就可以使得该存储单元302在衬底301上的3D堆叠，实现存储单元302的高密度集成，减小一次编程存储器300的尺寸。

栅极311的材料也可以为导电材料，例如金属材料。在一些示例中，可以为氮化钛(TiN)、钛(Ti)、金(Au)、钨(W)、钼(Mo)、氧化铟锡(ITO)、铝(Al)、铜(Cu)、钌(Ru)、银(Ag)等导电材料中的一种或多种。

如图5和图6所示，晶体管31还可以包括半导体层314，半导体层314同时与第一极312和第二极313接触。

在一些示例中，沿第一方向Z，半导体层314可以位于第一极312和第二极313之间。栅极311可以围绕半导体层314设置，晶体管31还包括位于半导体层314与栅极311之间的栅绝缘层315。

其中，半导体层314可以为硅(Si)、多晶硅、非晶硅、铟镓锌氧化物多元化合物、氧化锌(ZnO)、氧化铟锡(ITO)、二氧化钛(TiO

示例性的，半导体层314可以为沿第一方向Z延伸的柱状结构。这样，半导体层314在衬底301上的正投影的尺寸较小，更加有利于实现存储单元302的高密度集成，有利于进一步减小一次编程存储器300的尺寸。

示例性的，如图7所示，半导体层314可以呈中空结构，晶体管31还可以包括设置在半导体层314内部的填充层316。

在一些示例中，填充层316与第一极312和第二极313之间均接触。在另一些示例中，填充层316可以与第一极312和第二极313中的一个接触。

其中，填充层316的材料可以二氧化硅(SiO

可以理解，沿第一方向Z，半导体层314位于第一极312和第二极313之间，栅极311围绕半导体层314设置，因此，沿第一方向Z，栅极311可以位于第一极312和第二极313之间。或者说，沿第一方向Z，第一极312和第二极313分别位于栅极311的两侧。栅极311不仅通过栅绝缘层315与半导体层314绝缘，还与第一极312和第二极313之间相互绝缘。

其中，栅绝缘层315的材料可以二氧化硅(SiO

在另一些示例中，如图8所示，沿第一方向Z，半导体层314可以位于第一极312和第二极313之间。栅极311可以位于半导体层314的一侧。

在又一些示例中，如图9所示，沿第一方向Z，半导体层314可以位于第一极312和第二极313之间。半导体层314内可以形成有凹腔，栅极311位于凹腔内。

可以理解，半导体层314与第一极312和第二极313之间的相对位置关系并不仅限于上述示例中所述的相对位置关系。栅极311与第一极312和第二极313之间的相对位置关系也并不仅限于上述示例中所述的相对位置关系。

示例性的，晶体管31可以为N沟道金属氧化物半导体(N-channel metal oxidesemiconductor，NMOS)管，或者可以选择P沟道金属氧化物半导体(P-channel metal oxidesemiconductor，PMOS)管。

如图7所示，电容器32包括第一电极321和第二电极322，以及位于第一电极321和第二电极322之间的电介质层323。第一电极321与晶体管31的第一极312连接。

第一电极321和第二电极322的材料也可以均为导电材料，比如，可以是氮化钛(TiN)、钛(Ti)、金(Au)、钨(W)、钼(Mo)、氧化铟锡(ITO)、铝(Al)、铜(Cu)、钌(Ru)、银(Ag)等导电材料中的一种或多种。

电介质层323的材料可以为氧化锆(ZrO

当电介质层323的材料包括为铁电材料时，电容器323在存储单元302的编程阶段中，更容易被击穿，从而存储对应的信息。

在一些实施例中，如图5和图6所示，第一电极321为沿第一方向Z延伸的柱状结构。第二电极322围绕第一电极321设置。

这样设置，第一电极321在衬底301上的正投影的面积较小，电容器32在衬底301上的正投影也较小，从而使得在衬底301的面积一定时，衬底301上可以形成更多的电容器32，进而设置更多的存储单元302，提高一次编程存储器300的存储密度。同时，也能够使得在设置一定数目的存储单元302时，缩小衬底301的尺寸，进而缩小一次编程存储器300的尺寸。

存储单元302中包括至少一个电容器32，可以是如图5和图6所示，存储单元302包括一个电容器32，还可以是如图10所示和图11所示，存储单元302包括多个电容器32。

其中，存储单元302中包括多个电容器32，从而可以在每个电容器32中存储一个信息，使得存储单元302存储多个信息。

在存储单元302包括多个电容器32的情况下，多个电容器32沿第一方向Z依次设置，且多个电容器32的第一电极321依次连接。这样，与在平行于衬底的方向上，布置多个电容器相比，多个电容器32在衬底301上的正投影的尺寸较小，从而有利于实现存储单元302的高密度集成，有利于进一步减小一次编程存储器300的尺寸。

示例性的，同一存储单元302的多个电容器32的第一电极321可以为一体结构。这样，无需多次单独电容器32的第一电极，有利于简化一次编程存储器300的制备工艺，降低一次编程存储器300的制备成本。

在本申请上述实施例中，一次编程存储器300的存储单元302包括晶体管31和电容器32，晶体管31的第一极312相对于第二极313远离衬底301，晶体管31呈立体结构设置在衬底301上，晶体管31在衬底301上的正投影的面积可以较小。晶体管31和电容器32沿第一方向Z依次设置在衬底301上，使得存储单元302整体在衬底301上的正投影也可以较小。这样，晶体管31在衬底301上的正投影的面积较小，存储单元302整体在衬底301上的正投影可以较小，从而可以使得一定尺寸的一次编程存储器300中设置的存储单元302的数量可以更多，或者使得具有相同数量的存储单元302的一次编程存储器300的尺寸更小。

在一些实施例中，如图10和图11所示，一次编程存储器300还可以包括字线WL、位线BL和至少一个第二电极层PL。其中，字线WL沿第二方向X延伸，字线WL与栅极311连接。位线BL沿第三方向Y延伸，位线BL与晶体管31的第二极313连接。第一电极321贯穿第二电极层PL，第二电极层PL围绕第一电极321的部分作为第二电极323。其中，第二方向X与第三方向Y相交，且均平行于衬底301。

一次编程存储器300包括至少一个第二电极层PL，可以是如图5所示，一次编程存储器300包括一个第二电极层PL。或者，一次编程存储器300包括至少一个第二电极层PL，还可以是如图10所示，一次编程存储器300包括多个第二电极层PL。图10以一次编程存储器300包括4个第二电极层PL进行示例，沿第一方向Z，4个第二电极层PL可以为依次远离衬底301的第二电极层PL0、第二电极层PL1、第二电极层PL2、第二电极层PL3。

在一次编程存储器300中包括多个存储单元302的情况下，第二电极层PL围绕第一电极321的部分作为第二电极323，从而无需单独形成多个第二电极323，简化了一次编程存储器300的制备工艺，降低了一次编程存储器300的成本。

在一些示例中，如图12所示，字线WL和与字线WL连接的栅极311一体设置。这样，在形成字线WL时，可以同时形成多个晶体管31的栅极311，使得在一次编程存储器300的制备过程无需单独形成多个栅极，从而简化了一次编程存储器300的制备工艺，降低了一次编程存储器300的成本。

在一些实施例中，如图13和图14所示，在一次编程存储器300包括多个存储单元302的情况下，多个存储单元302沿第二方向X排布成多行，沿第三方向Y排布成多列。

参阅图10，一次编程存储器300还包括字线层33和位线层34。字线层33包括多条字线WL。一条字线WL与一行存储单元302的晶体管31的栅极311连接。位线层34位于晶体管31与衬底301之间。位线层34包括多条位线BL，一条位线BL与一列存储单元302的晶体管31的第二极313连接。

图10中以字线层33包括4条字线WL为例进行示意，沿第三方向Y，4条字线WL可以分别为字线WL0、字线WL1、字线WL2、字线WL3。图10中以位线层34包括4条位线BL为例进行示意，沿第二方向X，4条位线BL可以分别为位线BL0、位线BL1、位线BL2、位线BL3。

参与图10，每层第二电极层PL和同一层的多行多列电容器32的第二电极322连接。

可以理解的是，一次编程存储器300不仅可以包括上述存储单元302、字线层33、位线层34和第二电极层PL，还可以包括控制电路，该控制电路可以包括译码器、驱动器、时序控制器、缓冲器或输入输出驱动中的一个或多个电路，还可以包括其他功能电路。该控制电路可以控制本申请实施例中的信号线，即字线和位线等。

其中，参阅图15，存储单元302内的晶体管31和电容器32、字线层33、位线层34和第二电极层PL均可以采用后道工艺(back end of line，BEOL)制作。控制电路可以通过前道工艺(front end of the line，FEOL)制作在衬底上。也即，存储单元302中的晶体管31和电容器32、字线层33、位线层34和第二电极层PL位于控制电路远离衬底的一侧。

这样，存储单元302内的晶体管31和电容器32、字线层33、位线层34和第二电极层PL均可以采用后道工艺，可以使得单位面积内的电路密度更大，从而可以提升单位面积的存储性能。

在完成前道工艺FEOL后，还可以通过后道工艺BEOL制作互连线。互连线既包括连接控制电路中的器件的互连线，也包括上述信号线的其他部分。

本申请上述实施例所提供的一次编程存储器300中包括多个存储单元302，存储单元302中包括晶体管31和电容器32。其中，当电容器32的状态不同时，存储单元302中存储的信息不同。示例性的，在电容器32处于正常状态时，电容器32处相当于断路，电容器32存储信息“0”，在电容器被击穿后，电容器32处形成通路，电容器32存储信息“1”。电容器32被击穿后不可恢复，从而可以使得电容器32中存储的信息长期有效。

晶体管31不仅可以用于控制存储单元的选择，其本身的电阻可以用于防止电容击穿后，电路中电流过大的问题。

当一次编程存储器300的存储单元302中包括多个电容器32时，可以是仅利用一个电容器32存储信息，也可以多个电容器32存储同一个信息，例如，可以仅利用一个电容器32存储一个信息“0”，也可以是多个电容器32均存储信息“0”，从而表征存储单元的存储信息为“0”。

或者，还可以是多个电容器32存储多个存储信息。例如，多个电容器32中的部分电容器32存储信息“1”，其余电容器32存储信息“0”，从而表征存储单元的多个存储信息，例如“0010”、“0100”、“1000”、“0001”等。

本申请中对一次编程存储器300的存储单元302的存储信息的方式不做限制，只要能够满足一次编程存储器300的存储需求即可。

在一些实施例中，可以利用字线WL、位线BL和第二电极层PL对一次编程存储器300进行写入操作，以在一次编程存储器300中存储信息。当一次编程存储器300中包括多个存储单元302时，对一次编程存储器300进行写入操作时，可以是同时对多个存储单元302进行写入操作，也可以仅对部分存储单元302进行写入操作。参阅图14，被执行写入操作的存储单元302即为被选存储单元，选存储单元中的晶体管31可以为被选晶体管31A。当存储单元302中包括多个电容器32时，被编程的电容器32同样也可以被称为被选电容器32A。

在一些示例中，在写入阶段，与被选晶体管31A连接的字线WL可以用于接收第一字线驱动信号，使被选晶体管31A导通。

示例性的，被选晶体管31A可以为N沟道金属氧化物半导体管，第一字线驱动信号的电压可以为高电压，从而使被选晶体管31A导通。例如，第一字线驱动信号的电压值可以为2.9V。

图14中以字线WL0为与被选晶体管31A相连的字线为例进行示意。可以理解，当被选晶体管31A不同时，与被选晶体管31A相连的字线也不相同。

在一些示例中，在写入阶段，其他字线WL用于接收第二字线驱动信号，以使未被选晶体管31B关断。其中，其他字线WL为除与被选晶体管31A连接的字线WL外的字线WL。

示例性的，未被选晶体管31B也可以为N沟道金属氧化物半导体管，第二字线驱动信号的电压可以为低电压，从而使被选晶体管31A关断。例如，第二字线驱动信号的电压值可以为0V。

图14中以字线WL1、字线WL2、字线WL3为其他字线为例进行示意。可以理解，当被选晶体管31A不同时，与被选晶体管31B相连的字线也不相同。

在一些示例中，在写入阶段，与被选晶体管31A连接的位线BL用于接收第一位线控制信号，与被选电容器32A连接的第二电极层PL用于接收第一编程信号，第一位线控制信号和第一编程信号的电压差使被选电容器32A被击穿。被选电容器32A为存储单元中与被选晶体管31A电连接的电容器32中的一个。

其中，第一编程信号的电压可以大于第一位线控制信号的电压。第一位线控制信号和第一编程信号的电压差大于被选电容器的击穿电压。例如，第一编程信号的电压可以为3V，第一编程信号的电压可以为0V。

图14中以位线BL2为与被选晶体管31A相连的位线，以第二电极层PL2与被选电容器32A相连的第二电极层为例进行示意。可以理解，当被选晶体管31A不同时，与被选晶体管31A相连的位线也不相同。当被选电容器32A不同时，与被选电容器32A相连的第二电极层也不相同。

在一些示例中，在写入阶段，其他位线BL用于接收第二位线控制信号。其他第二电极层用于接收第二编程信号。第二位线控制信号与第二编程信号的电压相等。当存储单元302包括多个电容器32时，未被选电容器32B为多个电容器32中除被选电容器32A外的其他电容器。其他位线BL为除与被选晶体管连接的位线BL外的位线BL。其他第二电极层PL为除与被选电容器32A相连的第二电极层PL外的第二电极层PL。

其中，第二位线控制信号与第二编程信号的电压可以均为1V。

图14中以位线BL0、位线BL1、位线BL3为其他位线，以第二电极层PL0、第二电极层PL1、第二电极层PL3为其他第二电极层为例进行示意。

在一些实施例中，在利用字线WL、位线BL和第二电极层PL进行对一次编程存储器300进行写入操作之前，可以先在对一次编程存储器300进行预充电操作。可以理解，对一次编程存储器300进行预充电操作，可以是对一次编程存储器300的所有存储单元进行预充电操作。通过对所有存储单元进行预充电，所有存储单元的电容器的第一电极和第二电极上存在电压，在对一次编程存储器300进行写入操作时，即使与被选电容器相连的第二电极层还与其他的未被选电容器相连，其他未被选电容器上第一电极和第二电极的电压差也不至于将未被选电容器击穿，从而有利于保障一次编程存储器的300写入操作后的存储信息的准确性。

基于此，在一些示例中，在预充电阶段，字线WL可以用于接收第一字线驱动信号，使晶体管31导通。位线BL可以用于接收第二位线控制信号，第二电极层PL可以用于接收第二编程信号，第二位线控制信号与第二编程信号的电压相等。

在一些实施例中，可以利用字线WL、位线BL和第二电极层PL对一次编程存储器300进行读取，其获取一次编程存储器300中的存储信息。

基于此，在一些示例中，在读取阶段，与被选晶体管31A连接的字线WL用于接收第一字线驱动信号，使被选晶体管31A导通。与被选电容器32A连接的第二电极层PL用于接收第三编程信号，与被选晶体管31A连接的位线BL用于输出被选电容器32A的第一电极321的电压，第一电极321的电压表征被选电容器32A所存储的信息。

在一些示例中，在读取阶段，其他字线WL用于接收第二字线驱动信号，以使未被选晶体管31B关断。其他位线BL用于接收第二位线控制信号。其他第二电极层PL用于接收第二编程信号。第二位线控制信号与第二编程信号的电压相等。当存储单元包括多个电容器时，未被选电容器为多个电容器中除被选电容器外的其他电容器。

在一些实施例中，可以利用字线WL、位线BL和第二电极层PL使一次编程存储器300处于待机状态。可以理解，一次编程存储器300处于待机状态时，所有存储单元302均处于可以处于待机状态。

在一些示例中，在待机阶段，字线WL用于接收第二字线驱动信号，使晶体管31关断。位线BL用于接收第二位线控制信号，第二电极层PL用于接收第二编程信号，第二位线控制信号与第二编程信号的电压相等。

本申请一些实施实施例还提供了一种一次编程存储器300，字线WL、位线BL、至少一个第二电极层PL和至少一个存储单元302，每个存储单元302包括晶体管31和至少一个电容器32。每个存储单元302中的一个电容器32对应一个第二电极层PL。其中，晶体管31的栅极311与字线WL连接，晶体管32的第一极312与电容器32的第一电极321连接，晶体管31的第二极313与位线BL连接，电容器32的第二电极322与第二电极层PL连接。

本申请一些实施例提供了一种一次编程存储器300的控制方法。该一次编程存储器300包括至少一个存储单元302、字线WL、位线BL和至少一个第二电极层PL。存储单元302包括晶体管31和至少一个电容器32，晶体管31的栅极311与字线WL连接，晶体管31的第一极312与电容器32的第一电极321连接，晶体管31的第二极313与位线BL连接，电容器32的第二电极322与第二电极层PL连接。该控制方法可以包括：

在写入阶段：

向与被选晶体管31A连接的字线WL传输第一字线驱动信号，以导通被选晶体管31A。

示例性的，被选晶体管31A可以为N沟道金属氧化物半导体管，第一字线驱动信号的电压可以为高电压，从而使被选晶体管31A导通。例如，第一字线驱动信号的电压值可以为2.9V。

向与被选晶体管31A连接的位线BL传输第一位线控制信号，并向与被选电容器32A连接的第二电极层PL传输第一编程信号，以击穿被选电容器32A。被选电容器32A为存储单元中与被选晶体管31A电连接的电容器32中的一个。

在写入阶段，被选晶体管31A导通，与被选晶体管31A的第二极313相连的位线BL上传输的第一位线控制信号通过晶体管传输至第一极312，也即传输至被选电容器32A的第一电极321上。第二电极层PL中围绕第一电极321的部分作为第二电极322，当第二电极层PL中传输第一编程信号，也即第二电极322上传输第一编程信号。

第一位线控制信号施加在被选电容器32A的第一电极321上，第一编程信号施加在被选电容器32A的第二电极322上，第一位线控制信号的电压与第一编程信号的电压之差大于被选电压器32A的击穿电压，从而使得被选电容器32A击穿，从而存储第一存储信息。

示例性的，第一存储信息可以为“1”。

示例性的，第一编程信号可以大于第一位线控制信号。第一编程信号的电压可以是2.9V，第一位线控制信号的电压可以是0V。

其中，在写入阶段，被选晶体管31A和被选电容器32A的数量可以是单个，也可以是多个。当被选晶体管31A的数量为多个时，多个被选晶体管31A可以连接同一条字线WL，多个被选晶体管31A也可以分别连接多条字线WL。同样的，当被选晶体管31A的数量为多个时，多个被选晶体管31A可以连接同一条位线BL，多个被选晶体管31A也可以连接多条位线BL。

可以理解，除被选晶体管31A外，与被选晶体管31A相连的字线WL上还可以连接多个未被选晶体管31B，从而在写入阶段使多未被选晶体管31B打开。然而，连接同一条字线WL的被选晶体管31A和未被选晶体管31B连接的位线不同，因此在写入阶段，被选晶体管31A连接的位线BL内传输第一位线控制信号，与被选晶体管31A连接同一字线WL的未被选晶体管31B所连接的位线BL内传输第二位线控制信号。被选电容器在第一位线控制信号和第一编程信号的电压差下被击穿，与未被选晶体管相连的未被选电容器在第二位线控制信号和第一编程信号的电压差下不会被击穿，处于正常工作状态。

在一次编程存储器300中，多个存储单元中除了和与被选晶体管31A相连的字线连接的存储单元外，还包括与其他字线连接的存储单元。

基于此，在一些实施例中，该控制方法可以包括：

在写入阶段：

向其他字线WL传输第二字线驱动信号，以使未被选晶体管31A关断。向其他位线BL传输第二位线控制信号。向其他第二电极层PL传输第二编程信号。其中，其他字线WL为除与被选晶体管31A连接的字线WL外的字线WL，其他位线BL为除与被选晶体管31A连接的位线BL外的位线BL。其他第二电极层PL为除与被选电容器32A相连的第二电极层PL外的第二电极层PL。

这样，在写入阶段，将一次编程存储器300中与其他字线连接的存储单元中的晶体管关断，使得与其他字线连接存储单元中的电容器不会被与被选晶体管相连的位线BL上的电压影响，未被选存储单元中的存储信息也不会由“0”变为“1”。从而保证一次编程存储器300写入存储信息的准确性。

在一些实施例中，在写入阶段之前，控制方法还包括：在预充电阶段，

向字线WL传输第一字线驱动信号，以导通晶体管31。向位线BL传输第二位线控制信号，并向第二电极层PL输出第二编程信号，第二位线控制信号与第二编程信号的电压相等。

其中，“第二位线控制信号与第二编程信号的电压相等”，可以是第二位线控制信号与第二编程信号的电压完全相等，也可以是第二位线控制信号与第二编程信号的电压近似相等。

这样，在预充电阶段，所有晶体管31导通，位线BL接收的第二位线控制信号传输至电容器的第一电极321上，第二电极层PL接收的第二编程信号传输至电容器32的第二电极322上，电容器32的第一电极321和第二电极322上的电压相等或近似相等，电容器32上的无功耗损失，有利于提高电容器32的使用寿命。

在一些实施例中，该控制方法可以包括：

在读取阶段，

向与被选晶体管31A连接的字线WL传输第一字线驱动信号，以导通被选晶体管31A。

向与被电容器32A连接的第二电极层PL传输第三编程信号。

检测与被选晶体管31A连接的位线BL上的电压，以读取被选电容器32A所存储的信息；被选电容器32A为存储单元302中与被选晶体管31A电连接的电容器32中的一个。

此时，与被选晶体管31A连接的位线BL用于读取被选电容器中存储的信息。

示例性的，可以利用一条字线WL和多条位线BL读取一行存储单元302中的被选电容器中的存储信息。

在一些示例中，检测位线BL上的电压，以读取被选电容器32A所存储的信息，包括：

当检测到与被选晶体管连接的位线BL上的电压为第三编程信号的电压时，读取第一存储信息。

此时，被选电容器32A在写入阶段被击穿，从而使得第二电极层PL接收的第三编程信号通过被击穿的电容器32、导通的被选晶体管31A传输至与被选晶体管31A位线BL上。

在一些示例中，位线BL与灵敏放大器相连，这样在与被选晶体管连接的位线BL上的电压处于上升阶段时，还未达到第三变成信号的电压时，也可以判定被选电容器存储第一存储信息。示例性的，当读取时间为15ns，读取电压544mV时，可以判定被选电容器存储第一存储信息。

当检测到与被选晶体管连接的位线BL上的电压为零电压时，读取第二存储信息。

此时，被选电容器32A在写入阶段保证正常状态，与被电容器32A连接的第二电极层PL传输第三编程信号不能通过电容器传输至位线BL上，由于被选晶体管31A与被选电容器32A相连，被选电容器32A的第一电极321在预充电阶段时的电压通过电路放电，变为零电压，与被选晶体管连接的位线BL的电压也为零电压。

一次编程存储器300中，多个存储单元中除了和与被选晶体管相连的字线连接的存储单元外，还包括与其他字线连接的存储单元。在读取阶段，与其他字线连接的存储单元中存储的信息可以不被读取。此时，在一些实施例中，该控制方法可以包括：

在读取阶段，

向其他字线WL传输第二字线驱动信号，以使未被选晶体管31A关断。向其他位线BL传输第二位线控制信号。向其他第二电极层PL传输第二编程信号。

其中，其他字线WL为除与被选晶体管31A连接的字线WL外的字线WL，其他位线BL为除与被选晶体管31A连接的位线BL外的位线BL。其他第二电极层PL为除与被选电容器32A相连的第二电极层PL外的第二电极层PL。

一次编程存储器300用于存储信息，在写入阶段完成后，并不是一直在向外输出数据，大多时间都在处于待机状态。

基于此，在一些实施例中，该控制方法可以包括：

在待机阶段，

向字线WL传输第二字线驱动信号，以关断晶体管。向位线BL传输第二位线控制信号，并向第二电极层PL输出第二编程信号，第二位线控制信号与第二编程信号的电压相等。

通过设置待机阶段，使得一次编程存储器300可以在预充电阶段、写入阶段、读取阶段后切换至待机状态，降低一次编程存储器300的功耗。

动态随机读取存储器(dynamic random access memory，DRAM)具有高密度，低成本的特性，广泛使用在服务器、计算机、移动终端等计算系统中。DRAM由一晶体管一电容器(one transistor and one capacitor，1T1C)组成，结构简单，面积上具有较大优势，在大容量存储市场具有广泛前景。然而，动态随机读取存储器由于电容漏电，需要定期刷新，以及为了保证冗余硬件等功能，需要利用一次编程存储器存储配置参数。与仅由一晶体管一电容器组成，可随工艺尺寸减小而增加存储密度的DRAM相比，增加一次编程存储器后的存储系统的结构更加复杂且尺寸较大，存储系统的整体密度较低。

基于此，如图16所示，本申请一些实施例还提供了一种存储器系统1000，包括动态随机读取存储器400和一次编程存储器300，动态随机读取存储器400与一次编程存储器300耦接。一次编程存储器300为上述任一实施所述的一次编程存储器。

这样，存储系统1000中的一次编程存储器300在包括一定数量的存储单元302，存储一定量的数据时，与相关技术中的一次编程存储器300相比尺寸可以更小，从而使存储系统100的尺寸更小，存储密度更高。

其中，如图16所示，动态随机读取存储器400可以包括存储阵列410、冗余列420、冗余行430、行译码器440和列译码器450。其中，行译码器440中包含存储阵列410中各行存储单元的行地址和列译码器450包含存储阵列410中各列存储单元的列地址。行译码器440和列译码器450用于对存储阵列410中的存储单元进行控制，向设定存储单元中写入数据或读取设定存储单元中的数据。冗余行420中包括多行存储单元，冗余列430包括多列存储单元，冗余行420和冗余列430可以用于在存储阵列410中的存储单元出现故障时提供用于替换的存储单元，还可以在存储阵列中的存储单元数量不足时，提供更多的存储单元。

示例性的，存储系统1000中可以包括两个一次编程存储器300，一个一次编程存储器300与冗余行420相连，另一个一次编程存储器300与冗余列相连。此时，一次编程存储器300还可以存储冗余行中各行存储单元的行地址或冗余列内的存储单元的列地址，从而用于控制冗余行中的一个或多个存储单元存储信息，或控制冗余列中的一个或多个存储单元存储信息。

可以理解，本申请所提供的存储器系统1000中的器件的组成可以并不仅限于此。

在一些示例中，一次编程存储器300的存储单元302可以和动态随机读取存储器400中的存储阵列410、冗余列420、冗余行430内的存储单元一起制备，从而简化存储系统的制备工艺，降低存储系统的制备成本。

在一些示例中，动态随机读取存储器400的存储阵列410、冗余列420、冗余行430中的存储单元以及一次编程存储器的存储单元均可以使用后道工艺制作。从而同时提高动态随机读取存储器400的存储阵列410、冗余列420、冗余行430内的存储单元的集成密度以及一次编程存储器的存储单元的集成密度，进一步有利于实现存储系统的高集成化。

一次编程存储器300不仅可以应用于存储系统1000中，用于保证DRAM的正常工作，还可以单独作为存储器应用于电子设备中。

基于此，本申请一些实施例提供一种电子设备2000。如图17所示，本申请一些实施例提供了一种电子设备2000包括：存储器2100、处理器2200、输入设备2300、输出设备2400等部件。本领域技术人员可以理解到，图17中示出的电子设备的结构并不构成对该电子设备2000的限定，该电子设备2000可以包括比如图17所示的部件更多或更少的部件，或者可以组合如图17所示的部件中的某些部件，或者可以与如图17所示的部件布置不同。

存储器2100用于存储软件程序以及模块。存储器300主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子设备的使用所创建的数据(比如音频数据、图像数据、电话本等)等。此外，存储器2100包括外存储器2110和内存储器2120。外存储器2110和内存储器2120存储的数据可以相互传输。外存储器2110例如包括硬盘、U盘、软盘等。内存储器2120例如包括动态随机存取存储器(dynamic random access memory，DRAM)、只读存储器等。

处理器2200是上述电子设备2000的控制中心，利用各种接口和线路连接整个电子设备2000的各个部分，通过运行或执行存储在存储器2100内的软件程序和/或模块，以及调用存储在存储器2100内的数据，执行电子设备2000的各种功能和处理数据，从而对电子设备2000进行整体监控。可选的，处理器2200可以包括一个或多个处理单元。例如，处理器2200可以包括中央处理器(central processing unit，CPU)、人工智能(artificialintelligence，AI)处理器、数字信号处理器(digital signal processor，DSP)和神经网络处理器，还可以是其他特定集成电路(application specific integrated circuit，ASIC)等。图17中以处理器2200为CPU为例，CPU可以包括运算器2210和控制器2220。运算器2210获取内存储器2120存储的数据，并对内存储器2120存储的数据进行处理，处理后的结果通常送回内存储器2120。控制器2220可以控制运算器2210对数据进行处理，控制器2220还可以控制外存储器2110和内存储器2120存储数据或读取数据。

输入设备2300用于接收输入的数字或字符信息，以及产生与电子设备2000的用户设置以及功能控制有关的键信号输入。示例的，输入设备2300可以包括触摸屏以及其他输入设备。触摸屏，也称为触摸面板，可收集用户在触摸屏上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触摸屏上或在触摸屏附近的操作)，并根据预先设定的程式驱动相应的连接装置。其他输入设备可以包括但不限于物理键盘、功能键(比如音量控制按键、电源开关按键等)、轨迹球、鼠标、操作杆等中的一种或多种。上述处理器2200中的控制器2220还可以控制输入设备2300接收输入的信号或不接收输入的信号。此外，输入设备2300接收到的输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入可以存储在内存储器2120中。

输出设备2400用于输出输入设备2300输入，并存储在内存储器2120中的数据对应的信号。例如，输出设备2400输出声音信号或视频信号。上述处理器2200中的控制器2220还可以控制输出设备2400输出信号或不输出信号。

需要说明的是，图17中的粗箭头用于表示数据的传输，粗箭头的方向表示数据传输的方向。例如，输入设备2300和内存储器2120之间的单向箭头表示输入设备2300接收到的数据向内存储器2120传输。又例如，运算器2210和内存储器2120之间的双向箭头表示内存储器2120存储的数据可以向运算器2210传输，且运算器2210处理后的数据可以向内存储器2120传输。图17中的细箭头表示控制器2220可以控制的部件。示例的，控制器2220可以对外存储器2110、内存储器2120、运算器2210、输入设备2300和输出设备2400等进行控制。

可选的，电子设备2000还可以包括各种传感器。例如陀螺仪传感器、湿度计传感器、红外线传感器、磁力计传感器等，在此不再赘述。可选的，该电子设备2000还可以包括无线保真(wireless fidelity，WiFi)模块、蓝牙模块等，在此不再赘述。

可以理解的是，本申请任一项所述的一次编程存储器300可以作为上述电子设备2000中的存储器2100。例如，本申请实施例提供的一次编程存储器300可以作为上述存储器2100中的外存储器2110，也可以作为上述存储器2100中的内存储器2120。

本申请一些实施例所提供的电子设备2000所能够达到的技术效果与上述任一实施例所述的一次编程存储器300所能够达到的技术效果相同，在此不再赘述。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。