一种电位转换电路及芯片

技术领域

本申请涉及电力电子技术领域，尤其涉及一种电位转换电路及芯片。

背景技术

随着集成电路产品的发展，对功能集成度的要求越来越高。越来越多的功能模块被设计在一个复杂的电源系统之中。出于对功耗、辐射、面积和兼容性等的考虑，在一个集成电路系统中，通常都会同时设置有多个电源域，各电压域下信号的传输变得普遍，电位转换电路被更加广泛的使用。电位转换可分为从高电压域到低电压域和从低电压域到高电压域的两种转换需求。高电压域到低电压域的转换方法，通常直接通过两级反相器实现，低电压域到高电压域的转换相对复杂，需要考虑包括高低电压域的压差范围、转换的数字信号工作频率等影响因素。

目前，现有的低电压域到高电压域的电位转换电路如图1所示，主要由反相器、正反馈电路以及开关管模块构成，该电路虽然可以满足减小电路面积的要求，并可以提高输入信号速度，但在当低电压域电源VDDL掉电时，Vb节点的电压和Vc节点的电压存在不确定电位，电位转换电路工作于不确定状态，存在漏电风险。同时，输出信号Voh也存在不确定电位的情况，将输出信号Voh作为输入信号的设备也存在漏电风险和非预期的工作状态。

发明内容

本申请实施例提供了一种电位转换电路及芯片，用以解决现有技术存在的当低电压域电源掉电时电位转换电路的工作状态和输出信号不确定的问题。

本申请实施例提供的技术方案如下：

一方面，本申请实施例提供了一种电位转换电路，包括：上电状态检测电路、第一电位转换电路、第二电位转换电路、第一电源和第二电源；其中，第一电源的电压低于第二电源的电压；

上电状态检测电路的第一端与第一电源连接，上电状态检测电路的第二端与第一电位转换电路的第一端连接，上电状态检测电路的第三端与地连接；上电状态检测电路用于检测第一电源的电压值，并根据第一电源的电压值生成上电状态信号；

第一电位转换电路的第二端与第一电源连接，第一电位转换电路的第三端与第二电源连接，第一电位转换电路的第四端与第二电位转换电路的第一端连接，第一电位转换电路的第五端与地连接；第一电位转换电路用于将上电状态信号转换为以第二电源作为电压域的上电状态信号；

第二电位转换电路的第二端与外部第一电路连接，第二电位转换电路的第三端与第一电源连接，第二电位转换电路的第四端与第二电源连接，第二电位转换电路的第五端与外部第二电路连接，第二电位转换电路的第六端与地连接；第二电位转换电路用于基于第二电源作为电压域的上电状态信号和外部第一电路输入的数字信号确定输出至外部第二电路的目标数字信号，并在第二电源作为电压域的上电状态信号为掉电状态信号时，控制输出至第二电路的目标数字信号为固定值。

在一种可能的实施方式中，第一电位转换电路包括：第一反相器模块、第一正反馈模块、充放电模块、第一反相器、第二反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管以及第一电阻；

第一NMOS管的栅极与上电状态检测电路的第二端连接，第一NMOS管的漏极分别与第二NMOS管的源极、第二NMOS管的栅极、第三NMOS管的栅极和充放电模块的第一端连接，第一NMOS管的源极与地连接；第二NMOS管的漏极经第一电阻连接至充放电模块的第二端；充放电模块的第二端还与第二电源连接；第二NMOS管的基极与地连接；第三NMOS管的漏极与第一正反馈模块的第二端连接，第三NMOS管的源极分别与第一NMOS管的源极和地连接；第四NMOS管的栅极与第一反相器的输出端连接，第四NMOS管的漏极与第一正反馈模块的第二端连接，第四NMOS管的源极分别与第五NMOS管的源极和地连接；第五NMOS管的栅极与第二反相器的输出端连接，第五NMOS管的漏极与第一正反馈模块的第一端连接，第五NMOS管的源极与地连接，第五NMOS管的漏极与地连接；

第一正反馈模块的第一端与第一反相器模块的第一端连接，第一正反馈模块的第三端和第四端均与第二电源连接；

第一反相器模块的第二端与第二电源连接，第一反相器模块的第三端与地连接，第一反相器模块的第四端与第二电位转换电路的第一端连接；

第一反相器的输入端与上电状态检测电路的第二端连接，第一反相器的输出端与第二反相器的输入端连接；第一反相器的第一供电端和第二反相器的第一供电端与第一电源连接，第一反相器的第二供电端和第二反相器的第二供电端与地连接。

在一种可能的实施方式中，充放电模块包括：第一PMOS管或电容；

第一PMOS管的栅极与第一NMOS管的漏极连接，第一PMOS管的源极经第一电阻与第二NMOS管的漏极连接，第一PMOS管的漏极与第一电源连接；

电容的第一端与第一NMOS管的漏极连接，电容的第二端与第一电源连接，电容的第二端还经第一电阻与第二NMOS管的漏极连接连接。

在一种可能的实施方式中，第一正反馈模块包括：第二PMOS管和第三PMOS管；

第二PMOS管的源极作为第一正反馈模块的第一端，第三PMOS管的源极作为第一正反馈模块的第二端，第二PMOS管的漏极作为第一正反馈模块的第三端，第三PMOS管的漏极作为第一正反馈模块的第四端，第二PMOS管的栅极与第三PMOS管的源极连，第三PMOS管的栅极与第二PMOS管的源极连接。

在一种可能的实施方式中，第一反相器模块包括：第四PMOS管和第六NMOS管；

第四PMOS管的栅极作为第一反相器模块的第一端，第四PMOS管的漏极作为第一反相器模块的第二端，第四PMOS管的源极作为第一反相器模块的第四端；

第六NMOS管的栅极与第四PMOS管的栅极连接，第六NMOS管的漏极与第四PMOS管的源极连接，第六NMOS管的源极作为第一反相器模块的第三端。

在一种可能的实施方式中，第二电位转换电路包括：第二反相器模块、第二正反馈模块、第三反相器、第四反相器、第五反相器、第六反相器、第七NMOS管、第八NMOS管、第九NMOS管、第五PMOS管；

第三反相器的输入端与外部第一电路连接，第三反相器的输出端分别与第四反相器的输入端和第七NMOS管的栅极连接，第四反相器的输出端与第八NMOS管的栅极连接；第五反相器的输入端与第一电位转换电路的第四端连接，第五反相器的输出端与第六反相器的输入端连接，第六反相器的输出端与第九NMOS管的栅极连接；第三反相器的第一供电端和第四反相器的第一供电端与第一电源连接，第五反相器的第一供电端和第六反相器的第一供电端与第二电源连接，第三反相器的第二供电端、第四反相器的第二供电端、第五反相器的第二供电端和第六反相器的第二供电端均与地连接；

第七NMOS管的漏极与第二正反馈模块的第一端连接，第八NMOS管的漏极与第二正反馈模块的第二端连接，第七NMOS管的源极和第八NMOS管的源极均与第九NMOS管的漏极连接；第二正反馈模块的第三端和第四端均与第二电源连接；

第二反相器模块的第一端与第二正反馈模块的第二端连接，第二反相器模块的第二端与第二电源连接，第二反相器模块的第三端与地连接，第二反相器模块的第四端与外部第二电路连接；

第五PMOS管的栅极与第六反相器的输出端连接，第五PMOS管的源极与第二反相器模块的第一端连接，第五PMOS管的漏极与第二电源连接。

在一种可能的实施方式中，第二电位转换电路包括：第二反相器模块、第二正反馈模块、第三反相器、第四反相器、第五反相器、第六反相器、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管；

第三反相器的输入端与外部第一电路连接，第三反相器的输出端分别与第四反相器的输入端和第七NMOS管的栅极连接，第四反相器的输出端与第八NMOS管的栅极连接；第五反相器的输入端与第一电位转换电路的第四端连接，第五反相器的输出端与第六反相器的输入端连接，第六反相器的输出端与第九NMOS管的栅极连接；第三反相器的第一供电端和第四反相器的第一供电端与第一电源连接，第五反相器的第一供电端和第六反相器的第一供电端与第二电源连接，第三反相器的第二供电端、第四反相器的第二供电端、第五反相器的第二供电端和第六反相器的第二供电端均与地连接；

第七NMOS管的漏极与第二正反馈模块的第一端连接，第八NMOS管的漏极与第二正反馈模块的第二端连接，第七NMOS管的源极和第八NMOS管的源极均与第九NMOS管的漏极连接；第二正反馈模块的第三端和第四端均与第二电源连接；

第二反相器模块的第一端与第二正反馈模块的第二端连接，第二反相器模块的第二端与第二电源连接，第二反相器模块的第三端与地连接，第二反相器模块的第四端与外部第二电路连接；

第十NMOS管的栅极与第五反相器的输出端连接，第十NMOS管的源极与地连接，第十NMOS管的漏极与第二反相器模块的第一端连接。

在一种可能的实施方式中，第二电位转换电路包括：第二反相器模块、第二正反馈模块、第三反相器、第四反相器、第五反相器、第六反相器、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第五PMOS管；

第三反相器的输入端与外部第一电路连接，第三反相器的输出端分别与第四反相器的输入端和第七NMOS管的栅极连接，第四反相器的输出端与第八NMOS管的栅极连接；第五反相器的输入端与第一电位转换电路的第四端连接，第五反相器的输出端与第六反相器的输入端连接，第六反相器的输出端分别与第九NMOS管的栅极和第十NMOS管的栅极连接；第三反相器的第一供电端和第四反相器的第一供电端与第一电源连接，第五反相器的第一供电端和第六反相器的第一供电端与第二电源连接，第三反相器的第二供电端、第四反相器的第二供电端、第五反相器的第二供电端和第六反相器的第二供电端均与地连接；

第九NMOS管的漏极与第二正反馈模块的第一端连接，第九NMOS管的源极与第七NMOS管的漏极连接，第九NMOS管的基极与地连接；第十NMOS管的漏极与第二正反馈模块的第二端连接，第十NMOS管的源极与第八NMOS管的漏极连接，第十NMOS管的基极与地连接；第七NMOS管的源极和第八NMOS管的源极均与地连接；第二正反馈模块的第三端和第四端均与第二电源连接；

第二反相器模块的第一端与第二正反馈模块的第二端连接，第二反相器模块的第二端与第二电源连接，第二反相器模块的第三端与地连接，第二反相器模块的第四端与外部第二电路连接；

第五PMOS管的栅极与第六反相器的输出端连接，第五PMOS管的源极与第二反相器模块的第一端连接，第五PMOS管的漏极与第二电源连接。

在一种可能的实施方式中，第二电位转换电路包括：第二反相器模块、第二正反馈模块、第三反相器、第四反相器、第五反相器、第六反相器、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管；

第三反相器的输入端与外部第一电路连接，第三反相器的输出端分别与第四反相器的输入端和第七NMOS管的栅极连接，第四反相器的输出端与第八NMOS管的栅极连接；第五反相器的输入端与第一电位转换电路的第四端连接，第五反相器的输出端与第六反相器的输入端连接，第六反相器的输出端分别与第九NMOS管的栅极和第十NMOS管的栅极连接；第三反相器的第一供电端和第四反相器的第一供电端与第一电源连接，第五反相器的第一供电端和第六反相器的第一供电端与第二电源连接，第三反相器的第二供电端、第四反相器的第二供电端、第五反相器的第二供电端和第六反相器的第二供电端均与地连接；

第九NMOS管的漏极与第二正反馈模块的第一端连接，第九NMOS管的源极与第七NMOS管的漏极连接，第九NMOS管的基极与地连接；第十NMOS管的漏极与第二正反馈模块的第二端连接，第十NMOS管的源极与第八NMOS管的漏极连接，第十NMOS管的基极与地连接；第七NMOS管的源极和第八NMOS管的源极均与地连接；第二正反馈模块的第三端和第四端均与第二电源连接；

第二反相器模块的第一端与第二正反馈模块的第二端连接，第二反相器模块的第二端与第二电源连接，第二反相器模块的第三端与地连接，第二反相器模块的第四端与外部第二电路连接；

第十一NMOS管的栅极与第五反相器的输出端连接，第十一NMOS管的源极与地连接，第十一NMOS管的漏极与第二反相器模块的第一端连接。

另一方面，本申请实施例提供了一种芯片，包括：第一电路、第二电路和本申请实施例提供的电位转换电路；

电位转换电路的输入端与第一电路连接，电位转换电路的输出端与第二电路连接。

本申请实施例的有益效果如下：

本申请实施例中，通过上电状态检测电路检测第一电源的电压值，并根据第一电源的电压值生成上电状态信号，第一电位转换电路将上电状态信号转换为以第二电源作为电压域的上电状态信号，第二电位转换电路基于第二电源作为电压域的上电状态信号和外部第一电路输入的数字信号确定输出至外部第二电路的目标数字信号，并在第二电源作为电压域的上电状态信号为掉电状态信号时，控制输出至第二电路的目标数字信号为固定值，可以在第一电源处于掉电状态时，使电位转换电路内部各节点也有固定状态，从而能够输出有固定状态的目标数字信号，且电路中不存在漏电风险。同时，传输至外部第二电路的目标数字信号有固定状态，使用目标数字信号的第二电路有固定输入状态，不存在漏电风险和非预期的工作状态。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地可以从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中特别指出的结构来实现和获得。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例中传统电位转换电路的电路结构示意图；

图2为本申请实施例中电位转换电路的一种电路结构示意图；

图3a为本申请实施例中上电状态检测电路的一种电路结构示意图；

图3b为本申请实施例中上电状态检测电路的工作波形图；

图4为本申请实施例中第一电位转换电路的第一种电路结构示意图；

图5为本申请实施例中第一电位转换电路的第二种电路结构示意图；

图6为本申请实施例中第一电位转换电路的第三种电路结构示意图；

图7为本申请实施例中第一电位转换电路的第四种电路结构示意图；

图8为本申请实施例中第二电位转换电路的第一种电路结构示意图；

图9为本申请实施例中第二电位转换电路的第二种电路结构示意图；

图10为本申请实施例中第二电位转换电路的第三种电路结构示意图；

图11为本申请实施例中第二电位转换电路的第四种电路结构示意图；

图12为本申请实施例中上芯片的一种电路结构示意图。

具体实施方式

为了使本申请的目的、技术方案及有益效果更加清楚明白，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，并不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请中提及的“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样的用语在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。

本申请实施例提供了一种电位转换电路，参阅图2所示，本申请实施例提供的电位转换电路100至少包括：上电状态检测电路110、第一电位转换电路120、第二电位转换电路130、第一电源140和第二电源150；其中，第一电源140的电压低于第二电源150的电压；

上电状态检测电路110的第一端与第一电源140连接，上电状态检测电路110的第二端与第一电位转换电路120的第一端连接，上电状态检测电路110的第三端与地连接；上电状态检测电路110用于检测第一电源140的电压值，并根据第一电源140的电压值生成上电状态信号；

第一电位转换电路120的第二端与第一电源140连接，第一电位转换电路120的第三端与第二电源150连接，第一电位转换电路120的第四端与第二电位转换电路130的第一端连接，第一电位转换电路120的第五端与地连接；第一电位转换电路120用于将上电状态信号转换为以第二电源150作为电压域的上电状态信号；

第二电位转换电路130的第二端与外部第一电路连接，第二电位转换电路130的第三端与第一电源140连接，第二电位转换电路130的第四端与第二电源150连接，第二电位转换电路130的第五端与外部第二电路连接，第二电位转换电路130的第六端与地连接；第二电位转换电路130用于基于第二电源150作为电压域的上电状态信号和外部第一电路输入的数字信号确定输出至外部第二电路的目标数字信号，并在第二电源150作为电压域的上电状态信号为掉电状态信号时，控制输出至第二电路的目标数字信号为固定值。

实际应用中，第一电源140的电压VDDL低于第二电源150的电压VDDH，第一电源140一般为低电压域电源，第二电源150一般为高电压域电源。上电状态检测电路110检测第一电源140的电压值，在第一电源140的电压值高于预设的上电阈值时，生成的上电状态信号为低电压域电压VDDL，表示第一电源140处于上电状态；在第一电源140的电压值低于预设的上电阈值时，生成的上电状态信号为地电位GND，表示第一电源140处于掉电状态。第一电位转换电路120用于将上电状态信号转换为以第二电源150作为电压域的上电状态信号，在上电状态信号为低电压域电压VDDL时，将其转换为高电压域电压VDDH输出至第二电位转换电路130；在上电状态信号为地电位GND时，将地电位GND输出至第二电位转换电路130。第二电位转换电路130在第二电源150作为电压域的上电状态信号为地电位GND，即掉电状态信号时，不考虑外部第一电路输入的数字信号的电平情况，控制输出至第二电路的目标数字信号为固定值，该固定值一般为地电位GND。在第二电源150作为电压域的上电状态信号为高电压域电压VDDH时，将外部第一电路输入的数字信号进行电位转换得到目标数字信号传输至第二电路，具体的，外部第一电路输入的数字信号为低电压域电压VDDL，则将其转换为低电压域电压VDDH传输至第二电路，外部第一电路输入的数字信号为地电位GND，则将地电位GND传输至第二电路。

在具体实施时，本发明实施例提供的电位转换电路中，上电状态检测电路110可以有多种具体结构实现其功能。例如图3a所示，上电状态检测电路可以由比较器构成，比较器的正输入端与第一电源140连接，比较器的负输入端输入电压阈值vth，比较器的输出端与第一电位转换电路120的第一端连接。图3b所示为由比较器构成的上电状态检测电路的工作波形图。当第一电源的电压VDDL高于电压阈值vth，比较器输出高电平至第一电位转换电路120；当第一电源的电压VDDL低于电压阈值vth，比较器输出低电平至第一电位转换电路120。

这样，当第一电源处于掉电状态时，电位转换电路内部各节点也有固定状态，从而能够输出有固定状态的目标数字信号，电位转换电路中不存在漏电风险。同时，传输至第二电路的目标数字信号有固定状态，使用目标数字信号的第二电路有固定输入状态，不存在漏电风险和非预期的工作状态。

在具体实施时，本发明实施例提供的电位转换电路中，第一电位转换电路120可以有多种具体结构实现其功能。例如图4所示，第一电位转换电路120至少包括：第一反相器模块121、第一正反馈模块122、充放电模块123、第一反相器inv1、第二反相器inv2、第一NMOS管Qn1、第二NMOS管Qn2、第三NMOS管Qn3、第四NMOS管Qn4、第五NMOS管Qn5以及第一电阻R1；

第一NMOS管Qn1的栅极与上电状态检测电路110的第二端连接，第一NMOS管Qn1的漏极分别与第二NMOS管Qn2的源极、第二NMOS管Qn2的栅极、第三NMOS管Qn3的栅极和充放电模块123的第一端连接，第一NMOS管Qn1的源极与地连接；第二NMOS管Qn2的漏极经第一电阻R1连接至充放电模块123的第二端；充放电模块123的第二端还与第二电源连接；第二NMOS管Qn2的基极与地连接；第三NMOS管Qn3的漏极与第一正反馈模块122的第二端连接，第三NMOS管Qn3的源极分别与第一NMOS管Qn1的源极和地连接；第四NMOS管Qn4的栅极与第一反相器inv1的输出端连接，第四NMOS管Qn4的漏极与第一正反馈模块122的第二端连接，第四NMOS管Qn4的源极分别与第五NMOS管Qn5的源极和地连接；第五NMOS管Qn5的栅极与第二反相器inv2的输出端连接，第五NMOS管Qn5的漏极与第一正反馈模块122的第一端连接，第五NMOS管Qn5的源极与地连接，第五NMOS管Qn5的漏极与地连接；

第一正反馈模块122的第一端与第一反相器模块121的第一端连接，第一正反馈模块122的第三端和第四端均与第二电源150连接；

第一反相器模块121的第二端与第二电源150连接，第一反相器模块121的第三端与地连接，第一反相器模块121的第四端与第二电位转换电路130的第一端连接；

第一反相器inv1的输入端与上电状态检测电路110的第二端连接，第一反相器inv1的输出端与第二反相器inv2的输入端连接；第一反相器inv1的第一供电端和第二反相器inv2的第一供电端与第一电源140连接，第一反相器inv1的第二供电端和第二反相器inv2的第二供电端与地连接。

实际应用中，第一电阻用于第二电源上电后对其所在支路的限流。第一反相器模块121用于将输入的信号相位反转180°。第一正反馈模块122用于在第一目标端的电压被拉低时，将第一正反馈模块122第一目标端的电压下拉到GND，将第二目标端的电压上拉至第一正反馈模块122的第三端和第四端连接的电源的电压；第一正反馈模块122还用于第一正反馈模块122用于在第一目标端的电压被上拉时，将第一目标端的电压上拉至第一正反馈模块122的第三端和第四端连接的电源的电压，将第二目标端的电压下拉至GND。其中，第一目标端为第一正反馈模块122模块的第一端或第二端，第二目标端为第一正反馈模块122模块的第一端和第二端中除第一目标端之外的一端。充放电模块123用于通过第二电源150充电，将VF节点的电压上拉至VDDH电位。第二电源150初次上电后，通过充放电模块123将Vf节点充电到VDDH电位。针对第一电源140的电压情况，将第一电位转换电路120的工作状态分为以下三种：

第一种工作状态为第一电源140未上电的状态。此时上电状态检测电路110输出的上电状态信号POL为GND，第一NMOS管Qn1关断，Vf节点的电压为VDDH，第三NMOS管Qn3导通，Vd节点的电压被第三NMOS拉低。第一正反馈模块122将Vd节点的电压进一步下拉到GND，将Ve节点的电压进一步上拉到VDDH。Ve节点的电压经过第一反相器模块121反转后输出的以第二电源150作为电压域的上电状态信号POH为GND。这样，可以实现在第一电源140未上电时，第一电位转换电路120中各元件和电路输出的确定状态，并且，第一电位转换电路120此时无漏电问题。

第二种工作状态为第一电源140未上电后的状态。此时，上电状态检测电路110输出的上电状态信号POL为VDDL，第一NMOS管Qn1导通，Vf节点的电压被下拉到GND。第二NMOS管Qn2的栅极和源极都连接到Vf节点，第二NMOS管Qn2工作在关断状态，第二NMOS管Qn2的等效电阻大于1G欧姆，此时漏电流小于1nA。Vf节点的电压为GND，第三NMOS管Qn3关断，Vc节点的电压为GND，第四NMOS管Qn4关断，Vb节点的电压为VDDL，第五NMOS管Qn5导通将Ve节点的电压拉低。第一正反馈模块122将Ve节点的电压进一步下拉到GND，将Vd节点电压进一步上拉到VDDH。Ve节点的电压经过第一反相器模块121反转后输出的以第二电源150作为电压域的上电状态信号POH为VDDH。这样，在第一电源140上电后，第一电位转换电路120的漏电流小于1nA，漏电电流很小。

第三种工作状态为第一电源140上电后又掉电的状态。此时，由于上电状态检测电路110在第一电源的电压VDDL低于电压阈值vth时输出低电平至第一电位转换电路120，上电状态检测电路110输出的上电状态信号POL的变化早于VDDL的变化，Vc节点的电压和Vb节点的电压可在一定时间内分别转换为固定的VDDL和GND状态，使第四NMOS管Qn4导通，第五NMOS管Qn5关断，同样的，在第一正反馈模块122作用下，将Vd节点的电压进一步下拉到GND，将Ve节点的电压进一步上拉到VDDH。Ve节点的电压经第一反相器模块121反转后输出的以第二电源150作为电压域的上电状态信号POH为GND。这样，可以实现第一电源140上电后又掉电时，第一电位转换电路120中各元件和电路输出的确定状态，并且，第一电位转换电路120此时无漏电问题。

在具体实施时，本发明实施例提供的电位转换电路中，第一电位转换电路120中的充放电模块123可以有多种具体结构实现其功能。充放电模块123至少包括：第一PMOS管Qp1或电容C；

第一PMOS管Qp1的栅极与第一NMOS管Qn1的漏极连接，第一PMOS管Qp1的源极经第一电阻R1与第二NMOS管Qn2的漏极连接，第一PMOS管Qp1的漏极与第一电源140连接；

电容C的第一端与第一NMOS管Qn1的漏极连接，电容C的第二端与第一电源140连接，电容C的第二端还经第一电阻R1与第二NMOS管Qn2的漏极连接。

实际应用中，参阅图5所示，充放电模块123可以是电容C，电容C在第二电源150初次上电后充电，将Vf节点充电到VDDH电位。参阅图6所示，充放电模块123还可以是第一NMOS管Qn1，第一NMOS管Qn1的漏极和源极还分别与基极连接。在第二电源150初次上电后给第一NMOS管Qn1的寄生电容C充电，也可以将Vf节点充电到VDDH电位。

在具体实施时，本发明实施例提供的电位转换电路中，第一正反馈模块122可以有多种具体结构实现其功能。例如图7所示，第一正反馈模块122至少包括：第二PMOS管Qp2和第三PMOS管Qp3；

第二PMOS管Qp2的源极作为第一正反馈模块122的第一端，第三PMOS管Qp3的源极作为第一正反馈模块122的第二端，第二PMOS管Qp2的漏极作为第一正反馈模块122的第三端，第三PMOS管Qp3的漏极作为第一正反馈模块122的第四端，第二PMOS管Qp2的栅极与第三PMOS管Qp3的源极连，第三PMOS管Qp3的栅极与第二PMOS管Qp2的源极连接。

实际应用中，第一正反馈模块122主要是在第二PMOS管Qp2的源极的电压被拉低时，将第二PMOS管Qp2的源极的电压下拉到GND，将第三PMOS管Qp3的源极的电压上拉至第一正反馈模块122的第三端和第四端连接的电源的电压；同样的，第三PMOS管Qp3的源极的电压被拉低时，将第三PMOS管Qp3的源极的电压下拉到GND，将第二PMOS管Qp2的源极的电压上拉至第一正反馈模块122的第三端和第四端连接的电源的电压。反之，第二PMOS管Qp2的源极的电压被上拉时，将第二PMOS管Qp2的源极的电压上拉至第一正反馈模块122的第三端和第四端连接的电源的电压，将第三PMOS管Qp3的源极的电压下拉至GND；同样的第三PMOS管Qp3的源极的电压被上拉时，将第三PMOS管Qp3的源极的电压上拉至第一正反馈模块122的第三端和第四端连接的电源的电压，将第二PMOS管Qp2的源极的电压下拉至GND。

在具体实施时，本发明实施例提供的电位转换电路中，第一反相器模块121可以有多种具体结构实现其功能。例如图7所示，第一反相器模块121包括：第四PMOS管Qp4和第六NMOS管Qn6；

第四PMOS管Qp4的栅极作为第一反相器模块121的第一端，第四PMOS管Qp4的漏极作为第一反相器模块121的第二端，第四PMOS管Qp4的源极作为第一反相器模块121的第四端；

第六NMOS管Qn6的栅极与第四PMOS管Qp4的栅极连接，第六NMOS管Qn6的漏极与第四PMOS管Qp4的源极连接，第六NMOS管Qn6的源极作为第一反相器模块121的第三端。

实际应用中，在第一反相器模块121的第一端输入为VDDH时，第四PMOS管Qp4截止，第六NMOS管Qn6导通，第一反相器模块121的第四端输出GND；在第一反相器模块121的第一端输入为GND时，第四PMOS管Qp4导通，第六NMOS管Qn6截止，第一反相器模块121的第四端输出VDDH。

在具体实施时，本发明实施例提供的电位转换电路中，第二电位转换电路130可以有多种具体结构实现其功能。例如图8所示，本申请实施例中第一种第二电位转换电路130至少包括：第二反相器模块131、第二正反馈模块132、第三反相器inv3、第四反相器inv4、第五反相器inv5、第六反相器inv6、第七NMOS管Qn7、第八NMOS管Qn8、第九NMOS管Qn9、第五PMOS管Qp5；

第三反相器inv3的输入端与外部第一电路连接，第三反相器inv3的输出端分别与第四反相器inv4的输入端和第七NMOS管Qn7的栅极连接，第四反相器inv4的输出端与第八NMOS管Qn8的栅极连接；第五反相器inv5的输入端与第一电位转换电路120的第四端连接，第五反相器inv5的输出端与第六反相器inv6的输入端连接，第六反相器inv6的输出端与第九NMOS管Qn9的栅极连接；第三反相器inv3的第一供电端和第四反相器inv4的第一供电端与第一电源140连接，第五反相器inv5的第一供电端和第六反相器inv6的第一供电端与第二电源150连接，第三反相器inv3的第二供电端、第四反相器inv4的第二供电端、第五反相器inv5的第二供电端和第六反相器inv6的第二供电端均与地连接；

第七NMOS管Qn7的漏极与第二正反馈模块132的第一端连接，第八NMOS管Qn8的漏极与第二正反馈模块132的第二端连接，第七NMOS管Qn7的源极和第八NMOS管Qn8的源极均与第九NMOS管Qn9的漏极连接；第二正反馈模块132的第三端和第四端均与第二电源150连接；

第二反相器模块131的第一端与第二正反馈模块132的第二端连接，第二反相器模块131的第二端与第二电源150连接，第二反相器模块131的第三端与地连接，第二反相器模块131的第四端与外部第二电路连接；

第五PMOS管Qp5的栅极与第六反相器inv6的输出端连接，第五PMOS管Qp5的源极与第二反相器模块131的第一端连接，第五PMOS管Qp5的漏极与第二电源150连接。

实际应用中，第二电位转换电路130中的第二反相器模块131和第二正反馈模块132的具体构成可以与第一电位转换电路120中由第五PMOS管Qp5和第六NMOS管Qn6的第一反相器模块121和由第二PMOS管Qp2和第三PMOS管Qp3构成的第一正反馈模块122相同，也可以采用共其他可以实现相应的功能的电路。第一种第二电位转换电路130的工作原理如下：

在第一电源140上电后，以第二电源150作为电压域的上电状态信号POH的电压为VDDH，Vg节点的电压为VDDH，第九NMOS管Qn9导通，第五PMOS管Qp5关断。当外部第一电路输入的数字信号Vil为VDDL时，Vc节点的电压为VDDL，Vb节点的电压为GND，第七NMOS管Qn7导通，第八NMOS管Qn8关断，Vd节点的电压被拉低，由PMOS管Q1和PMOS管Q2构成的第二正反馈模块132将Vd节点的电压进一步下拉到GND，将Ve节点的电压进一步上拉到VDDH，Vd节点的电压经过由PMOS管Q3和NMOS管Q4构成的第二反相器模块131输出为VDDH，即为输出至外部第二电路的目标数字信号Voh。当外部第一电路输入的数字信号Vil为GND时，Vc节点的电压为GND，Vb节点的电压为VDDL，第七NMOS管Qn7关断，第八NMOS管Qn8导通，Ve节点的电压被拉低，由PMOS管Q1和PMOS管Q2构成的第二正反馈模块132将Ve节点的电压进一步下拉到GND，将Vd节点的电压进一步上拉到VDDH，Vd节点的电压经过由PMOS管Q3和NMOS管Q4构成的第二反相器模块131输出为GND，即为输出至外部第二电路的目标数字信号Voh。

当第一电源140掉电时，以第二电源150作为电压域的上电状态信号POH为GND，Vg节点的电压为GND，第九NMOS管Qn9关断，第七NMOS管Qn7和第八NMOS管Qn8没有到GND的通路。Vg节点的电压为GND，第五PMOS管Qp5导通，将Vd节点端的电压上拉到VDDH。由PMOS管Q1和PMOS管Q2构成的第二正反馈模块132将Ve节点的电压进一步下拉到GND，将Vd节点的电压进一步上拉到VDDH。Vd节点的电压经过由PMOS管Q3和NMOS管Q4第二反相器模块131输出为GND，即为输出至外部第二电路的目标数字信号Voh。

这样，通过设置第九NMOS管Qn9在第一电源140掉电时断开，以切断第七NMOS管Qn7和第八NMOS管Qn8到GND的通路，使第七NMOS管Qn7和第八NMOS管Qn8存在确定的截至状态，避免第一电源140掉电时第七NMOS管Qn7和第八NMOS管Qn8的开关状态不确定的问题，且电路没有漏电问题；此外，设置第五PMOS管Qp5用于在第一电源140掉电时，给Vd节点的电压一个确定VDDH的电位，使第二正反馈模块132工作在确定的状态，以使输出至外部第二电路的目标数字信号Voh为确定状态GND，外部第二电路也可以工作在确定状态下。

在具体实施时，本发明实施例提供的电位转换电路中，第二电位转换电路130可以有多种具体结构实现其功能。例如图9所示，本申请实施例中第二种第二电位转换电路130至少包括：第二反相器模块131、第二正反馈模块132、第三反相器inv3、第四反相器inv4、第五反相器inv5、第六反相器inv6、第七NMOS管Qn7、第八NMOS管Qn8、第九NMOS管Qn9、第十NMOS管Qn10；

第三反相器inv3的输入端与外部第一电路连接，第三反相器inv3的输出端分别与第四反相器inv4的输入端和第七NMOS管Qn7的栅极连接，第四反相器inv4的输出端与第八NMOS管Qn8的栅极连接；第五反相器inv5的输入端与第一电位转换电路120的第四端连接，第五反相器inv5的输出端与第六反相器inv6的输入端连接，第六反相器inv6的输出端与第九NMOS管Qn9的栅极连接；第三反相器inv3的第一供电端和第四反相器inv4的第一供电端与第一电源140连接，第五反相器inv5的第一供电端和第六反相器inv6的第一供电端与第二电源150连接，第三反相器inv3的第二供电端、第四反相器inv4的第二供电端、第五反相器inv5的第二供电端和第六反相器inv6的第二供电端均与地连接；

第七NMOS管Qn7的漏极与第二正反馈模块132的第一端连接，第八NMOS管Qn8的漏极与第二正反馈模块132的第二端连接，第七NMOS管Qn7的源极和第八NMOS管Qn8的源极均与第九NMOS管Qn9的漏极连接；第二正反馈模块132的第三端和第四端均与第二电源150连接；

第二反相器模块131的第一端与第二正反馈模块132的第二端连接，第二反相器模块131的第二端与第二电源150连接，第二反相器模块131的第三端与地连接，第二反相器模块131的第四端与外部第二电路连接；

第十NMOS管Qn10的栅极与第五反相器inv5的输出端连接，第十NMOS管Qn10的源极与地连接，第十NMOS管Qn10的漏极与第二反相器模块131的第一端连接。

实际应用中，第二种第二电位转换电路130是将第一种第二电位转换电路130的第五PMOS管Qp5替换为第十NMOS管Qn10，并通过将第十NMOS管Qn10的栅极与第五反相器inv5的输出端连接，第十NMOS管Qn10的源极与地连接，第十NMOS管Qn10的漏极与第二反相器模块131的第一端连接。第十NMOS管Qn10用于在第一电源140掉电时，给Vd节点的电压一个确定GND的电位，具体的，当第一电源140掉电时，以第二电源150作为电压域的上电状态信号POH为GND，Vg节点的电压为GND，第九NMOS管Qn9关断，第七NMOS管Qn7和第八NMOS管Qn8没有到GND的通路。Vj节点的电压为VDDH，第十NMOS管Qn10导通，将Vd节点端的电压下拉到GND。由PMOS管Q1和PMOS管Q2构成的第二正反馈模块132将Ve节点的电压进一步上拉到VDDH，将Vd节点的电压进一步下拉到GND。Vd节点的电压经过由PMOS管Q3和NMOS管Q4构成的第二反相器模块131输出为VDDH，即为输出至外部第二电路的目标数字信号Voh。在第一电源140上电后，第十NMOS管Qn10截止，其他工作原理与第一种第二电位转换电路130相同。

这样，通过设置第九NMOS管Qn9在第一电源140掉电时断开，以切断第七NMOS管Qn7和第八NMOS管Qn8到GND的通路，使第七NMOS管Qn7和第八NMOS管Qn8存在确定的截至状态，避免第一电源140掉电时第七NMOS管Qn7和第八NMOS管Qn8的开关状态不确定的问题，且电路没有漏电问题；此外，设置第十NMOS管Qn10用于在第一电源140掉电时，给Vd节点的电压一个确定GND的电位，使第二正反馈模块132工作在确定的状态，以使输出至外部第二电路的目标数字信号Voh为确定状态VDDH，外部第二电路也可以工作在确定状态下。

在具体实施时，本发明实施例提供的电位转换电路中，第二电位转换电路130可以有多种具体结构实现其功能。例如图10所示，本申请实施例中第三种第二电位转换电路130至少包括：第二反相器模块131、第二正反馈模块132、第三反相器inv3、第四反相器inv4、第五反相器inv5、第六反相器inv6、第七NMOS管Qn7、第八NMOS管Qn8、第九NMOS管Qn9、第十NMOS管Qn10、第五PMOS管Qp5；

第三反相器inv3的输入端与外部第一电路连接，第三反相器inv3的输出端分别与第四反相器inv4的输入端和第七NMOS管Qn7的栅极连接，第四反相器inv4的输出端与第八NMOS管Qn8的栅极连接；第五反相器inv5的输入端与第一电位转换电路120的第四端连接，第五反相器inv5的输出端与第六反相器inv6的输入端连接，第六反相器inv6的输出端分别与第九NMOS管Qn9的栅极和第十NMOS管Qn10的栅极连接；第三反相器inv3的第一供电端和第四反相器inv4的第一供电端与第一电源140连接，第五反相器inv5的第一供电端和第六反相器inv6的第一供电端与第二电源150连接，第三反相器inv3的第二供电端、第四反相器inv4的第二供电端、第五反相器inv5的第二供电端和第六反相器inv6的第二供电端均与地连接；

第九NMOS管Qn9的漏极与第二正反馈模块132的第一端连接，第九NMOS管Qn9的源极与第七NMOS管Qn7的漏极连接，第九NMOS管Qn9的基极与地连接；第十NMOS管Qn10的漏极与第二正反馈模块132的第二端连接，第十NMOS管Qn10的源极与第八NMOS管Qn8的漏极连接，第十NMOS管Qn10的基极与地连接；第七NMOS管Qn7的源极和第八NMOS管Qn8的源极均与地连接；第二正反馈模块132的第三端和第四端均与第二电源150连接；

第二反相器模块131的第一端与第二正反馈模块132的第二端连接，第二反相器模块131的第二端与第二电源150连接，第二反相器模块131的第三端与地连接，第二反相器模块131的第四端与外部第二电路连接；

第五PMOS管Qp5的栅极与第六反相器inv6的输出端连接，第五PMOS管Qp5的源极与第二反相器模块131的第一端连接，第五PMOS管Qp5的漏极与第二电源150连接。

实际应用中，本申请实施例中第三种第二电位转换电路130是在第二正反馈模块132与第七NMOS管Qn7和第八NMOS管Qn8之间设置第九NMOS管Qn9和第十NMOS管Qn10替代第一种第二电位转换电路130中第七NMOS管Qn7和第八NMOS管Qn8与地之间的第九NMOS管Qn9。第九NMOS管Qn9用于切断或接通第七NMOS管Qn7与第二正反馈模块132的连接，以实现切断或接通第七NMOS管Qn7到VDDH的通路。第十NMOS管Qn10用于切断或接通第八NMOS管Qn8与第二正反馈模块132的连接，以实现切断或接通第八NMOS管Qn8到VDDH的通路。第三种第二电位转换电路130的工作原理如下：

在第一电源140上电后，以第二电源150作为电压域的上电状态信号POH的电压为VDDH，Vg节点的电压为VDDH，第九NMOS管Qn9导通和第十NMOS管Qn10导通，第五PMOS管Qp5关断。其它器件工作状态和节点的电压与第一种第二电位转换电路130相同。

当第一电源140掉电时，以第二电源150作为电压域的上电状态信号POH为GND，Vg节点的电压为GND，第九NMOS管Qn9和第十NMOS管Qn10均关断，第七NMOS管Qn7和第八NMOS管Qn8没有到VDDH的通路。Vg节点的电压为GND，第五PMOS管Qp5导通，将Vd节点端的电压上拉到VDDH。由PMOS管Q1和PMOS管Q2构成的第二正反馈模块132将Ve节点的电压进一步下拉到GND，将Vd节点的电压进一步上拉到VDDH。Vd节点的电压经过由PMOS管Q3和NMOS管Q4构成的第二反相器模块131输出为GND，即为输出至外部第二电路的目标数字信号Voh。

这样，通过设置第九NMOS管Qn9和第十NMOS管Qn10在第一电源140掉电时断开，以切断第七NMOS管Qn7和第八NMOS管Qn8到GND的通路，使第七NMOS管Qn7和第八NMOS管Qn8存在确定的截至状态，避免第一电源140掉电时第七NMOS管Qn7和第八NMOS管Qn8的开关状态不确定的问题，且电路没有漏电问题；此外，设置第五PMOS管Qp5用于在第一电源140掉电时，给Vd节点的电压一个确定VDDH的电位，使第二正反馈模块132工作在确定的状态，以使输出至外部第二电路的目标数字信号Voh为确定状态GND，外部第二电路也可以工作在确定状态下。

在具体实施时，本发明实施例提供的电位转换电路中，第二电位转换电路130可以有多种具体结构实现其功能。例如图11所示，本申请实施例中第四种第二电位转换电路130至少包括：第二反相器模块131、第二正反馈模块132、第三反相器inv3、第四反相器inv4、第五反相器inv5、第六反相器inv6、第七NMOS管Qn7、第八NMOS管Qn8、第九NMOS管Qn9、第十NMOS管Qn10、第十一NMOS管Qn11；

第三反相器inv3的输入端与外部第一电路连接，第三反相器inv3的输出端分别与第四反相器inv4的输入端和第七NMOS管Qn7的栅极连接，第四反相器inv4的输出端与第八NMOS管Qn8的栅极连接；第五反相器inv5的输入端与第一电位转换电路120的第四端连接，第五反相器inv5的输出端与第六反相器inv6的输入端连接，第六反相器inv6的输出端分别与第九NMOS管Qn9的栅极和第十NMOS管Qn10的栅极连接；第三反相器inv3的第一供电端和第四反相器inv4的第一供电端与第一电源140连接，第五反相器inv5的第一供电端和第六反相器inv6的第一供电端与第二电源150连接，第三反相器inv3的第二供电端、第四反相器inv4的第二供电端、第五反相器inv5的第二供电端和第六反相器inv6的第二供电端均与地连接；

第九NMOS管Qn9的漏极与第二正反馈模块132的第一端连接，第九NMOS管Qn9的源极与第七NMOS管Qn7的漏极连接，第九NMOS管Qn9的基极与地连接；第十NMOS管Qn10的漏极与第二正反馈模块132的第二端连接，第十NMOS管Qn10的源极与第八NMOS管Qn8的漏极连接，第十NMOS管Qn10的基极与地连接；第七NMOS管Qn7的源极和第八NMOS管Qn8的源极均与地连接；第二正反馈模块132的第三端和第四端均与第二电源150连接；

第二反相器模块131的第一端与第二正反馈模块132的第二端连接，第二反相器模块131的第二端与第二电源150连接，第二反相器模块131的第三端与地连接，第二反相器模块131的第四端与外部第二电路连接；

第十一NMOS管Qn11的栅极与第五反相器inv5的输出端连接，第十一NMOS管Qn11的源极与地连接，第十一NMOS管Qn11的漏极与第二反相器模块131的第一端连接。

实际应用中，第四种第二电位转换电路130是将第三种第二电位转换电路130的第五PMOS管Qp5替换为第十一NMOS管Qn11，并通过将第十一NMOS管Qn11的栅极与第五反相器inv5的输出端连接，第十一NMOS管Qn11的源极与地连接，第十一NMOS管Qn11的漏极与第二反相器模块131的第一端连接。第十NMOS管Qn10用于在第一电源140掉电时，给Vd节点的电压一个确定GND的电位，具体的，当第一电源140掉电时，以第二电源150作为电压域的上电状态信号POH为GND，Vg节点的电压为GND，第九NMOS管Qn9和第十NMOS管Qn10均关断，第七NMOS管Qn7和第八NMOS管Qn8没有到VDDH的通路。Vj节点的电压为VDDH，第十一NMOS管Qn11导通，将Vd节点端的电压下拉到GND。由PMOS管Q1和PMOS管Q2构成的第二正反馈模块132将Vd节点的电压进一步下拉到GND，将Ve节点的电压进一步上拉到VDDH。Vd节点的电压经过由PMOS管Q3和NMOS管Q4构成的第二反相器模块131输出为VDDH，即为输出至外部第二电路的目标数字信号Voh。在第一电源140上电后，第十一NMOS管Qn11截止，其他工作原理与第三种第二电位转换电路130相同。

这样，通过设置第九NMOS管Qn9在第一电源140掉电时断开，以切断第七NMOS管Qn7和第八NMOS管Qn8到GND的通路，使第七NMOS管Qn7和第八NMOS管Qn8存在确定的截至状态，避免第一电源140掉电时第七NMOS管Qn7和第八NMOS管Qn8的开关状态不确定的问题，且电路没有漏电问题；此外，设置第十NMOS管Qn10用于在第一电源140掉电时，给Vd节点的电压一个确定GND的电位，使第二正反馈模块132工作在确定的状态，以使输出至外部第二电路的目标数字信号Voh为确定状态VDDH，外部第二电路也可以工作在确定状态下。

另外，基于上述实施例，本申请还提供了一种芯片200，参阅图12所示，本申请实施例提供的芯片200至少包括：第一电路210、第二电路220和本申请实施例提供的上述电位转换电路100；

电位转换电路100的输入端与第一电路210连接，电位转换电路的输出端与第二电路220连接。本申请实施例提供芯片的功能详见上述稳压电路实施例，在此不再赘述。

应当注意，尽管在上文详细描述中提及了装置的若干单元或子单元，但是这种划分仅仅是示例性的并非强制性的。实际上，根据本申请的实施方式，上文描述的两个或更多单元的特征和功能可以在一个单元中具体化。反之，上文描述的一个单元的特征和功能可以进一步划分为由多个单元来具体化。

此外，尽管在附图中以特定顺序描述了本申请方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。