处理设备控制方法、装置、电子设备和存储介质

技术领域

本公开涉及智能终端技术领域，尤其涉及一种处理设备方法、装置、电子设备和存储介质。

背景技术

手机等移动智能产品大多采用的独立SOC(System on Chip，片上系统)芯片解决方案，在这类独立SOC芯片方案中，CPU(中央处理单元，Central Processing Unit)、DPU(显示处理单元，Data Process Unit)以及Flash(存储处理单元)均在SOC内部。随着产品的不断迭代更新，出现了通过增加协处理器的形式，实现拼接的方案。

发明内容

本公开提供一种处理设备控制方法、装置、电子设备和存储介质。

本公开采用以下的技术方案。

在一些实施例中，本公开提供一种处理设备控制方法，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述第二处理器用于接收显示图像并发送给显示部件进行显示，所述控制方法包括：

响应于目标信息，所述第二处理器停止接收显示图像；

所述第一处理器读取预存在所述第二处理器以外的第一预设图像，并将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示；

所述第二处理器进行重置；

所述第一处理器停止发送所述第一预设图像，所述第二处理器恢复接收显示图像并发送给所述显示部件进行显示。

在一些实施例中，本公开提供一种处理设备控制方法，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述控制方法包括：

响应于开机上电，所述第一处理器进行初始化；

所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件；

所述第一处理器读取开机图像；

在所述第一处理器的内核系统启动之前以及所述第二处理器的显示处理单元初始化之前，所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示。

在一些实施例中，本公开提供一种处理设备控制装置，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述第二处理器用于接收显示图像并发送给显示部件进行显示，所述控制装置包括：第一控制模块和第二控制模块；

第二控制模块，用于响应于目标信息，控制所述第二处理器停止接收显示图像；

所述第一控制模块，用于控制所述第一处理器读取预存在所述第二处理器以外的第一预设图像，并将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示；

所述第二控制模块，还用于控制所述第二处理器进行重置；

所述第一控制模块，还用于控制所述第一处理器停止发送所述第一预设图像；

所述第二控制模块还用于控制所述第二处理器恢复接收显示图像并发送给所述显示部件进行显示。

在一些实施例中，本公开提供一种处理设备控制装置，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述控制装置包括：

第一控制模块，用于响应于开机上电，控制所述第一处理器进行初始化；

第一控制模块，还用于控制所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件；

所述第一控制模块，还用于控制所述第一处理器读取开机图像；

所述第一控制模块，还用于在所述第一处理器的内核系统启动之前以及所述第二处理器的显示处理单元初始化之前，控制所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示。

在一些实施例中，本公开提供一种电子设备，包括：至少一个存储器和至少一个处理器；

其中，存储器用于存储程序代码，处理器用于调用所述存储器所存储的程序代码执行上述的方法。

在一些实施例中，本公开提供一种计算机可读存储介质，所述计算机可读存储介质用于存储程序代码，所述程序代码在被处理器运行时，促使所述处理器执行上述方法。

本公开的一些实施例中，在第二处理器需要重置的情况下，将读取第一预设图像，并将第一预设图像发送到显示部件，并且第一预设图像不是位于第二处理器内，且不经过第二处理器的显示部件，从而避免在第二处理器重置期间显示部件黑屏，从而提高了用户的使用体验。

附图说明

结合附图并参考以下具体实施方式，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中，相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的，元件和元素不一定按照比例绘制。

图1是本公开实施例的处理设备的控制方法的流程图。

图2是本公开实施例的处理设备的结构的示意图。

图3是本公开实施例的处理设备的控制方法的交互图。

图4是本公开实施例的处理设备的控制方法的交互图。

图5是本公开实施例的第二处理器检测异常信息时的交互图。

图6是本公开实施例的处理设备的控制方法的流程图。

图7是本公开实施例中独立SOC的结构示意图。

图8是本公开实施例中独立SOC显示开机图像的时序图。

图9是本公开实施例中板级多SOC拼片的结构示意图。

图10是本公开实施例中板级多SOC拼片显示开机图像的时序图。

图11是本公开实施例的处理设备的结构的示意图。

图12是本公开实施例的处理设备的控制方法的交互图。

图13是本公开实施例的电子设备的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。

应当理解，本公开的方法实施方式中记载的各个步骤可以按和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本公开的范围在此方面不受限制。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

需要注意，本公开中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分，并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。

需要注意，本公开中提及的“一个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。

本公开实施方式中的多个装置之间所交互的消息或者信息的名称仅用于说明性的目的，而并不是用于对这些消息或信息的范围进行限制。

以下将结合附图，对本公开实施例提供的方案进行详细描述。

实施例1

本公开一些实施例中提出一种处理设备控制方法，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述第二处理器用于接收显示图像并发送给显示部件进行显示，如图1所示，图1是本公开实施例的处理设备控制方法的流程图，包括如下步骤。

S11、响应于目标信息，第二处理器停止接收显示图像。

一些实施例中，本公开提出的处理设备可以是板级多SOC拼片，如图2所示，第一处理器和第二处理器分别可以是板级多SOC拼片包括相互连接的主处理器(Main-processor)和协处理器(Co-processor)，两者可以通过PCIE(peripheral component interconnectexpress，高速串行计算机扩展总线标准)接口、SPI接口(Serial Peripheral Interface，串行外设接口)和MIPI接口(Mobile Industry Processor Interface，移动产业处理器接口)连接并通信。第一处理器可以是板级多SOC拼片的主处理器，第二处理器可以是板级多SOC拼片的协处理器，第一处理器和第二处理器可以是封装在一个SOC芯片中。第一处理器可以包括CPU(Central Processing Unit，中央处理单元，也称为主芯片)、DDR(DoubleData Rate，内存处理单元)、Flash(存储处理单元，也称为存储控制器)和DPU(显示处理单元，也称为显示控制芯片)等处理单元，第二处理器可以是用于负责显示功能，其具有处理单元，处理单元具体可以包括CPU、DDR和DPU等处理单元,其可以不具有Flash。第二处理器，具体的可以是第二处理器中的显示处理单元DPU接收来自处理设备的外部的显示图像并传输给显示部件。显示部件如图2所示可包括DDIC(Display Driver IC，显示驱动芯片)和Panel(显示面板)，显示部件可以通过MIPI接口(具体可以是MIPIDSI接口)与第二处理器通信连接。图2中的主处理器和协处理器之间的接口中，RC(Root Complex)表示根复合体，EP(Endpoint)表示PCIE终端设备。TX表示SPI的传输方，RX表示接收方。M表示SIP的Master端，S表示SPI的Slave端。一些实施例中，目标信息可以是用于指示第二处理器需要重置的信息，其可以是第一处理器或第二处理器接收到的。目标信息例如可以是异常信息，异常信息可以是第一处理器或第二处理器检测到的异常信息，在检测到异常信息后可以发送给第二处理器或第一处理器，或者目标信息是第二处理器需要重置的控制信息，可以是第一处理器接收到目标信息后发送给第二处理器。在接收到目标信息后，第二处理器将停止接收显示图像。

S12、第一处理器读取预存在第二处理器以外的第一预设图像，并将第二第一预设图像不经过第二处理器的处理单元发送到第二显示部件进行显示。

一些实施例中，因为第二处理器停止接收显示图像，所以为了防止显示部件显示异常，第一处理器将读取预存储的第一预设图像，因为第二处理器需要进行重置，因此第一预设图像是存储在第二处理器的外部的，其可以是存储在第一处理器的内存处理单元DDR中。第一预设图像可以是静态图像或动态图像，第一预设图像可以是有一个或多个。因为第二处理器即将重置，其内部的各个处理单元，例如CPU、DDR等可能会重启，因此第一预设图像没有经过第一处理器的各个处理单元(CPU、DDR、DPU)，而直接发送给显示部件进行显示。

S13、第二处理器进行重置。

一些实施例中，可以是控制第二处理器重启，此时第一处理器不会掉电，仍然正常读取第一预设图像并发送到显示部件。

S14、第一处理器停止发送第一预设图像，第二处理器恢复接收显示图像并发送给显示部件进行显示。

一些实施例中，第一处理器可以停止读取和发送第一预设图像，第二处理器在重置后可以恢复接收显示图像以及发送给显示部件的功能。

本公开的一些实施例中，在第二处理器需要重置的情况下，将读取第一预设图像，并将第一预设图像发送到显示部件，并且第一预设图像不是位于第二处理器内，且不经过第二处理器的显示部件，从而避免在第二处理器重置期间显示部件黑屏。

一些实施例中，以处理设备为板级多SOC拼片为例，协处理器负责显示功能，当主处理器正常，但协处理器发生故障时，协处理器会进行复位重启操作，此时主处理器不会掉电。如果显示部件黑屏，则用户的体验较差，本公开的一些实施例中，在协处理器发生故障需要复位重启时，能够保持显示部件显示第一预设图像，从而能够提高用户的使用体验。

在本公开的一些实施例中，所述第二处理器与所述第一处理器通过第一通信接口通信连接，所述第二处理器与所述显示部件通过第二通信接口通信连接，所述第一通信接口与所述第二通信接口之间具有直通链路；

将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示，包括：所述第一处理器向第一通信接口发送所述第一预设图像，以使所述第一预设图像经所述第一通信接口、所述直通链路和所述第二通信接口发送到所述显示部件进行显示。

一些实施例中，第一通信接口可以是图2中主处理器和协处理器之间的MIPI接口，第二通信接口可以是协处理器与显示部件之间的MIPI接口，如2所示，第一通信接口与第二通信接口之间具有直通链路(图2中的虚线，箭头为第一预设图像的传输方向)，通过直通链路(direct through)实现了直连模式。第一预设图像被读取出来后，将经过第一通信接口、直通链路和第二通信接口发送到显示部件，而不会经过第二处理器的CPU、DDR和DPU等显示部件。

在本公开的一些实施例中，响应于目标信息，所述第二处理器停止接收显示图像之后，所述第一处理器向第一通信接口发送所述第一预设图像之前，还包括：所述第一处理器通过第三通信接口向所述第二处理器发送第一通知，以告知所述第二处理器启用所述直通链路。

一些实施例中，第三通信接口可以是图2中的SPI接口，SPI接口的Master端向Slave端发送第一通知，Slave段配置MIPI选择MIPI的RX到MIPI的TX的直通链路。

在本公开的一些实施例中，所述第二处理器停止接收显示图像之后，在将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示之前，还包括：所述第二处理器读取预存的第二预设图像，并将所述第二预设图像发送到所述显示部件进行显示，直到所述第一预设图像被发送到所述显示部件进行显示。一些实施例中，所述第二预设图像存储在所述第二处理器的内存处理单元中。

一些实施例中，在第二处理器启动后第二预设图像加载到第二处理器的DDR的固定中，第二处理器检测到发生故障(例如软件故障、watchdog故障)的异常信息时，将配置显示处理单元DPU读取第二预设图像进行显示，这样在第一预设图像被读取之前，显示部件也不会出现黑屏无显示内容的情况。

在本公开的一些实施例中，响应于目标信息，所述第二处理器停止接收显示图像，包括：响应于所述第二处理器检测到异常信息或检测到重置第二处理器的信息，所述第二处理器向所述第一处理器发送第二通知并停止接收显示图像；或者，响应于所述第一处理器检测到异常信息或检测到重置第二处理器的信息，所述第一处理器向所述第二处理器发送第三通知，以使所述第二处理器停止接收外部的显示图像。

一些实施例中，本公开提出的方法的应用场景，可以是第二处理器检测到的发生故障，或者第二处理器需要主动重置的场景。或者，可以是第一处理器需要主动重置第二处理器(例如第二处理器卡死，无法响应，包括keeplive超时、看门狗异常等)。第二通知可以是告知第一处理器检测到了异常信息或需要重置第而处理器的信息。第三通知可以是告知第二处理器检测到了异常信息或者需要重置第二处理器的信息。

图4和图5分别示意了两个具体的实施例。以下分别进行说明。在图3中，针对协处理器(第二处理器)检测到内部故障发生，或者协处理器需要主动重启的场景。

初始化，主处理器和协处理器载入第一预设图像和第二预设图像到各自的DDR中。

发生异常Exception，收到异常通知Exception Notify协处理器的CPU。

协处理器的DPU停止接收外部的显示图像，切换DPU从固定位置读取第二预设图像(read picture)，数据发送(data picture send)通过MIPIDSI发送到显示部件。

协处理器的CPU通知主处理器故障发生(Notify Exception happended)；

主处理器CPU收到故障发生的通知后，通过spi接口配置协处理器直通显示模式，直通链路开启(enabledirect through mode by spi)；

主处理器DPU读取预置的第一预设图像，通过MIPI发送到显示部件显示；

主处理器CPU控制协处理器重置(warm reset)；

协处理器重启后重新初始化，协处理器CPU切换直通模式到正常模式(disabledirect through mode)；

主处理器停止读取第一预设图像，切换正常图像数据进行显示。

其中，协处理器DPU读取预置内存，是为防止主处理器未第一时间处理协处理器异常引起超时而导致黑屏。

在图4中，主要针对主处理器(第一处理器)需要主动复位协处理器(第二处理器)、协处理器卡死无法响应处理场景(包括keeplive超时、看门狗异常、pmic异常等)，如图4所示：

初始化，主处理器和协处理器载入第一预设图像和第二预设图像到各自的DDR中。

主处理器CPU收到复位协处理器信号或者协处理器异常信号(Reset Signal orException Notify)；

主处理器CPU通知协处理器进行复位处理，然后通过spi接口配置协处理器显示直通模式；

主处理器DPU读取已预置的图片数据，传递发送到直通链路，送到显示部件显示。

主处理器CPU操作重置协处理器(warm reset，此时协直通链路不重启)；

协处理器重启之后，重新初始化显示通路，切换直通模式到正常模式；

主处理器在协处理器重启完成后停止读取第一预设图像，切换到正常数据图像显示；

在本公开的一些实施例中，所述第二处理器通过如下方式检测所述异常信息：所述第二处理器获取当前时间到上一次接收到显示图像的时间间隔；

若所述时间间隔达到预设时间阈值，则确定产生异常信息。

一些实施例中，如图5所示，可以是第二处理器的DPU启动帧连续检测机制，设定帧超时时间(可以是帧间距倍数)，没有外部源Source传来显示图像帧时，超时时间计数周期增加，如果未超时，则正常显示，在新一帧显示图像到来时，清除超时时间计数；当帧计数达到帧超时时间阈值时，显示部件DDIC/Panel通过MIPIDSI接口接收到无有效显示，则切换到测试模式输出，可以输出第二预设图像；在新一帧显示图像到来后，清除计数，切换为正常模式，继续正常显示。本公开的一些实施例中，第二处理器的DPU中可集成测试模式，通过数字计算模拟数字图像进行显示；DPU增加连续无图像帧检测，通过输入计数的方式进行检测，超过例如30ms无新的帧输入(检测时间软件可调)，则切换到DPU测试模式。

在本公开的一些实施例中，所述第二处理器进行重置时，所述第二处理器中的显示处理单元DPU、所述第二处理器与所述第一处理器通信之间的第一通信接口、所述第二处理器与所述显示部件之间的第二通信接口以及所述显示部件保持通电状态。

一些实施例中，在第二处理器重置时，第二处理器的显示处理单元、第一通信接口、第二通信接口以及显示部件并不重置，而是保持通电状态，从而使得第一预设图像仍然能够在第二处理器重置期间发送到显示部件，而不会黑屏。

本公开的一些实施例中，在需要重置第二处理器的场景，能够继续显示预置的图片(静态图或者动态图)，避免该场景下出现长时间用户可感知的黑屏，提升用户体验以及产品可靠性竞争力。本公开提出的方法可以将第二额处理器重启造成的黑屏时间从原来的10s左右的黑屏消除或降低到偶现的黑屏闪烁，从而明显提高了用户的使用体验。

实施例2

在本公开的一些实施例中，还提出另一种处理设备控制方法，该设备处理方法在不冲突的情况下可以和实施例1相结合，在执行了实施例2中任一中的处理设备控制方法之后，可以执行实施例1中的任一处理设备控制方法。实施例2与实施例1的结合也应当属于本公开的保护范围内。对本公开实施例1中的名词解释和相关说明，在不冲突的情况下也适用于实施例2。

在相关技术中，如图7所示，对于独立SOC的处理设备，其具有一个处理器，包括CPU、DDR、Flash、DPU等处理单元，通过MIPI接口与显示部件通信连接，在系统启动阶段，开机图像(通常为开机logo)的显示时序图如图8所示。SOC上电(power up)，bootrom(开机自检程序)上电初始化，初始化Flash、CPU；启动进入SPL阶段，DDR上电初始化。CPU向Flash发出读DPU镜像数据(load dpu img)命令，将DPU镜像数据加载到指定位置(dpu img data)，然后上电dpu(power up dpu)。DPU上电初始化，同时cpu初始化ddic控制器；该阶段之后具备显示图像能力。CPU向Flash发出读开机logo数据(load logo)的命令，将开机logo数据存放到DDR指定位置。DPU从DDR读取开机logo数据输出到DDIC显示器；开机logo画面正常显示；对独立SOC的开机过程，从上电到开机logo正常显示的时间小于2秒。

对于增加协处理器的板级多SOC拼片产品，如图9所示，其具有主处理器(Main-processor)和协处理器(Co-processor)，显示控制放在协处理器中，这种场景硬件上有两个设计方式：协处理器带独立Flash的方式(成本较高)与协处理器不带Flash的方式(Flashless方案，成本低)。带Flash的方案是在协处理器中增加独立的Flash，优点是开机logo可以保存在协处理器侧，开机logo显示时间与独立SOC方案一致，缺点是产品成本较高；Flashless方案则是采用共享Flash的方式，Flash存储介质放在主处理器侧，优点是成本可以降低，缺点是开机logo的显示时间滞后比较多，其开机图像的显示时序图如图10所示(图10左侧为主处理器，右侧为协处理器)，在主处理器开机上电、bootrom上电和spl阶段之后，在bootloadr阶段，主处理器的CPU从Flash读取镜像数据，并且传输到协处理器，然后主处理器进入kernel阶段，主处理器的内核系统启动，协处理器的CPU、DDR初始化后主处理器和协处理器进行握手(pcie hand shake)，主处理器进入初始化进程(init process)，加载协处理器的DPU镜像数据(load dpu img)，发送到协处理器，协处理器的DPU上电初始化，然后主处理器的CPU加载logo发送到协处理器的DDR，协处理器的DPU从协处理器的DDR加载logo并通过发送到显示部件的显示驱动芯片DDIC进行显示。相较于独立SOC方案，板级多SOC拼片产品方案需要等到主处理器内核系统启动完成，init进程(init process)启动之后才能支持开机logo显示，从上电到开机logo显示预计需要10秒以上的时间，用户体验较差。

在本公开的一些实施例中，处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，如图6所示，所述控制方法包括：

S21、响应于开机上电，第一处理器进行初始化。

一些实施例中，本公开中的处理设备可以是板级多SOC拼片，如图11所示，第一处理器和第二处理器可以是板级多SOC拼片包括相互连接的主处理器(Main-processor)和协处理器(Co-processor)，两者可以通过PCIE接口、SPI接口和MIPI接口连接并通信。第一处理器可以是板级多SOC拼片的主处理器，第二处理器可以是板级多SOC拼片的协处理器，第一处理器和第二处理器可以是封装在一个SOC芯片中。第一处理器可以包括CPU(CentralProcessing Unit，中央处理单元)、DDR(Double Data Rate，内存处理单元)、Flash(存储处理单元，也称为存储控制器)和DPU(显示处理单元)等处理单元，第二处理器可以是用于负责显示功能，其具有处理单元，处理单元具体可以包括CPU、DDR和DPU等处理单元,其可以具有或不具有Flash。显示部件如图11所示可包括DDIC(Display Driver IC，显示驱动芯片)和Panel(显示面板)，显示部件可以通过MIPI接口(具体可以是MIPIDSI接口)与第二处理器通信连接。图11中的主处理器和协处理器之间的接口中，RC(Root Complex)表示根复合体，EP(Endpoint)表示PCIE终端设备。TX表示SPI的传输方，RX表示接收方。M表示SIP的Master端，S表示SPI的Slave端。一些实施例中，本实施例中的方法用于处理设备系统启动阶段，在处理设备开机上电时，第一处理器将进行初始化，具体的，此时可以初始化第一处理器中的Flash、CPU和DDR。

S22、第一处理器在不经过第二处理器的处理单元情况下向显示部件发送第一信息，以初始化显示部件。

一些实施例中，在步骤S22执行时，第二处理器可以尚未进行初始化，此时为了显示开机图像，需要先初始化显示部件，使得显示部件具有显示开机图像的能力。

S23、第一处理器读取开机图像。

一些实施例中，具体的，因为已经进行了初始化，因此此时可以是第一处理器的中央处理单元CPU从第一处理器的存储处理单元Flash中读取开机图像(例如开机logo)。

S24、在第一处理器的内核系统启动之前以及第二处理器的显示处理单元初始化之前，第一处理器将开机图像不经过第二处理器的处理单元发送到显示部件进行显示。

一些实施例中，第一处理器将开机图像在不经过第二处理器的处理单元(包括第二处理器的CPU、DDR、DPU等)的情况下，将开机图像发送到了显示部件，具体的可以是发送到显示部件的显示驱动芯片DDIC，以在显示面板进行显示。此时，第一处理器的内核系统尚未启动，第二处理器的显示处理单元尚未初始化。一些实施例中，执行S24时，第二处理器的各个处理单元(包括CPU、DDR)可以都未初始化，或者，可以CPU已经初始化。

在本公开的一些实施例中，不同于图10中加载开机图像的方法，开机图像没有经过第二处理器的处理单元，因此，不需要等待第一处理器的内核系统启动，也不需要等待第二处理器的显示处理单元初始化。不同于图10中需要等待第一处理器的内核系统启动完成以及初始化进程启动的方案，本公开实施例中，无需等待上述过程完成，从而可以加速开机图像的显示，使得板级多SOC拼片的开机图像显示时间与独立SOC的开机图像显示时间相近，提升了用户体验。本公开的方案用于第二处理器中不具有Flash的场景时，可以在降低成本的同时不增加开机图像的显示时间。

在本公开的一些实施例中，所述第二处理器与所述第一处理器通过第一通信接口通信连接，如图11所示，第一通信接口可以是MIPI接口，所述第二处理器与所述显示部件通过第二通信接口通信连接，第二通信接口可以是MIPI接口，所述第一通信接口与所述第二通信接口之间具有直通链路。如图11所示，MIPI接口的RX端和TX端之间具有直通链路(direct through)，使得第一处理器可以不经过第二处理器的处理单元直接与显示部件通信。

所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示单元，包括：所述第一处理器通过所述第一通信接口、所述直通链路和所述第二通信接口向所述显示单元发送第一信息。一些实施例中，如图11所示，可以是第一处理器的CPU通过与第二处理器之间的MIPI接口传输第一信息，第一信息到达第二处理器的RX端后，通过直通链路，传输到第二处理器的TX端，然后经第二处理器与显示部件之间的MIPI接口传输给显示部件的DDIC，使得显示部件进行初始化。

在本公开的一些实施例中，所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示，包括：所述第一处理器向第一通信接口发送所述开机图像，以使所述开机图像经所述第一通信接口、所述直通链路和所述第二通信接口发送到所述显示部件进行显示。一些实施例中，与发送第一信息的过程相同，第一处理器的DDR发送开机图像，开机经过第一通信接口到达第二处理器的RX端后，通过直通链路，传输到第二处理器的TX端，然后经第二处理器与显示部件之间的MIPI接口传输给显示部件的DDIC，使得显示部件进行显示。

在本公开的一些实施例中，响应于开机上电，所述第一处理器进行初始化之后，所述第一处理器在不经过所述第二处理器的处理单元情况下初始化所述显示单元之前，还包括：所述第一处理器通过第三通信接口向所述第二处理器发送第二信息，以告知所述第二处理器启用所述直通链路。

一些实施例中，如图11所示，第二处理器的RX与TX之间既需要直通链路，也具有通过DPU相连的通路，因此需要告知启用直通链路，第三通信接口可以是图11中的SPI接口，第一处理器通过SPI接口的Master端向Slave端发送第二信息，第二处理器的Slave段配置MIPI选择第二处理器的MIPI的RX端到MIPI的TX端的直通链路。

在本公开的一些实施例中，响应于开机上电，所述第一处理器进行初始化，包括：响应于开机上电，所述第一处理器的中央处理单元、存储处理单元和内存处理单元进行初始化。

所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件之后，在所述第一处理器读取开机图像之前，还包括：所述第一处理器中央处理单元从所述第一处理器的存储处理单元读取所述第一处理器的显示处理单元的镜像数据，加载所述镜像数据，所述第一处理器的显示处理单元上电初始化。

一些实施例中，在开机上电时，先初始化部分处理单元，尚未初始化第一处理器的显示处理单元，在初始化显示部件后能够保证具有发送第一信息的能力，然后再发送了第一信息之后，再读取镜像数据以初始化第一处理器的显示处理单元，使得第一处理器的显示处理单元可以和显示部件的初始化并行执行，从而节省时间开销。

在本公开的一些实施例中，所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示之后，还包括：所述第二处理器的中央处理单元、内存处理单元初始化；所述第一处理器的内核系统启动。一些实施例中，在发送了开机图像之后，将执行第一处理器的内核系统启动的过程以及第二处理器的处理单元的初始化过程，通过将这些过程移动到发送开启图像之后，从而使得开机图像在开机上电后很快显示，避免了用户的等待，提高了用户的使用体验。

为了更好的说明本公开提出的方法，以下结合图12提出一个具体的实施例。图12中左侧的Flash、CPU、DDR和DPU属于第一处理器，右侧的CPU、DDR和DPU属于第二处理器，DDIC属于显示部件。

在开机上电power up后，进入bootrom阶段，此阶段第一处理器的Flash和CPU进行初始化，然后进入spl阶段，第一处理器的DDR初始化，然后进入bootloader阶段，第一处理器的CPU通过第一处理器和第二处理器之间的spi接口启用直通链路(Enabledirectthrough mode us spi)，并通过该直通链路向DDIC发送第一信息以初始化显示部件(Congif ddic enable)。然后第一处理器的CPU从Flash处加载第一处理器的DPU的镜像数据(load dpu img)，为DPU上电(power up dpu)，第一处理器的DPU初始化，第一处理器的CPU从Flash处加载开机图像(load logo)，并通过直通链路发送到DDIC，使得显示部件显示开机图像。在此之后再启动第一处理器的内核系统。

实施例3

本公开还提出一种处理设备控制装置，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述第二处理器用于接收显示图像并发送给显示部件进行显示，所述控制装置包括：第一控制模块和第二控制模块；

第二控制模块，用于响应于目标信息，控制所述第二处理器停止接收显示图像；

所述第一控制模块，用于控制所述第一处理器读取预存在所述第二处理器以外的第一预设图像，并将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示；

所述第二控制模块，还用于控制所述第二处理器进行重置；

所述第一控制模块，还用于控制所述第一处理器停止发送所述第一预设图像；

所述第二控制模块还用于控制所述第二处理器恢复接收显示图像并发送给所述显示部件进行显示。

一些实施例中，所述第二处理器与所述第一处理器通过第一通信接口通信连接，所述第二处理器与所述显示部件通过第二通信接口通信连接，所述第一通信接口与所述第二通信接口之间具有直通链路；

将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示，包括：控制所述第一处理器向第一通信接口发送所述第一预设图像，以使所述第一预设图像经所述第一通信接口、所述直通链路和所述第二通信接口发送到所述显示部件进行显示。

一些实施例中，响应于目标信息，第二控制模块控制所述第二处理器停止接收显示图像之后，第一控制模块控制所述第一处理器向第一通信接口发送所述第一预设图像之前，第一控制模块还用于：控制所述第一处理器通过第三通信接口向所述第二处理器发送第一通知，以告知所述第二处理器启用所述直通链路。

一些实施例中，响应于目标信息，第二控制模块控制所述第二处理器停止接收显示图像之后，第一控制模块控制第一处理器将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示之前，第二控制模块还用于：控制所述第二处理器读取预存的第二预设图像，并将所述第二预设图像发送到所述显示部件进行显示，直到所述第一预设图像被发送到所述显示部件进行显示。

一些实施例中，所述第二预设图像存储在所述第二处理器的内存处理单元中。

一些实施例中农，响应于目标信息，控制所述第二处理器停止接收显示图像，包括：响应于所述第二处理器检测到异常信息或检测到重置第二处理器的信息，控制所述第二处理器向所述第一处理器发送第二通知并停止接收显示图像；或者，

第一控制模块响应于所述第一处理器检测到异常信息或检测到重置第二处理器的信息，控制所述第一处理器向所述第二处理器发送的第三通知；所述第二控制模块响应于所述第三通知，控制所述第二处理器停止接收外部的显示图像。

一些实施例中，所述第二控制模块还用于控制所述第二处理器通过如下方式检测所述异常信息：所述第二处理器获取当前时间到上一次接收到显示图像的时间间隔；若所述时间间隔达到预设时间阈值，则确定产生异常信息。

一些实施例中，所述第二处理器进行重置时，所述第二处理器中的显示处理单元、所述第二处理器与所述第一处理器通信之间的第一通信接口、所述第二处理器与所述显示部件之间的第二通信接口以及所述显示部件保持通电状态。

实施例4

本公开还提出一种处理设备控制装置，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述控制装置包括：

第一控制模块，用于响应于开机上电，控制所述第一处理器进行初始化；

第一控制模块，还用于控制所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件；

所述第一控制模块，还用于控制所述第一处理器读取开机图像；

所述第一控制模块，还用于在所述第一处理器的内核系统启动之前以及所述第二处理器的显示处理单元初始化之前，控制所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示。

一些实施例中，所述第二处理器与所述第一处理器通过第一通信接口通信连接，所述第二处理器与所述显示部件通过第二通信接口通信连接，所述第一通信接口与所述第二通信接口之间具有直通链路；

控制所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件，包括：控制所述第一处理器通过所述第一通信接口、所述直通链路和所述第二通信接口向所述显示部件发送第一信息；

一些实施例中，控制所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示，包括：控制所述第一处理器向第一通信接口发送所述开机图像，以使所述开机图像经所述第一通信接口、所述直通链路和所述第二通信接口发送到所述显示部件进行显示。

一些实施例中，响应于开机上电，控制所述第一处理器进行初始化之后，控制所述第一处理器在不经过所述第二处理器的处理单元情况下初始化所述显示单元之前，所述第一控制模块还用于：控制所述第一处理器通过第三通信接口向所述第二处理器发送第二信息，以告知所述第二处理器启用所述直通链路。

一些实施例中，响应于开机上电，控制所述第一处理器进行初始化，包括：响应于开机上电，控制所述第一处理器的中央处理单元、存储处理单元和内存处理单元进行初始化；

控制所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件之后，控制在所述第一处理器读取开机图像之前，所述第一控制模块还用于：控制所述第一处理器中央处理单元从所述第一处理器的存储处理单元读取所述第一处理器的显示处理单元的镜像数据，加载所述镜像数据，控制所述第一处理器的显示处理单元上电初始化。

一些实施例中，所述第一控制模块控制所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示之后，所述第二控制模块还用于控制所述第二处理器的中央处理单元、内存处理单元初始化。所述第一控制模块还用于控制所述第一处理器的内核系统启动。

对于装置的实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离模块说明的模块可以是或者也可以不是分开的。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

以上，基于实施例和应用例说明了本公开的方法及装置。此外，本公开还提供一种电子设备及计算机可读存储介质，以下说明这些电子设备和计算机可读存储介质。

下面参考图13，其示出了适于用来实现本公开实施例的电子设备(例如终端设备或服务器)800的结构示意图。本公开实施例中的终端设备可以包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、PDA(个人数字助理)、PAD(平板电脑)、PMP(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。图中示出的电子设备仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。

电子设备800可以包括处理装置(例如中央处理器、图形处理器等)801，其可以根据存储在只读存储器(ROM)802中的程序或者从存储装置808加载到随机访问存储器(RAM)803中的程序而执行各种适当的动作和处理。在RAM803中，还存储有电子设备800操作所需的各种程序和数据。处理装置801、ROM 802以及RAM 803通过总线804彼此相连。输入/输出(I/O)接口805也连接至总线804。

通常，以下装置可以连接至I/O接口805：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置806；包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置807；包括例如磁带、硬盘等的存储装置808；以及通信装置809。通信装置809可以允许电子设备800与其他设备进行无线或有线通信以交换数据。虽然图中示出了具有各种装置的电子设备800，但是应理解的是，并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。

特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置809从网络上被下载和安装，或者从存储装置808被安装，或者从ROM 802被安装。在该计算机程序被处理装置801执行时，执行本公开实施例的方法中限定的上述功能。

需要说明的是，本公开上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(射频)等等，或者上述的任意合适的组合。

在一些实施方式中，客户端、服务器可以利用诸如HTTP(HyperText TransferProtocol，超文本传输协议)之类的任何当前已知或未来研发的网络协议进行通信，并且可以与任意形式或介质的数字数据通信(例如，通信网络)互连。通信网络的示例包括局域网(“LAN”)，广域网(“WAN”)，网际网(例如，互联网)以及端对端网络(例如，ad hoc端对端网络)，以及任何当前已知或未来研发的网络。

上述计算机可读介质可以是上述电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。

上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备执行上述的本公开的方法。

可以以一种或多种程序设计语言或其组合来编写用于执行本公开的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。其中，单元的名称在某种情况下并不构成对该单元本身的限定。

本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)等等。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述第二处理器用于接收显示图像并发送给显示部件进行显示，所述控制方法包括：

响应于目标信息，所述第二处理器停止接收显示图像；

所述第一处理器读取预存在所述第二处理器以外的第一预设图像，并将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示；

所述第二处理器进行重置；

所述第一处理器停止发送所述第一预设图像，所述第二处理器恢复接收显示图像并发送给所述显示部件进行显示。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，所述第二处理器与所述第一处理器通过第一通信接口通信连接，所述第二处理器与所述显示部件通过第二通信接口通信连接，所述第一通信接口与所述第二通信接口之间具有直通链路；

将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示，包括：所述第一处理器向第一通信接口发送所述第一预设图像，以使所述第一预设图像经所述第一通信接口、所述直通链路和所述第二通信接口发送到所述显示部件进行显示。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，响应于目标信息，所述第二处理器停止接收显示图像之后，所述第一处理器向第一通信接口发送所述第一预设图像之前，还包括：所述第一处理器通过第三通信接口向所述第二处理器发送第一通知，以告知所述第二处理器启用所述直通链路。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，响应于目标信息，所述第二处理器停止接收显示图像之后，在将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示之前，还包括：所述第二处理器读取预存的第二预设图像，并将所述第二预设图像发送到所述显示部件进行显示，直到所述第一预设图像被发送到所述显示部件进行显示。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，所述第二预设图像存储在所述第二处理器的内存处理单元中。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，响应于目标信息，所述第二处理器停止接收显示图像，包括：

响应于所述第二处理器检测到异常信息或检测到重置第二处理器的信息，所述第二处理器向所述第一处理器发送第二通知并停止接收显示图像；或者，

响应于所述第一处理器检测到异常信息或检测到重置第二处理器的信息，所述第一处理器向所述第二处理器发送第三通知，以使所述第二处理器停止接收外部的显示图像。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，所述第二处理器通过如下方式检测所述异常信息：

所述第二处理器获取当前时间到上一次接收到显示图像的时间间隔；

若所述时间间隔达到预设时间阈值，则确定产生异常信息。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，所述第二处理器进行重置时，所述第二处理器中的显示处理单元、所述第二处理器与所述第一处理器通信之间的第一通信接口、所述第二处理器与所述显示部件之间的第二通信接口以及所述显示部件保持通电状态。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述控制方法包括：

响应于开机上电，所述第一处理器进行初始化；

所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件；

所述第一处理器读取开机图像；

在所述第一处理器的内核系统启动之前以及所述第二处理器的显示处理单元初始化之前，所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，所述第二处理器与所述第一处理器通过第一通信接口通信连接，所述第二处理器与所述显示部件通过第二通信接口通信连接，所述第一通信接口与所述第二通信接口之间具有直通链路；

所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件，包括：所述第一处理器通过所述第一通信接口、所述直通链路和所述第二通信接口向所述显示部件发送第一信息；和/或，

所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示，包括：所述第一处理器向第一通信接口发送所述开机图像，以使所述开机图像经所述第一通信接口、所述直通链路和所述第二通信接口发送到所述显示部件进行显示。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，响应于开机上电，所述第一处理器进行初始化之后，所述第一处理器在不经过所述第二处理器的处理单元情况下初始化所述显示单元之前，还包括：所述第一处理器通过第三通信接口向所述第二处理器发送第二信息，以告知所述第二处理器启用所述直通链路。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，响应于开机上电，所述第一处理器进行初始化，包括：响应于开机上电，所述第一处理器的中央处理单元、存储处理单元和内存处理单元进行初始化；

所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件之后，在所述第一处理器读取开机图像之前，还包括：所述第一处理器中央处理单元从所述第一处理器的存储处理单元读取所述第一处理器的显示处理单元的镜像数据，加载所述镜像数据，所述第一处理器的显示处理单元上电初始化。

根据本公开的一个或多个实施例，提供了一种处理设备控制方法，所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示之后，还包括：

所述第二处理器的中央处理单元、内存处理单元初始化；

所述第一处理器的内核系统启动。

根据本公开的一个或多个实施例，提供了一种处理设备控制装置，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述第二处理器用于接收显示图像并发送给显示部件进行显示，所述控制装置包括：第一控制模块和第二控制模块；

第二控制模块，用于响应于目标信息，控制所述第二处理器停止接收显示图像；

所述第一控制模块，用于控制所述第一处理器读取预存在所述第二处理器以外的第一预设图像，并将所述第一预设图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示；

所述第二控制模块，还用于控制所述第二处理器进行重置；

所述第一控制模块，还用于控制所述第一处理器停止发送所述第一预设图像；

所述第二控制模块还用于控制所述第二处理器恢复接收显示图像并发送给所述显示部件进行显示。

根据本公开的一个或多个实施例，提供了一种处理设备控制装置，所述处理设备包括相互通信连接的第一处理器和第二处理器，所述第二处理器与显示部件通信连接，所述控制装置包括：

第一控制模块，用于响应于开机上电，控制所述第一处理器进行初始化；

第一控制模块，还用于控制所述第一处理器在不经过所述第二处理器的处理单元情况下向显示部件发送第一信息，以初始化所述显示部件；

所述第一控制模块，还用于控制所述第一处理器读取开机图像；

所述第一控制模块，还用于在所述第一处理器的内核系统启动之前以及所述第二处理器的显示处理单元初始化之前，控制所述第一处理器将所述开机图像不经过所述第二处理器的处理单元发送到所述显示部件进行显示。

根据本公开的一个或多个实施例，提供了一种电子设备，包括：至少一个存储器和至少一个处理器；

其中，所述至少一个存储器用于存储程序代码，所述至少一个处理器用于调用所述至少一个存储器所存储的程序代码执行上述中任一项所述的方法。

根据本公开的一个或多个实施例，提供了一种计算机可读存储介质，所述计算机可读存储介质用于存储程序代码，所述程序代码在被处理器运行时，促使所述处理器执行上述方法。

以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的公开范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述公开构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

此外，虽然采用特定次序描绘了各操作，但是这不应当理解为要求这些操作以所示出的特定次序或以顺序次序执行来执行。在一定环境下，多任务和并行处理可能是有利的。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实施例中。相反地，在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实施例中。

尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。