一种LDMOS器件及其制备方法

技术领域

本公开属于半导体技术领域，具体涉及一种LDMOS器件及其制备方法。

背景技术

LDMOS(laterally-diffused metal-oxide semiconductor)是一种用于高压功率集成电路的主流器件。而雪崩电压(反向击穿电压)则是评估该器件的重要参数，现有的LDMOS器件的反向击穿电压值较小，一般在3-12V之间，目前，提高该器件耐压的方法主要包括：1、兼容场板技术，该技术能够更好地提高该器件的耐压和兼容性，但是，兼容场板技术会使得场板边缘处与硅之间的电位差很大，所以此处电场强度很大，容易提前发生击穿，而且有可能发生在表面处，因而对介质层的质量有较高的要求；2、增加漂移区的长度，漂移区长度太长会增加该器件的面积，而且会增加该器件的制造成本和电路设计难度，也不利于电路集成；其次，增加漂移区的长度会导致漂移区的电阻增大，增加LDMOS器件的导通电阻，电路容易发热，损耗增加，使得电路的稳定性下降，如何增加LDMOS器件的反向击穿电压，且同时不增加LDMOS器件的导通电阻，是本领域技术人员亟待解决的一个难题。

发明内容

针对现有技术中的不足，本公开的目的在于提供一种LDMOS器件的制备方法，本方法通过在N型阱内形成P/N/P结构，能够获得更高的off态崩溃电压，从而能够解决传统的LDMOS器件为了增加耐压而增加漂移区长度和注入剂量引起的器件面积增加和电阻增大的问题，使得本公开的LDMOS器件面积减小，且便于集成。

为实现上述目的，本公开提供以下技术方案：

一种LDMOS器件，包括：

N+衬底，

所述N+衬底上设置有外延层，所述外延层上设置有P型阱，所述P型阱表面设置有N型阱，所述N型阱表面设置有漏极，所述N型阱内设置有P/N/P结构；

所述P型阱表面还设置有源极，所述源极和N型阱之间设置有N型漂移区，所述N型漂移区上方设置有STI沟槽，所述STI沟槽内淀积有二氧化硅，所述STI沟槽以及N型漂移区上方依次设置有二氧化硅层和多晶硅层，所述二氧化硅层和多晶硅层表面刻蚀后形成栅极。

优选的，所述外延层包括N型或P型外延层。

优选的，所述P/N/P结构包括第一至第三硅槽，第一硅槽和第三硅槽内沉积有P型硅，第二硅槽内沉积有N型硅。

优选的，所述第一至第三硅槽的深度低于N型阱的下边界。

本公开还提供一种制备LDMOS器件的方法，包括以下步骤：

S100：在N+衬底上生长外延层；

S200：在外延层上注入硼离子以形成P型阱，并对P型阱在保护气体下进行高温退火；

S300：在退火后的P型阱表面形成N型阱，并对N型阱在保护气体下进行高温退火；

S400：在退火后的P型阱表面形成源极和漏极，将源极和漏极在保护气体下进行高温退火；

S500：在退火后的源极和N型阱之间形成N型漂移区，并对N型漂移区在保护气体下进行高温退火；

S600：通过光刻和干法刻蚀在N型阱内刻蚀形成第一至第三硅槽，依次在第一硅槽内进行P型硅沉积，在第二硅槽内进行N型硅沉积，在第三硅槽内再次进行P型硅沉积，以形成P/N/P结构；

S700：在退火后的N型漂移区上方通过光刻和干法刻蚀形成STI沟槽，并在STI沟槽内淀积二氧化硅；

S800：在STI沟槽以及N型漂移区表面形成二氧化硅-多晶硅层，然后在二氧化硅-多晶硅层表面通过光刻和湿法刻蚀形成栅极。

优选的，步骤S300中，通过以下步骤在退火后的P型阱表面形成N型阱：在退火后的P型阱表面通过光刻以形成第一离子注入窗口，通过第一离子注入窗口注入磷离子以形成N型阱。

优选的，步骤S400中，通过以下步骤在退火后的P型阱表面形成源极和漏极：在退火后的P型阱表面通过光刻分别形成第二离子注入窗口和第三离子注入窗口，通过第二离子注入窗口和第三离子注入窗口注入磷离子以分别形成源极和漏极。

优选的，步骤S500中，通过以下步骤在退火后的源极和N型阱之间形成N型漂移区：在退火后的源极和N型阱之间通过光刻以形成第四离子注入窗口，通过第四离子注入窗口注入磷离子以形成N型漂移区。

优选的，步骤S600中，所述P型硅的沉积浓度大于N型硅沉积的浓度。

与现有技术相比，本公开带来的有益效果为：

1、本公开提出的LDMOS器件通过在N型阱内形成P/N/P结构，不需要改变漂移区的宏观尺寸，也不需要采用传统的场版技术。P/N/P结构与N型漂移区的极性相反，在增加反向电压时，使得STI沟槽下方的耗尽层变宽，从而可以获得更高的off态崩溃电压，能解决传统的LDMOS为了增加耐压而增加漂移区长度和注入剂量引起的器件面积增加和电阻增大的问题，使得本公开的LDMOS器件面积减小，便于集成。

2、本公开提出的LDMOS器件通过在漂移区内形成P/N/P结构，使得靠近漏极的掺杂浓度和电场均匀分布，同时P/N/P结构的存在使得漂移区中载流子的浓度增加，使得漂移区的电阻降低，从而降低LDMOS器件的电阻。

3、现有技术需要通过多次外延形成P/N/P型结构，本公开仅需通过一次外延，然后通过在N型阱内刻蚀硅槽和硅沉积即可形成P/N/P结构，从而降低成本，且制备方法简单高效，实用性高。

附图说明

图1是本公开另一个实施例提供的一种LDMOS器件的制备方法中在N+衬底上生长外延层的示意图；

图2是本公开另一个实施例提供的一种LDMOS器件的制备方法中在图1所示的外延层上形成P型阱的示意图；

图3是本公开另一个实施例提供的一种LDMOS器件的制备方法中在图2所示的P型阱表面形成N型阱的示意图；

图4是本公开另一个实施例提供的一种LDMOS器件的制备方法中在图2所示的P型阱表面形成源极和漏极的示意图；

图5是本公开另一个实施例提供的一种LDMOS器件的制备方法中在图4所示的源极和N型阱之间形成N型漂移区的示意图；

图6是本公开另一个实施例提供的一种LDMOS器件的制备方法中在图3所示的N型阱内形成P/N/P结构的示意图；

图7是本公开另一个实施例提供的一种LDMOS器件的制备方法中在图5所示的N型漂移区上方形成STI沟槽的示意图；

图8是本公开另一个实施例提供的一种LDMOS器件的制备方法中在图5所示的N型漂移区表面和图7所示的STI沟槽表面形成栅极的示意图；

图9是传统LDMOS器件在关闭状态下的反向击穿特性曲线示意图；

图10是本公开另一个实施例提供的LDMOS器件在关闭状态下的反向击穿特性曲线示意图；

图11是本公开另一个实施例提供的LDMOS器件在导通状态下漏极电流-栅源极电压的特性曲线示意图；

图12是本公开另一个实施例提供的LDMOS器件的输入输出特性曲线示意图；

图13是本公开另一个实施例提供的LDMOS器件的电场分布曲线示意图；

附图标记说明如下：

1、N+衬底；2、外延层；3、P型阱；4、N型阱；5、源极；6、漏极；7、N型漂移区；8、P/N/P结构；9、STI沟槽；10、栅极。

具体实施方式

下面将参照附图1至图13详细地描述本公开的具体实施例。虽然附图中显示了本公开的具体实施例，然而应当理解，可以通过各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

需要说明的是，在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可以理解，技术人员可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语，故应解释成“包含但不限定于”。说明书后续描述为实施本公开的较佳实施方式，然所述描述乃以说明书的一般原则为目的，并非用以限定本公开的范围。本公开的保护范围当视所附权利要求所界定者为准。

为便于对本公开实施例的理解，下面将结合附图以具体实施例为例做进一步的解释说明，且各个附图并不构成对本公开实施例的限定。

一个实施例中，如图1至图8所示，本公开提供一种LDMOS器件的制备方法，包括以下步骤：

S100：如图1所示，选取电阻为0.003ohm*cm的N+衬底1(电阻为0.003可以适应BDC工艺(即能够在同一芯片上制作双极管bipolar、CMOS和DMOS管器件的工艺)，从而提高与BCD器件(即通过BDC工艺制备的器件)内VDMOS器件的兼容性)，并在N+衬底1上生长电阻为4-10ohm*cm的外延层2，其中，外延层可选用N型或P型外延层，但是，由于P型外延层的结晶度不好，因此，本公开优选采用N型外延层。

S200：如图2所示，在外延层上2注入剂量为5e

S300：如图3所示，在退火后的P型阱3表面通过光刻以形成第一离子注入窗口，通过第一离子注入窗口注入剂量为2e

S400：如图4所示，在退火后的P型阱3表面通过光刻以形成第二离子注入窗口，通过第二离子注入窗口注入剂量为1e

S500：如图5所示，在退火后的源极和N型阱之间通过光刻以形成第四离子注入窗口，通过第四离子注入窗口注入剂量为2e

该步骤中，需要说明的是，通过第四离子注入窗口注入的磷离子的浓度需要小于通过第一离子注入窗口注入的磷离子浓度，且通过第一离子注入窗口注入的磷离子的浓度需要小于通过第三离子注入窗口注入的磷离子的浓度，即需要N型漂移区、N型阱和漏极之间形成浓度梯度，才能使得电场分布均匀，进而增大LDMOS器件的耐压以及降低LDMOS器件的导通电阻。

S600：如图6所示，通过光刻和干法刻蚀在N型阱4内刻蚀形成第一至第三硅槽，每个硅槽的深度为3-5um，宽度为1-1.5um，每个硅槽的间距为0.5-1um，然后在第一硅槽和第三硅槽内分别进行P型硅沉积，在第二硅槽内进行N型硅沉积，以形成P/N/P结构8；其中，P型硅为硼离子掺杂，掺杂剂量为5e14-1e15；N型硅为磷离子掺杂，掺杂剂量为1e14-5e14；硅槽的个数、深度、宽度、间距和沉积硅的掺杂浓度均可根据器件的耐压等电学参数进行适度调整。

该步骤中，需要说明的是，一个P/N/P结构包括3个硅槽，2个P/N/P结构包括6个硅槽，由于P/N/P结构是在N型阱内做的，硅槽个数也不是可以无限增加的。

还需要说明的是，P型硅的沉积浓度需要大于N型硅的沉积浓度一个数量级，即P型硅的沉积浓度是N型硅的沉积浓度的10倍，如此才能使得漂移区向N型区扩散，从而有利于N型区的耗尽，进而增加LDMOS器件的反向耐压。

进一步需要说明的是，所述第一硅槽与漏极的右边界不接触(经试验验证，第一硅槽与右边界需要保留1.5um左右的距离，当然，该距离不是绝对的，具体还需要根据器件的具体参数进行调整)，如果第一硅槽与漏极的右边界产生接触，会使得漏极与漂移区形成突变结，极有可能会导致LDMOS器件在漏端击穿，同时会增加LDMOS器件的电阻。

S700：如图7所示，在退火后的N型漂移区7上方通过光刻和干法刻蚀以形成宽度为3-4um、深度为0.5-1um的STI沟槽9，然后在STI沟槽9内通过化学气相沉积工艺淀积二氧化硅；

S800：如图8所示，在STI沟槽9以及N型漂移区7表面通过热氧化工艺形成二氧化硅层，以及通过化学气相沉积工艺在二氧化硅层表面形成多晶硅层，然后通过光刻和湿法刻蚀工艺去除两侧的二氧化硅层和多晶硅层，以中间剩余部分的二氧化硅层与多晶硅层作为栅极10。

在本实施例所述的制备方法中，需要说明的是，步骤S600中，第一至第三硅槽的深度要低于N型阱的下边界，且第一至第三硅槽的底面与N型阱的下边界需要保持0.5mm的距离，其原因在于：如果硅槽的深度和N型阱的下边界齐平或超过了N型阱的下边界，则PN结会将载流子截断，从而使得LDMOS器件无法正常开启。而当第一至第三硅槽的深度低于N型阱的下边界时，载流子会在P/N/P结构内形成两种导通路径，其一，载流子沿P/N/P结构下方的N区流过器件导通；其二，载流子沿P/N/P结构之间未耗尽的N区流过器件导通，两种载流子导通路径都能够使得LDMOS器件的正向耐压值增大。

进一步需要说明的是，上述方法所制备的是N型MOS管，本方法同样适用于制备P型MOS管，但是需要对相关步骤所涉及的工艺进行调整，例如，需要将步骤S100中的N+衬底替换为P+衬底；需要将步骤S200中的硼离子替换为磷离子以形成N型阱；需要将步骤S300中的P型阱表面替换为N型阱表面，将N型阱替换为P型阱；需要将步骤S300至步骤S500中的磷离子替换为硼离子，则步骤S600中所形成的结构为NPN结构，最终可制备获得P型MOS管。

另一个实施例中，本公开还提供一种LDMOS器件，包括：

N+衬底1，

N+衬底1上设置有外延层2，所述外延层2上设置有P型阱3，所述P型阱3表面设置有N型阱4，所述N型阱4表面设置有漏极6，所述N型阱4内设置有P/N/P结构8；

所述P型阱3表面还设置有源极5，所述源极5和N型阱4之间设置有N型漂移区7，所述N型漂移区7上方设置有STI沟槽9，所述STI沟槽9内淀积有二氧化硅，所述STI沟槽9以及N型漂移区7上方依次设置有二氧化硅层和多晶硅层，所述二氧化硅层和多晶硅层表面刻蚀后形成栅极10。

另一个实施例中，所述外延层包括N型和P型外延层。

以上实施方式仅以NMOS为例，PMOS器件也可应用，仅需对相关工艺进行变形即可实现。

下面，本公开结合图9至图13对由以上方法制备的LDMOS器件的特性进行说明。

图9为本公开提供的LDMOS器件在关闭状态下的反向击穿特性曲线示意图，图10为传统的LDMOS器件在关闭状态下的反向击穿特性曲线示意图。图9和图10中，横向表示器件反向击穿电压，纵向表示漏极电流，对比本公开LDMOS器件与传统LDMOS器件在关闭状态下的反向击穿特性曲线，可以发现，由于在STI沟槽下方增加了与N型漂移区极性相反的P/N/P结构，在增加反向电压时，本公开LDMOS器件中STI沟槽下方的耗尽层变宽，耗尽层是在PN结之间形成的一种结构，加反向电压时，使耗尽层变宽，载流子受到的电势变大，使耗尽层发生雪崩击穿产生电流，从而使得本公开制备的LDMOS器件能够获得更高的off态崩溃电压。

图11是本公开另一个实施例提供的LDMOS器件在导通状态下漏极电流-栅源极电压的特性曲线示意图。图11中，横向为器件栅极电压，纵向为漏极电流。其中，曲线1为本公开LDMOS器件的特性曲线，曲线2为传统LDMOS器件的特性曲线，本公开制备的LDMOS器件的导通电阻相较于传统LDMOS器件的导通电阻有所降低，是因为在STI结构下形成P/N/P沉积层结构时，P/N/P结构中的N区在掺杂时，其掺杂浓度大于N型阱的浓度，在扩散处理后，会使得漂移区的掺杂浓度增加，从而使得载流子增加降低了N型漂移区的电阻，从而降低了整个LDMOS器件的电阻。

图12为本公开另一个实施例提供的LDMOS器件的输入输出特性曲线，横向表示器件漏源电压，纵向表示器件漏极电流，曲线1为本公开制备的LDMOS器件的输入输出特性曲线，曲线2为传统LDMOS器件的输入输出特性曲线。对比曲线1和曲线2，不难看出，本公开制备的LDMOS器件在Vg＝1V下的开态耐压为30V，远大于传统LDMOS器件的15V开态耐压。

图13为本公开另一个实施例提供的LDMOS器件电场分布曲线，横向表示器件从左到右的距离，纵向表示沿STI沟槽下方切割测得的电场，曲线1为本公开制备的LDMOS器件的电场分布曲线，曲线2为传统LDMOS器件的电场分布曲线。对比曲线1和曲线2，在-7到-1um位置的区域(图中用方框标出的区域)，曲线1的电场强度高于曲线2，这是由于P/N/P结构的存在，使得漂移区中形成了新的PN结，PN结产生的电场使得N型漂移区局部电场增加，导致器件开态和关态耐压增大。器件正向开通时，因为P/N/P结构的存在，使得载流子有两种流通路径：1、沿着P/N/P结构的空隙流通，此时PN结未完全耗尽，2、沿着耗尽层的下方(P/N/P结构下方)使得载流子流动路径增加，开通耐压增加；器件反向关断时，因为需要增加反向电压，使得P/N/P结构中的PN耗尽层变宽，使得漂移区完全耗尽然后发生击穿，或者电压增加到一定程度，使得耗尽层发生雪崩击穿，从而使反向耐压增加。

上述对本申请中涉及的发明的一般性描述和对其具体实施方式的描述不应理解为是对该发明技术方案构成的限制。本领域所属技术人员根据本申请的公开，可以在不违背所涉及的发明构成要素的前提下，对上述一般性描述或/和具体实施方式(包括实施例)中的公开技术特征进行增加、减少或组合，形成属于本申请保护范围之内的其它的技术方案。