显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板。

背景技术

对于栅极驱动电路设置于阵列基板上的显示面板，需要对大尺寸的显示面板进行再切割，以制备小尺寸的显示面板时，可能会出现切割后的小尺寸显示面板无法显示的问题。

因此，需要提出一种技术方案以解决切割后的小尺寸的显示面板无法显示的问题。

发明内容

本申请的目的在于提供一种显示面板，以保证显示面板能正常显示。

第一方面，本申请提供一种显示面板，包括：

复位信号线；

时钟信号线；

多条扫描信号线；以及

多个级联的栅极驱动单元，包括第一类栅极驱动单元，所述第一类栅极驱动单元包括：

冗余输入单元，具有第一输入端、第二输入端以及输出端，所述冗余输入单元的第一输入端和第二输入端处于浮置状态；

第一类输出单元，具有第一输入端、第二输入端以及输出端，第一类输出单元的所述第一输入端与所述冗余输入单元的输出端以及所述复位信号线连接，所述第一类输出单元的所述第二输入端与所述复位信号线连接且与所述时钟信号线断开设置，所述第一类输出单元的所述输出端与一条所述扫描信号线连接。

在一些实施例中，多个级联的所述栅极驱动单元还包括第二类栅极驱动单元，第二类栅极驱动单元包括：

输入单元，用于输出驱动信号；

第二类输出单元，具有第一输入端、第二输入端以及输出端，所述第二类输出单元的所述第一输入端与所述输入单元的输出端连接，所述第二类输出单元的第二输入端与所述时钟信号线连接，所述第二类输出单元的输出端与一条所述扫描信号线连接。

在一些实施例中，所述显示面板还包括恒定电压信号线；

所述第一类栅极驱动单元还包括：冗余复位单元，具有第一输入端、第二输入端和输出端，所述冗余复位单元的第一输入端与所述复位信号线连接，所述冗余复位单元的输出端与所述冗余输入单元的输出端以及所述第一类输出单元的第一输入端连接，所述冗余复位单元的第二输入端与所述恒定电压信号线断开连接；

所述第二类栅极驱动单元还包括：复位单元，具有第一输入端、第二输入端和输出端，所述复位单元的第一输入端与所述复位信号线连接，所述复位单元的第二输入端与所述恒定电压信号线连接，所述复位单元的输出端与所述第二类输出单元的所述第一输入端以及所述输入单元的所述输出端连接。

在一些实施例中，所述显示面板还包括：第一连接线，连接于所述恒定电压信号线与所述冗余复位单元之间，且包括第一断口。

在一些实施例中，所述显示面板还包括：第二连接线，连接于所述时钟信号线与所述第一类输出单元之间，且包括第二断口。

在一些实施例中，所述第二连接线通过第一过孔与所述复位信号线连接，且所述第二连接线连接所述第一类输出单元和所述复位信号线，所述第一过孔与所述第二断口间隔设置。

在一些实施例中，所述显示面板还包括：

基板；

第一导电层，设置于所述基板上，且包括所述复位信号线；

第二导电层，设置于所述第一导电层远离所述基板的一侧，且包括所述第二连接线，所述第二断口与所述第一导电层的导电部分错开设置；

绝缘层，设置于所述第一导电层和所述第二导电层之间，且包括所述第一过孔，所述第一过孔在所述基板上的正投影与所述复位信号线在所述基板上的正投影重叠。

在一些实施例中，所述第二导电层还包括：

第三连接线，连接所述第一类输出单元的所述第一输入端与所述复位信号线，且通过所述绝缘层上的第二过孔与所述复位信号线连接，所述第二过孔与所述第一过孔间隔设置。

在一些实施例中，述显示面板还包括：

多条数据线；

源极驱动电路，与多条所述数据线连接，且设置于所述显示面板的一侧；

其中，所述第一类栅极驱动单元位于所述第二类栅极驱动单元远离所述源极驱动电路的一侧。

在一些实施例中，所述显示面板还包括：

起始信号线，与所述第一类栅极驱动单元断开设置。

本申请的一些实施例的有益效果包括：本申请提供一种显示面板，对于第一类栅极驱动单元，在冗余输入单元的第一输入端和第二输入端处于浮置状态的情况下，第一类输出单元的第一输入端与冗余输入单元的输出端与复位信号线连接，进而通过复位信号线传输的复位信号对第一类输出单元的第一输入端的电位进行上拉。而且，第一类输出单元的第二输入端与复位信号线连接且与时钟信号线断开设置，第一类输出单元的输出端与一条扫描信号线连接。如此，在第一输入端的复位信号的控制下，将第二输入端输入的复位信号作为扫描信号输出至扫描信号线，保证第一类栅极驱动单元正常地输出扫描信号，进而保证显示面板能正常显示。

附图说明

图1为一些相关技术中初始显示面板的结构示意图；

图2为本申请的一些实施例的显示面板的平面结构示意图；

图3为本申请的一些实施例的第一类栅极驱动单元的电路示意图；

图4为本申请的一些实施例的第二类栅极驱动单元的电路示意图；

图5为本申请的一些实施例的非显示区的局部放大示意图；

图6为沿图5中A-A’切线截取的剖面结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参照图1所示，其为一些相关技术中初始显示面板的结构示意图。初始显示面板100为大尺寸显示面板。举例而言，初始显示面板的分辨率为1920×1080，但不限于此。初始显示面板100包括但不限于液晶显示面板、有机发光二极管显示面板以及量子点显示面板中的任意一种。

初始显示面板100包括初始显示区100a和初始非显示区100b，初始非显示区100b围绕初始显示区100a设置。初始显示面板100还包括源极驱动电路11、栅极驱动电路12、多条数据线13以及多条扫描信号线14。多条数据线13与多条扫描信号线14相交。多条数据线13与源极驱动电路11连接。多条扫描信号线14与栅极驱动电路12连接。

栅极驱动电路12位于初始显示区100a的至少一侧。举例而言，栅极驱动电路12位于初始显示区100a的一侧，但不限于此。可以理解的是，栅极驱动电路12也可以位于初始显示区100a的相对两侧。

栅极驱动电路12包括多个级联的栅极驱动单元121。举例而言，多个级联的栅极驱动单元121包括第一级栅极驱动单元GOA(1)至第n级栅极驱动单元GOA(n)，n为1080，但不限于此。第一级栅极驱动单元GOA(1)至第n级栅极驱动单元GOA(n)沿数据线13的延伸方向依次排布。第一级栅极驱动单元GOA(1)远离源极驱动电路11设置，且第n级栅极驱动单元GOA(n)靠近源极驱动电路11设置。

多个级联的栅极驱动单元121均与复位信号线15连接。多个级联的栅极驱动单元121中的第一级栅极驱动单元GOA(1)至第m级栅极驱动单元GOA(m)(未示意出)均与起始信号线16连接，m为大于或等于1且小于n的整数。多个级联的栅极驱动单元121中的第(m+1)级栅极驱动单元GOA(m+1)至第n级栅极驱动单元GOA(n)均分别与多条时钟信号线17连接。举例而言，m等于4，但不限于此。

需要将初始显示面板100切割成尺寸更小的显示面板时，可以沿图1所示切割线A-A’进行切割，将包括第一级栅极驱动单元GOA(1)的面板部分切割掉之后，得到切割之后的显示面板。举例而言，切割之后的显示面板的分辨率为1920×540或1920×810。

对于切割之后的显示面板，切割之后的栅极驱动电路12包括第i级栅极驱动单元GOA(i)至第n级栅极驱动单元GOA(n)，i为大于m且小于n的整数。在切割之后，由于第i级栅极驱动单元GOA(i)不与起始信号线16连接，导致第i级栅极驱动单元GOA(i)无法输出扫描信号和对应的级传信号。因此，切割之后的显示面板的栅极驱动电路12无法正常输出扫描信号，导致切割之后的显示面板无法正常显示。

针对相关技术中的问题，本申请的发明构思包括，复位信号线传输的复位信号与起始信号线传输的起始信号是同频且同电位特性，且复位信号线与栅极驱动电路的每一级栅极驱动单元均连接。因此，可以利用复位信号线传输的复位信号替代起始信号。而且，复位信号的高电平信号也可以作为上拉节点的驱动信号。

本申请的具体方案包括，对于切割之后经过处理的显示面板的第一类栅极驱动单元，也即栅极驱动电路在扫描方向上的前几级栅极驱动单元，在冗余输入单元的第一输入端和第二输入端处于浮置状态的情况下，第一类输出单元的第一输入端与冗余输入单元的输出端以及复位信号线连接。如此，可以通过复位信号线传输的复位信号对第一类输出单元的第一输入端的电位进行上拉，控制第一类输出单元导通和关闭。而且，第一类输出单元的第二输入端与复位信号线连接且与时钟信号线断开设置，即利用复位信号线传输的复位信号替代起始信号。如此，在第一输入端的复位信号的控制下，将第二输入端输入的复位信号作为扫描信号输出至扫描信号线，保证第一类栅极驱动单元正常地输出扫描信号，进而保证显示面板能正常显示。

以下结合具体实施例对本申请的一些实施例的显示面板进行详述。

参照图2所示，其为本申请的一些实施例的显示面板的平面结构示意图。显示面板200是经过切割及后续处理得到。显示面板200包括显示区200a和围绕显示区200a设置的非显示区200b。显示面板200包括源极驱动电路21、栅极驱动电路22、多条数据线23以及多条扫描信号线24。

多条数据线23中每条的至少部分设置于显示区200a。多条数据线23沿第二方向y1延伸且沿第一方向x间隔排布。多条数据线23与源极驱动电路21连接。源极驱动电路21可以位于显示区200a在第二方向y1上的第一侧。第一方向x与第二方向y1相交。具体地，第一方向x与第二方向y1垂直，但不限于此。

多条扫描信号线24中每条的至少部分设置于显示区200a。多条扫描信号线24沿第一方向x延伸且沿第二方向y1间隔排布。多条扫描信号线24均与栅极驱动电路22连接。栅极驱动电路22可以位于显示区200a在第一方向x上的第二侧，第二侧与第一侧相邻设置，但不限于此。可以理解的是，栅极驱动电路22也可以位于显示区200a在第一方向x上的第二侧和第三侧，第二侧和第三侧均与第一侧相邻设置。

如图2所示，栅极驱动电路22包括多个栅极驱动单元221，多个栅极驱动单元221包括第1级栅极驱动单元GOA(1)至第j级栅极驱动单元GOA(j)，j为大于1的整数。第1级栅极驱动单元GOA(1)至第j级栅极驱动单元GOA(j)依次沿第二方向y1排布。第1级栅极驱动单元GOA(1)远离源极驱动电路21设置，第j级栅极驱动单元GOA(j)靠近源极驱动电路21设置。

显示面板200显示时，第1级栅极驱动单元GOA(1)至第j级栅极驱动单元GOA(j)依次输出扫描信号，即显示面板200显示时是沿第二方向y1扫描，即为反向扫描。如此，多条数据线23分别向距离源极驱动电路21较近的数据线近端和距离源极驱动电路21较远的数据线远端传输数据信号时的负载趋于均一，有利于改善显示面板200的显示效果。

请继续参照图2所示，多个栅极驱动单元221包括第一类栅极驱动单元222和第二类栅极驱动单元223。第一类栅极驱动单元222位于第二类栅极驱动单元223远离源极驱动电路21的一侧。如此，第一类栅极驱动单元222与源极驱动电路21之间的距离较远。第一类栅极驱动单元222为切割之后经过处理的栅极驱动单元，第二类栅极驱动单元223为切割之后未经过处理的栅极驱动单元。

其中，多个第一类栅极驱动单元222可以包括远离源极驱动电路21设置的一个或多个相邻的栅极驱动单元221。多个栅极驱动单元221除多个第一类栅极驱动单元222之外的栅极驱动单元221均为第二类栅极驱动单元223。举例而言，第一类栅极驱动单元222包括第1级栅极驱动单元GOA(1)，第二类栅极驱动单元223包括第j级栅极驱动单元GOA(j)，但不限于此。

在本申请中，显示面板200还包括起始信号线25、恒定电压信号线28、复位信号线26以及多条时钟信号线27。一条起始信号线25、一条复位信号线26、多条时钟信号线27以及恒定电压信号线28位于栅极驱动电路22远离显示区200a的一侧。起始信号线25用于传输起始信号。复位信号线26用于传输复位信号Reset。多条时钟信号线27用于传输时钟信号CK。恒定电压信号线28用于传输恒定电压信号VSS。

显示面板200是经过切割及后续处理得到。在切割之前，沿扫描方向上的前几级栅极驱动单元均与起始信号线25连接。在切割之后，与起始信号线25连接的前几级栅极驱动单元均被切割掉，显示面板200上的栅极驱动电路22的第一类栅极驱动单元222和第二类栅极驱动单元223均不与起始信号线25连接。

参照图3所示，其为本申请的一些实施例的第一类栅极驱动单元的电路示意图。下面对第一类栅极驱动单元222中的第1级栅极驱动单元GOA(1)进行说明，第一类栅极驱动单元222中的其他级可以以此类推，此处不再赘述。第一类栅极驱动单元222包括冗余输入单元2221、第一类输出单元2222、冗余复位单元2223、第一类下拉维持单元2224、第一类下拉单元2225、第一类级传单元2226以及第一类自举电容器2227。

冗余输入单元2221具有第一输入端、第二输入端以及输出端。在未切割之前，冗余输入单元2221的第一输入端和第二输入端可以与前级栅极驱动单元连接，以分别接收前级级传信号以及前级扫描信号。在切割之后，冗余输入单元2221的第一输入端和第二输入端连接的前级栅极驱动单元被切割掉。

因此，冗余输入单元2221的第一输入端和第二输入端均处于浮置状态，即冗余输入单元2221的第一输入端和第二输入端不接入任何信号。

具体地，冗余输入单元2221包括第一晶体管T11，第一晶体管T11的栅极处于浮置状态。第一晶体管T11的源极和漏极中的一者也处于浮置状态，第一晶体管T11的源极和漏极中的另一者与第一类输出单元2222的第一输入端连接。

第一类输出单元2222具有第一输入端、第二输入端以及输出端。第一类输出单元2222的输出端与一条扫描信号线24连接。

第一类输出单元2222的第一输入端与冗余输入单元2221的输出端以及复位信号线26连接。第一类上拉节点Q1(例如第一类上拉节点Q(1))位于第一类输出单元2222的第一输入端与冗余输入单元2221的输出端的连接线上。第一类上拉节点Q1与复位信号线26连接，复位信号线26传输的复位信号Reset可以直接输出至第一类上拉节点Q1。

在冗余输入单元2221的两个输入端处于浮置状态，而无法向第一类上拉节点Q1输出上拉控制信号时，复位信号线26传输的复位信号Reset可以对第一类输出单元2222的第一输入端以及第一类上拉节点Q的电位进行控制，进而控制第一类输出单元2222的导通和关闭。

第一类输出单元2222的第二输入端与复位信号线26连接且与时钟信号线27断开设置。在本申请中，基于复位信号线26传输的复位信号Reset与起始信号线传输的起始信号是同频且同电位特性，使第一类输出单元2222的第二输入端与时钟信号线27断开设置的情况下，利用复位信号线26传输的复位信号Reset替代起始信号作为第一类输出单元2222的输入信号，以保证第一类输出单元2222的输出。

需要说明的是，在切割之前，第一类输出单元2222的第二输入端与时钟信号线27连接。在切割以及后续处理之后，显示面板200的第一类输出单元2222的第二输入端与复位信号线26连接而时钟信号线27断开设置。

由此可知，对于第一类栅极驱动单元222的第一类输出单元2222，在第一输入端的复位信号Reset的控制下，将第二输入端输入的复位信号Reset作为扫描信号输出至扫描信号线24，保证第一类栅极驱动单元222正常地输出扫描信号，进而保证显示面板200能正常显示。

具体地，第一类输出单元2222包括第二晶体管T21。第二晶体管T21的栅极与第一晶体管T11的源极和漏极中的另一者以及复位信号线26连接。第二晶体管T21的源极和漏极中的一者与复位信号线26连接且与时钟信号线27断开设置。第二晶体管T21的源极和漏极中的另一者与一条扫描信号线24连接。

第一类级传单元2226具有第一输入端、第二输入端以及输出端。第一类级传单元2226的第一输入端与冗余输入单元2221的输出端以及复位信号线26连接。第一类级传单元2226的第二输入端与复位信号线26连接且与时钟信号线27断开设置。因此，对于第一类栅极驱动单元222的第一类级传单元2226，在第一输入端的复位信号Reset的控制下，将第二输入端输入的复位信号Reset通过第一类级传单元2226的输出端作为本级级传信号(例如ST(1))输出，以控制其他级栅极驱动单元221的输出。

具体地，第一类级传单元2226包括第三晶体管T22。第三晶体管T22的栅极与第一晶体管T11的源极和漏极中的另一者以及复位信号线26连接。第三晶体管T22的源极和漏极中的一者与复位信号线26连接且与时钟信号线27断开设置。第三晶体管T22的源极和漏极中的另一者输出本级级传信号。

第一类自举电容器C的两个极板分别与第一类上拉节点Q1以及第一类输出单元2222的输出端连接。

冗余复位单元2223具有第一输入端、第二输入端和输出端。冗余复位单元2223的第一输入端与复位信号线26连接。冗余复位单元2223的输出端与冗余输入单元2221的输出端以及第一类输出单元2222的第一输入端连接。冗余复位单元2223的第二输入端与恒定电压信号线28断开设置。如此，在复位信号线26将复位信号Reset输出至第一类上拉节点Q1时，冗余复位单元2223与恒定电压信号线28断开设置，避免冗余复位单元2223导通而将恒定电压信号线28传输的恒定电压信号VSS输出至第一类上拉节点Q1而影响第一类上拉节点Q1的电位。而且，冗余复位单元2223与恒定电压信号线28断开设置，也可以改善复位信号线26将复位信号Reset输出至第一类上拉节点Q1时通过冗余复位单元2223漏电的问题。

具体地，冗余复位单元2223包括第四晶体管T71。第四晶体管T71的栅极与复位信号线26连接。第四晶体管T71的源极和漏极中的一者与恒定电压信号线28断开设置。第四晶体管T71的源极和漏极中的另一者与冗余输入单元2221的输出端以及第一类输出单元2222的第一输入端连接。此时，第四晶体管T71的源极和漏极中的另一者与第一类上拉节点Q1连接。恒定电压信号VSS可以为低电平信号，但不限于此。

第一类下拉单元2225用于对第一类上拉节点Q1的电位进行下拉。第一类下拉单元2225还用于对第一类输出单元2222输出的扫描信号(例如G(1))的电位下拉至恒定电压信号VSS。第一类下拉单元2225具有第一输入端、第二输入端、第一输出端以及第二输出端。第一类下拉单元2225的第一输入端与恒定电压信号线28连接，以接收恒定电压信号VSS。第一类下拉单元2225的第二输入端接收下级扫描信号(例如G(1+X))，X为大于或等于1的整数。第一类下拉单元2225的第一输出端与第一类上拉节点Q1连接。第一类下拉单元2225的第二输出端与第一类输出单元2222的输出端连接，即第一类下拉单元2225的第二输出端与一条扫描信号线24连接。

第一类下拉单元2225包括第五晶体管T31和第六晶体管T41。第五晶体管T31的栅极和第六晶体管T41的栅极均接收下级扫描信号G(1+X)。第五晶体管T31的源极和漏极中的一者和第六晶体管T41的源极和漏极中的一者均接收恒定电压信号线28传输的恒定电压信号VSS。第五晶体管T31的源极和漏极中的另一者与第一类输出单元2222的输出端连接。第六晶体管T41的源极和漏极中的另一者与第一类上拉节点Q1连接。

第一类下拉维持单元2224包括第一下拉维持单元和第二下拉维持单元。显示面板200显示过程中，第一下拉维持单元和第二下拉维持单元交替工作，以延长栅极驱动电路22的工作寿命，进而延长显示面板200的使用寿命。

第一下拉维持单元包括第一反相器224和第一下拉稳压单元225。第一反相器224包括第七晶体管T51、第八晶体管T52、第九晶体管T53以及第十晶体管T54。第一下拉稳压单元225包括第十一晶体管T32和第十二晶体管T42。

第七晶体管T51的栅极以及第七晶体管T51的源极和漏极中的一者接收第一控制信号LC1。

第八晶体管T52的栅极与第一类上拉节点Q1连接。第八晶体管T52的源极和漏极中的一者接收恒定电压信号VSS。第八晶体管T52的源极和漏极中的另一者与第七晶体管T51的源极和漏极中的另一者连接。

第九晶体管T53的栅极与第八晶体管T52的源极和漏极中的另一者以及第七晶体管T51的源极和漏极中的另一者连接。第九晶体管T53的源极和漏极中的一者接收第一控制信号LC1。第九晶体管T53的源极和漏极中的另一者与第十一晶体管T32的栅极和第十二晶体管T42的栅极连接。

第十晶体管T54的栅极与第一类上拉节点Q1连接。第十晶体管T54的源极和漏极中的一者接收恒定电压信号VSS。第十晶体管T54的源极和漏极中的另一者与第十一晶体管T32的栅极和第十二晶体管T42的栅极连接。

第十一晶体管T32的源极和漏极中的一者接收恒定电压信号VSS。第十一晶体管T32的源极和漏极中的另一者与第一类输出单元2222的输出端连接。包括第十一晶体管T32的下拉维持单元用于在下拉维持阶段使扫描信号的电位下拉至恒定电压信号VSS。

第十二晶体管T42的源极和漏极中的一者接收恒定电压信号VSS。第十二晶体管T42的源极和漏极中的另一者与第一类上拉节点Q1连接。包括第十二晶体管T42的下拉维持单元用于在下拉维持阶段使第一类上拉节点Q1的电位下拉至恒定电压信号VSS。

第二下拉维持单元包括第二反相器227和第二下拉稳压单元226。第二反相器227包括第十三晶体管T61、第十四晶体管T62、第十五晶体管T63以及第十六晶体管T64。第二下拉稳压单元226包括第十七晶体管T33和第十八晶体管T43。

第十三晶体管T61的栅极以及第十三晶体管T61的源极和漏极中的一者接收第二控制信号LC2。

其中，第二控制信号LC2的相位与第一控制信号LC1的相位相反，且第二控制信号LC2的相位与第一控制信号LC1的相位周期性地交替变化。举例而言，在第1帧至第100帧，第二控制信号LC2和第一控制信号LC1中的一者为高电平信号，第二控制信号LC2和第一控制信号LC1中的另一者为低电平信号；在第101帧至第200帧，第二控制信号LC2和第一控制信号LC1中的一者为低电平信号，第二控制信号LC2和第一控制信号LC1中的另一者为高电平信号。

第十四晶体管T62的栅极与第一类上拉节点Q1连接。第十四晶体管T62的源极和漏极中的一者接收恒定电压信号VSS。第十四晶体管T62的源极和漏极中的另一者与第十三晶体管T61的源极和漏极中的另一者连接。

第十五晶体管T63的栅极与第十四晶体管T62的源极和漏极中的另一者以及第十三晶体管T61的源极和漏极中的另一者连接。第十五晶体管T63的源极和漏极中的一者接收第二控制信号LC2。第十五晶体管T63的源极和漏极中的另一者与第十七晶体管T33的栅极和第十八晶体管T43的栅极连接。

第十六晶体管T64的栅极与第一类上拉节点Q1连接。第十六晶体管T64的源极和漏极中的一者接收恒定电压信号VSS。第十六晶体管T64的源极和漏极中的另一者与第十七晶体管T33的栅极和第十八晶体管T43的栅极连接。

第十七晶体管T33的源极和漏极中的一者接收恒定电压信号VSS。第十七晶体管T33的源极和漏极中的另一者与第一类输出单元2222的输出端连接。因此，包括第十七晶体管T33的下拉维持单元用于在下拉维持阶段使扫描信号的电位下拉至恒定电压信号VSS。

第十八晶体管T43的源极和漏极中的一者接收恒定电压信号VSS。第十八晶体管T43的源极和漏极中的另一者与第一类上拉节点Q1连接。因此，包括第十八晶体管T43的下拉维持单元用于在下拉维持阶段使第一类上拉节点Q1的电位下拉至恒定电压信号VSS。

在一些实施例中，第一晶体管T11至第十八晶体管T43可以均为N型晶体管，但不限于此。第一晶体管T11至第十八晶体管T43也可以均为P型晶体管。

如图4所示，其为本申请的一些实施例的第二类栅极驱动单元的电路示意图。以第二类栅极驱动单元223中第N级栅极驱动单元为例进行说明，第二类栅极驱动单元223中其他级的电路可以依此类推，此处不再赘述，N为大于1且小于或等于j的整数。第二类栅极驱动单元223的设计与第一类栅极驱动单元222的设计基本相似，相同之处不再赘述，不同之处包括，第二类栅极驱动单元223还包括输入单元2231、第二类输出单元2232、复位单元2233以及第二类级传单元2234。

输入单元2231用于输出驱动信号至第二类上拉节点Q2(例如Q(N))。第二类上拉节点Q2位于输入单元2231与第二类输出单元2232之间的连线上。输入单元2231具有第一输入端、第二输入端以及输出端。输入单元2231的第一输入端接收上级级传信号ST(N-X)。输入单元2231的第二输入端接收上级扫描信号G(N-X)。输入单元2231的输出端与第二类上拉节点Q2连接。

具体地，输入单元2231包括晶体管T11’。晶体管T11’的栅极接收上级级传信号ST(N-X)。晶体管T11’的源极和漏极中的一者接收上级扫描信号G(N-X)。晶体管T11’的源极和漏极中的另一者与第二类上拉节点Q2连接。

第二类输出单元2232具有第一输入端、第二输入端以及输出端。第二类输出单元2232的第一输入端与输入单元2231的输出端连接。第二类输出单元2232的第二输入端2232与时钟信号线27连接，以接收时钟信号线27传输的时钟信号CK。第二类输出单元2232的输出端与一条扫描信号线24连接。

具体地，第二类输出单元2232包括晶体管T21’。晶体管T21’的栅极与第二类上拉节点Q2连接。晶体管T21’的源极和漏极中的一者与时钟信号线27连接，以接收时钟信号CK。晶体管T21’的源极和漏极中的另一者与一条扫描信号线24连接。

复位单元2233具有第一输入端、第二输入端和输出端。复位单元2233的第一输入端与复位信号线26连接。复位单元2233的第二输入端与恒定电压信号线28连接，以接收恒定电压信号VSS。复位单元2233的输出端与第二类上拉节点Q2连接。如此设置，复位单元2233可以在复位时段将第二类上拉节点Q2的电位复位至恒定电压信号VSS。

具体地，复位单元2233包括晶体管T71’。晶体管T71’的栅极与复位信号线26连接以接收复位信号Reset。晶体管T71’的源极和漏极的一者接收恒定电压信号VSS。晶体管T71’的源极和漏极的另一者与第二类上拉节点Q2连接。

第二类级传单元2234的第一输入端与第二类上拉节点Q2连接。第二类级传单元2234的第二输入端与时钟信号线27连接以接收时钟信号CK。第二类级传单元2234的输出端输出本级级传信号(例如ST(N))。

具体地，第二类级传单元2234包括晶体管T22’。晶体管T22’的栅极与第二类上拉节点Q2连接。晶体管T22’的源极和漏极的一者与时钟信号线27连接以接收时钟信号CK。晶体管T22’的源极和漏极的另一者输出本级级传信号。

另外，对于图4中的晶体管T51’、晶体管T52’、晶体管T53’、晶体管T54’、晶体管T61’、晶体管T62’、晶体管T63’、晶体管T64’、晶体管T31’、晶体管T32’、晶体管T33’、晶体管T41’、晶体管T42’、晶体管T43’以及第二类自举电容器C’的连接关系，可以参见上述第一类栅极驱动单元222中相关的结构的连接关系，此处不再赘述。

参照图5，其为本申请的一些实施例的非显示区的局部放大示意图。

显示面板200还包括位于非显示区200b的第一连接线31和恒定电压信号线28。第一连接线31连接于恒定电压信号线28与冗余复位单元2223之间，且包括第一断口311。第一连接线31在第一断口311所在位置处断开。如此，恒定电压信号线28与冗余复位单元2223之间断开设置。

在一些实施例中，第一断口311可以通过激光烧蚀工艺对第一连接线31进行处理得到。

显示面板200还包括位于非显示区200b的第二连接线32。第二连接线32连接于时钟信号线27与第一类输出单元2222之间，且包括第二断口321。第二连接线32在第二断口321所在位置处断开。如此，时钟信号线27与第一类输出单元2222的第二输入端之间断开设置。

在一些实施例中，第二连接线32还与第一类级传单元2226连接，且第二断口321使第一类级传单元2226与时钟信号线27之间断开设置。因此，通过第二断口321的设计，可以同时断开第一类输出单元2222和第一类级传单元2226与时钟信号线27之间的连接。

在一些实施例中，第二断口321是通过激光烧蚀对第二连接线32进行处理得到。第二断口321与第一断口311间隔设置。

在一些实施例中，第二连接线32通过第一过孔V1与复位信号线26连接，且第二连接线32连接第一类输出单元2222和复位信号线26，第一过孔V1与第二断口321间隔设置。如此设置，第二连接线32连接第一类输出单元2222的第二输入端和复位信号线26，并连接第一类级传单元2226的第二输入端和复位信号线26。

在一些实施例中，显示面板200还包括第三连接线33。第三连接线33连接第一类输出单元2222的第一输入端与复位信号线26。

在一些实施例中，第二连接线32与第一连接线31以及第三连接线33位于同一个导电层且间隔设置。

在一些实施例中，如图6所示，显示面板200包括基板41、绝缘层42、第一导电层43以及第二导电层44。绝缘层42、第一导电层43以及第二导电层44均设置于基板41上。第一导电层43设置于基板41上。绝缘层42位于第一导电层43远离基板41的一侧。第二导电层44位于绝缘层42远离第一导电层43的一侧。

具体地，第一导电层43设置于基板41上，第一导电层43为栅极金属层，即第一导电层43包括栅极。第一导电层43还包括复位信号线26。第二导电层44设置于第一导电层43远离基板41的一侧。第二导电层44为源漏金属层，第二导电层44包括源漏电极、第一连接线31、第二连接线32以及第三连接线33。绝缘层42设置于第一导电层43和第二导电层44之间。绝缘层42可以包括层间绝缘层。绝缘层42包括间隔设置的第一过孔V1和第二过孔V2。第一过孔V1和第二过孔V2在基板41上的正投影与复位信号线26在基板41上的正投影重叠。如此设置，使得第二连接线32通过第一过孔V1与复位信号线26连接，进而使得复位信号线26与第一类输出单元2222的第一输入端连接。与此同时，第三连接线33通过绝缘层42上的第二过孔V2与复位信号线26连接，进而使得第三连接线33连接第一类输出单元2222的第一输入端与复位信号线26。

在一些实施例中，在第二导电层44包括第一连接线31以及第二连接线32的情况下，第一断口311和第二断口321与第一导电层43的导电部分错开设置。如此，激光烧蚀第一连接线31以及第二连接线32以分别形成第一断口311和第二断口321时，改善第二连接线32与第二断口321下方的导电层之间短接且第一连接线31与第一断口311下方的导电层之间短接的问题。

以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。