一种锗硅光电二极管

技术领域

本发明属于半导体器件技术领域，涉及一种锗硅光电二极管。

背景技术

Ge材料由于具有比硅材料更高的电子和空穴迁移率、更低的禁带宽度以及其晶格常数与III-V族半导体材料相匹配等优点,引起了人们的广泛关注。近年来，Ge材料由于其与Si器件工艺兼容性好，被广泛应用于近红外光电领域，如光电探测器、发光器件等。

传统的Ge-on-Si PD器件主要分为垂直p-i-n结构和横向p-i-n结构两种，制备过程中通常采用外延工艺在Si衬底上生长Ge，然而Ge外延层与Si衬底间存在4.2％的晶格失配度，由此产生的高密度位错会严重影响外延薄膜的质量，进而降低器件的性能(如增加器件的暗电流和降低响应度等)。

为了减小位错衍生的概率，可以利用深宽比捕获(Aspect Ratio Trapping，ART)技术进行Ge-on-Si异质外延，如图1所示，侧壁SiO

发明内容

本发明的目的就是为了提供一种锗硅光电二极管，以解决上述现有Ge-on-Si PD设计中存在的相关问题。

本发明的目的可以通过以下技术方案来实现：

一种锗硅光电二极管，其包括第一半导体区、位于第一半导体区内的第一掺杂区、第二半导体区、位于第二半导体区内的第二掺杂区、绝缘层、隔离区、第一电极和第二电极，还包括连接区，其中，所述第一半导体区与第二半导体区由所述绝缘层隔开，所述连接区还沿纵向延伸并贯穿位于所述第一半导体区与第二半导体区之间的所述绝缘层，并连接所述第一半导体区与第二半导体区，所述第一半导体区和所述第二半导体区中的其中一个采用硅材料，另一个采用锗材料。

本发明创新性的采用ART工艺制备一种垂直结构的Ge-on-Si PD，并基于制备过程中存在的吸收区和倍增区连接问题，设置连接区贯穿第一半导体区和第二半导体区之间的绝缘层，并连接第一半导体区和第二半导体区，其余各功能区结构的设置、以及位置关系和各自之间的连接关系属于本领域的公知技术或常规技术手段。

进一步的，所述第一半导体区采用硅材料；所述第二半导体区采用锗材料，所述第二半导体区通过ART工艺制备得到。

更进一步的，在硅衬底上形成多个具有一定深宽比的沟槽，在沟槽中外延生长锗薄膜，直至锗薄膜高出硅衬底并达到特定厚度时停止，接着采用减薄工艺去除包括位错的部分，减薄后的硅衬底(即第一半导体区)厚度不超过20μm。

或者更进一步地，所述第二半导体区通过以下方式制备得到：

在硅衬底上形成多个具有一定深宽比的沟槽，在沟槽中外延生长锗薄膜，持续至锗薄膜填满整个沟槽，接着使用减薄工艺去除含有位错的部分，并在第一半导体区的背面淀积绝缘层，最后背面露出的锗薄膜再次外延直至高出硅衬底并达到特定厚度时停止，其中，减薄后的硅衬底(即第一半导体区)厚度不超过20μm。

进一步的，所述连接区设有一个或若干个，当设有若干个时，不同的连接区呈平行间隔布置。

进一步的，所述连接区沿横向的宽度不小于200nm；

所述连接区所用材料选自硅、锗、锗硅合金或者金属。

进一步的，所述第一半导体区沿纵向的厚度不超过20μm；所述第二半导体区沿纵向的厚度不小于0.5μm。

进一步的，所述第一掺杂区与第二掺杂区的掺杂类型相反。

进一步的，所述第二半导体区在沿横向方向的两侧具有侧壁区域，该侧壁区域内包含第三掺杂区。

更进一步的，所述第三掺杂区的掺杂类型与所述第二掺杂区相同。

进一步的，所述第一电极和第二电极分别与所述第一掺杂区和第二掺杂区连接。

进一步的，所述隔离区沿纵向贯穿整个二极管器件。

进一步的，所述隔离区还作为电路连接层与所述第一电极或/和第二电极电连接。

与现有技术相比，本发明利用深宽比限制(Aspect Ratio Trapping，ART)技术制备低位错密度的锗薄膜，得到的外延锗层作为光吸收区与硅衬底共同组成一种具有低位错密度的PIN型光电二极管，其可以有效降低器件的暗电流等。

附图说明

图1为基于ART工艺的Ge-on-Si异质外延结构示意图；

图2为现有基于ART工艺的锗硅光电二极管器件的截面结构示意图；

图3为本发明实施例1的锗硅光电二极管器件的截面结构示意图；

图4为第一种采用ART工艺形成第二半导体区的流程示意图；

图5为第二种采用ART工艺形成第二半导体区的流程示意图；

图6为连接区设置一个时的示意图；

图7为连接区设置多个时的示意图；

图8为制备连接区的流程示意图；

图9为第二半导体区部分的示意图；

图10为第二半导体区上制备第三掺杂区的流程示意图；

图11为隔离区作为电路连接层时的示意图；

图中标记说明：

1-第一半导体区，2-第二半导体区，3-第一掺杂区，4-位错，5-第二掺杂区，6-绝缘层，7-隔离区，8-第一电极，9-第二电极，10-连接区，11-第三掺杂区。

具体实施方式

下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

以下各实施方式中，如无特别说明的功能部件或结构，则表明其均为本领域为实现对应功能而采用的常规部件或结构；同样的，如无特别说明的处理技术，则表明其均为本领域的常规技术。

为降低器件的暗电流等，本发明提供了一种锗硅光电二极管，如图3所示，其包括第一半导体区1、位于第一半导体区1内的第一掺杂区3、第二半导体区2、位于第二半导体区2内的第二掺杂区5、绝缘层6、隔离区7、第一电极8和第二电极9，还包括连接区10，其中，所述第一半导体区1与第二半导体区2由所述绝缘层6隔开，所述连接区10还沿纵向延伸并贯穿位于所述第一半导体区1与第二半导体区2之间的所述绝缘层6，并连接所述第一半导体区1与第二半导体区2，所述第一半导体区1和所述第二半导体区2中的其中一个采用硅材料，另一个采用锗材料。

在一些具体的实施方式中，所述第二半导体区2采用ART工艺制备而成，并作为光吸收区产生光生载流子，此处的ART工艺属于本领域的常规现有技术。

请参见图4所示，在一些更具体的实施方式中，所述第二半导体区2通过以下方式制备得到：

在硅衬底上形成多个具有一定深宽比的沟槽，接着在硅衬底表面沉积一层SiO

在一些更具体的实施方式中，请参见图5所示，所述第二半导体区2还通过以下方式制备得到：

在硅衬底上形成多个具有一定深宽比的沟槽，接着在硅衬底表面沉积一层SiO

在Ge-on-Si APD结构中，本征锗层为器件的吸收区，用于吸收光并在光电效应下产生光生载流子，这些载流子在电场作用下进入硅中以实现有效传输。由图4和图5可知，基于ART工艺外延生长的锗薄膜与硅衬底之间会存在绝缘层6，进而两者(即第一半导体区1和第二半导体区2)被绝缘层6隔开，载流子无法顺利地在第一半导体区1和第二半导体区2间移动。因此本发明还特别设计了连接区10，以贯穿第一半导体区1和第二半导体区2之间的绝缘层6，从而连接两个区域。

请再参见图6和图7所示，在一些具体的实施方式中，所述连接区10设有一个或若干个，当设有若干个时，不同的连接区10呈平行间隔布置。

在一些更具体的实施方式中，所述连接区10沿横向的宽度不小于200nm。另外，连接区10沿纵向的深度至少贯穿绝缘层6，以连接第一半导体区1和第二半导体区2，其具体深度取决于刻蚀深度，在至少贯穿绝缘层6的基础上，还可以继续向下延伸。

在一些具体的实施方式中，请参见图8所示，连接区10的制备过程包括先沿第二半导体区2纵向刻蚀，接着在刻蚀出的沟槽中沉积对应的连接区10的材料。具体的，所述连接区10所用材料选自硅、锗、锗硅合金或者金属。更具体的，先沿第二半导体区2的中间区域(即外延薄膜的交界处区域)进行纵向刻蚀并形成沟槽，刻蚀工艺在贯穿绝缘层6时停止，接着在沟槽内外延生长锗硅合金等材料作为连接区10。

在一些具体的实施方式中，请再参见图9所示，所述第二半导体区2沿纵向的厚度可以为0.5μm或者更大，此处的厚度并不包括第二半导体区2形成过程中位于第一半导体区1内的沟槽部分。此处第二半导体区2的厚度取决于探测光的波长，该厚度应不小于锗在该波段的吸收深度才可以充分吸收探测光。

在一些具体的实施方式中，所述第一掺杂区3与第二掺杂区5的掺杂类型相反。所述掺杂区可以选用如离子注入等方式实现。示例性的，第一掺杂区3为n型离子注入(例如，磷)，则第二掺杂区5为p型离子注入(例如，硼)，或第一掺杂区3为p型离子注入，第二掺杂区5为n型离子注入，离子注入完成后可以选择快速热退火(RTA)等方式进行退火处理以激活杂质，典型快速热退火条件是在1050℃～1100℃下持续5秒至10秒，示例性的，退火条件为在1050℃下持续7秒左右，当然，也可以根据实际需要对退火条件在前述范围内进行常规调整。

请再参见图10所示，在一些具体的实施方式中，所述第二半导体区2在沿横向方向的两侧具有相对布置的侧壁区域，该侧壁区域内包含第三掺杂区11。更优选的，第三掺杂区11还与第二掺杂区5接触。第三掺杂区11用于调控第二半导体区2的电场分布，使得第二半导体区2的光生载流子在电场作用下加速进入第一半导体区1，并被第二电极9收集，以产生有效光电流。

在一些更具体的实施方式中，所述第三掺杂区11的掺杂类型与所述第二掺杂区5相同。所述第三掺杂区11可以通过侧壁离子注入的方式实现，第二半导体区2制备完成后，在沟槽位置再次刻蚀，接着在沟槽侧墙位置注入与第二掺杂区5相同的掺杂剂，形成第三掺杂区11。

在一些具体的实施方式中，所述第一电极8和第二电极9分别与所述第一掺杂区3和第二掺杂区5连接，第一掺杂区3和和第二掺杂区5均为高掺杂区域，用于与金属电极(即第一电极8和第二电极9)形成欧姆接触，从而用于施加电压和传输信号。

请再参见图3等所示，在一些具体的实施方式中，所述隔离区7沿纵向贯穿整个二极管器件，可以减少器件间的串扰。优选的，隔离区7的材料可以为氧化硅、无定形硅、多晶硅或金属。更具体的，隔离区7在第三掺杂区11之后制备，完成第三掺杂区11的离子注入后，沉积一层Ti/TiN层作为过渡层，接着在沟槽内利用CVD的方式生长金属钨等作为隔离填充材料，以形成所述隔离区7。

请再参见图11所示，在一些具体的实施方式中，所述隔离区7还作为电路连接层与所述第一电极8或/和第二电极9电连接，这样，当器件存在背面电极时，电极连接时可以通过隔离区7的金属引出。

以上各实施方式可以任一单独实施，也可以任意两两组合或更多的组合实施。

下面结合具体实施例来对上述实施方式进行更详细的说明。

实施例1：

为降低外延锗中的位错缺陷，同时，降低器件的暗电流等，本实施例提供了一种锗硅光电二极管，如图3所示，其包括第一半导体区1、位于第一半导体区1内的第一掺杂区3、第二半导体区2、位于第二半导体区2内的第二掺杂区5、绝缘层6、隔离区7、第一电极8和第二电极9，还包括连接区10，其中，所述第一半导体区1与第二半导体区2由所述绝缘层6隔开，所述连接区10还沿纵向延伸并贯穿位于所述第一半导体区1与第二半导体区2之间的所述绝缘层6，并连接所述第一半导体区1与第二半导体区2。

本实施例中，所述第一半导体区1采用硅材料；所述第二半导体区2采用锗材料，其采用ART(即深宽比限制，Aspect Ratio Trapping)工艺制备而成，并作为光吸收区产生光生载流子。同时，所述第一掺杂区3与第二掺杂区4的掺杂类型相反，所述第二掺杂区5与第二掺杂区4的掺杂类型相同。所述掺杂区可以选用如离子注入等方式实现。本实施例中，第一掺杂区3为n型离子注入(例如磷)，第二掺杂区4和第二掺杂区5为p型离子注入(例如硼)，离子注入完成后可以选择快速热退火(RTA)等方式进行退火处理以激活杂质，退火条件是在1050℃下持续约7s左右。

请再参见图4所示，本实施例中采用ART工艺制备第二半导体区2的过程如下：在作为第一半导体区1的硅衬底上形成多个具有一定深宽比的沟槽，接着在硅衬底表面沉积一层SiO

同时，本实施例的连接区10设有一个，如图6所示，所述连接区10沿横向的宽度不小于200nm。另外，连接区10沿纵向的深度取决于刻蚀深度，该深度至少贯穿绝缘层6，也可以继续向下延伸。另外，需要说明的是，所述连接区10所用材料选自硅、锗、锗硅合金或者金属中的任一种，本实施例选用锗硅合金。

请再参见图9所示，所述第二半导体区2沿纵向的厚度t

请再参见图3所示，第一电极8和第二电极9分别与所述第一掺杂区3和第二掺杂区5连接，第一掺杂区3和和第二掺杂区5均为高掺杂区域，用于与金属电极(即第一电极8和第二电极9)形成欧姆接触，从而用于施加电压和传输信号。

同时，请再参见图3等所示，隔离区7沿纵向贯穿整个二极管器件，可以减少器件间的串扰。本实施例中隔离区7的材料优选为氧化硅。

实施例2：

与实施例1不同的是，本实施例基于ART工艺生长第二半导体区2的具体过程为：

请参见图5所示，在作为第一半导体区1的硅衬底上形成多个具有一定深宽比的沟槽，接着在硅衬底表面沉积一层SiO

实施例3：

与实施例1不同的是，本实施例中连接区10设置有三个，不同的连接区10呈平行间隔布置，且单个的连接区10沿横向的宽度不小于200nm。

实施例4：

在实施例1的基础上，本实施例的第二半导体区2在沿横向方向的两侧具有相对布置的侧壁区域，该侧壁区域内包含第三掺杂区11，第三掺杂区11还与第二掺杂区5接触。第三掺杂区11用于调控第二半导体区2的电场分布，使得第二半导体区2的光生载流子在电场作用下加速进入第一半导体区1，并被第二电极9收集，以产生有效光电流。另外，需要指出的是，所述第三掺杂区11的掺杂类型与所述第二掺杂区5相同。

请再参见图10所示，所述第三掺杂区11可以通过侧壁离子注入的方式实现，第二半导体区2制备完成后，在沟槽位置再次刻蚀，接着在沟槽侧墙位置注入与第二掺杂区5相同的掺杂剂，形成第三掺杂区11。

实施例5：

请再参见图11所示，与实施例1不同的是，本实施例的隔离区7还作为电路连接层与所述第一电极8或第二电极9电连接，这样，当器件存在背面电极时，电极连接时可以通过隔离区7的金属引出。

上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和使用发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。