编码方法、装置及存储介质

技术领域

本申请涉及通信技术领域，尤其涉及一种编码方法、装置及存储介质。

背景技术

第五代移动通信(the 5th generation mobile communication,5G)新空口(NewRadio,NR)低密度奇偶校验码(Low Density Parity Check Code,LDPC)的数据信道采用空间耦合低密度奇偶校验码(Spatially Coupled Low Density Parity Check Code,SC-LDPC)。

但是，面向下一代移动通信，SC-LDPC无法满足速率兼容要求，无法支持下一代移动通信系统中增量冗余混合自动重传请求(Incremental Redundancy Hybrid AutomaticRepeat Request,IR-HARQ)。

发明内容

本申请实施例提供一种编码方法、装置及存储介质，用以解决现有技术中的SC-LDPC无法满足速率兼容要求的技术问题。

第一方面，本申请实施例提供一种编码方法，包括：

生成空间耦合低密度奇偶校验码SC-LDPC的基矩阵；所述基矩阵包括L个耦合段，每一耦合段包含至少两个约束块；每一约束块均为速率兼容结构；

基于所述基矩阵进行编码。

在一些实施例中，所述基于所述基矩阵进行编码，包括：

根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵；

根据所述校验矩阵确定校验约束关系；

根据待传输比特和所述校验约束关系确定母码码字；

对所述母码码字进行速率匹配确定编码码字。

在一些实施例中，所述对所述母码码字进行速率匹配确定编码码字，包括：

将所述母码码字按照每个耦合段内编码比特为一行，写入速率匹配器的循环缓冲器；

按照先入先出以及列读取的方式从所述循环缓冲器中读取所需比特，获得速率匹配后的编码码字。

在一些实施例中，所述根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵之前，还包括：

基于目标准则确定所述循环移位矩阵；所述目标准则包括以下准则中的一种或多种；

最大化校验矩阵的围长；

最优化校验矩阵的环分布；

循环差分族。

在一些实施例中，所述循环移位矩阵为周期性的。

在一些实施例中，每一耦合段的首个约束块采用Raptor-like结构。

在一些实施例中，每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第1至n行的相邻行向量满足非正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第n+1至m行的相邻行向量满足准正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第m+1至最后一行的相邻行向量满足完全正交；

其中，m>n≥2。

第二方面，本申请实施例提供一种电子设备，包括存储器，收发机，处理器；

存储器，用于存储计算机程序；收发机，用于在所述处理器的控制下收发数据；处理器，用于读取所述存储器中的计算机程序并执行以下操作：

生成SC-LDPC的基矩阵；所述基矩阵包括L个耦合段，每一耦合段包含至少两个约束块；每一约束块均为速率兼容结构；

基于所述基矩阵进行编码。

在一些实施例中，所述基于所述基矩阵进行编码，包括：

根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵；

根据所述校验矩阵确定校验约束关系；

根据待传输比特和所述校验约束关系确定母码码字；

对所述母码码字进行速率匹配确定编码码字。

在一些实施例中，所述对所述母码码字进行速率匹配确定编码码字，包括：

将所述母码码字按照每个耦合段内编码比特为一行，写入速率匹配器的循环缓冲器；

按照先入先出以及列读取的方式从所述循环缓冲器中读取所需比特，获得速率匹配后的编码码字。

在一些实施例中，所述根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵之前，还包括：

基于目标准则确定所述循环移位矩阵；所述目标准则包括以下准则中的一种或多种；

最大化校验矩阵的围长；

最优化校验矩阵的环分布；

循环差分族。

在一些实施例中，所述循环移位矩阵为周期性的。

在一些实施例中，每一耦合段的首个约束块采用Raptor-like结构。

在一些实施例中，每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第1至n行的相邻行向量满足非正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第n+1至m行的相邻行向量满足准正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第m+1至最后一行的相邻行向量满足完全正交；

其中，m>n≥2。

第三方面，本申请实施例提供一种编码装置，包括：

生成模块，用于生成SC-LDPC的基矩阵；所述基矩阵包括L个耦合段，每一耦合段包含至少两个约束块；每一约束块均为速率兼容结构；

编码模块，用于基于所述基矩阵进行编码。

在一些实施例中，所述编码模块包括第一确定子模块、第二确定子模块、第三确定子模块和速率匹配子模块；

所述第一确定子模块用于根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵；

所述第二确定子模块用于根据所述校验矩阵确定校验约束关系；

所述第三确定子模块用于根据待传输比特和所述校验约束关系确定母码码字；

所述速率匹配子模块用于对所述母码码字进行速率匹配确定编码码字。

在一些实施例中，所述速率匹配子模块包括写入单元和读取单元；

所述写入单元用于将所述母码码字按照每个耦合段内编码比特为一行，写入速率匹配器的循环缓冲器；

所述读取单元用于按照先入先出以及列读取的方式从所述循环缓冲器中读取所需比特，获得速率匹配后的编码码字。

在一些实施例中，所述装置还包括确定确定模块；

所述确定模块用于基于目标准则确定所述循环移位矩阵；所述目标准则包括以下准则中的一种或多种；

最大化校验矩阵的围长；

最优化校验矩阵的环分布；

循环差分族。

在一些实施例中，所述循环移位矩阵为周期性的。

在一些实施例中，每一耦合段的首个约束块采用Raptor-like结构。

在一些实施例中，每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第1至n行的相邻行向量满足非正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第n+1至m行的相邻行向量满足准正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第m+1至最后一行的相邻行向量满足完全正交；

其中，m>n≥2。

第四方面，本申请实施例还提供一种处理器可读存储介质，所述处理器可读存储介质存储有计算机程序，所述计算机程序用于使处理器执行如上所述第一方面所述的编码方法。

第五方面，本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序用于使计算机执行如上所述第一方面所述的编码方法。

第六方面，本申请实施例还提供一种通信设备可读存储介质，所述通信设备可读存储介质存储有计算机程序，所述计算机程序用于使通信设备执行如上所述第一方面所述的编码方法。

第七方面，本申请实施例还提供一种芯片产品可读存储介质，所述芯片产品可读存储介质存储有计算机程序，所述计算机程序用于使芯片产品执行如上所述第一方面所述的编码方法。

本申请实施例提供的编码方法、装置及存储介质，通过设计一种包括L个耦合段，每一耦合段包含至少两个约束块，每一约束块均为速率兼容结构的基矩阵，从而使根据该基矩阵确定的校验矩阵满足下三角结构，使SC-LDPC在不同码率、瀑布区、译码门限区拥有较好的性能，既能支持IR-HARQ重传，又能满足速率兼容要求。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是QC-LDPC校验矩阵的构造方法示意图；

图2是SC-LDPC校验矩阵的示意图；

图3是TB-SC-LDPC校验矩阵的示意图；

图4是本申请实施例提供的编码方法的流程示意图；

图5是本申请实施例提供的SC-LDPC的基矩阵的结构示意图；

图6是本申请实施例提供的约束块的结构示意图之一；

图7是本申请实施例提供的TB-SC-LDPC的基矩阵的结构示意图；

图8是本申请实施例提供的速率匹配原理示意图；

图9是本申请实施例提供的约束块的结构示意图之二；

图10是本申请实施例提供的约束块的结构示意图之三；

图11是本申请实施例提供的约束块的结构示意图之四；

图12是本申请实施例提供的一种电子设备的结构示意图；

图13是本申请实施例提供的一种编码装置的结构示意图。

具体实施方式

LDPC是一类可以接近香农信道容量的线性分组码，该码被一个m×n的二进制校验矩阵H定义，编码的码字c是长度为n的二进制向量，满足cH

图1是QC-LDPC校验矩阵的构造方法示意图，如图1所示，QC-LDPC的校验矩阵H可以通过基矩阵(Base Graph,BG)、循环移位矩阵PM唯一确定，NR LDPC编码采用的是单边QC-LDPC，每个块为Z×Z的单位循环移位矩阵Q(Z)，或者为Z×Z的全零矩阵。循环移位值为整数集合Z∈{-1,0,…,Z-1}，其中，Z＝-1表示全零矩阵。

SC-LDPC编码通过把Tanner图中相邻码字(相邻耦合段)的边进行耦合连接来构造校验矩阵，这种空间耦合的连接结构使得SC-LDPC在译码时会产生门限饱和效应，进而译码性能相较于非耦合LDPC码性能会大幅提升。图2是SC-LDPC校验矩阵的示意图，如图2所示，SC-LDPC的校验矩阵H在对角线上呈带状结构，当前置校验子记忆长度为2时，子矩阵H

在耦合段数L较小或者码长较短时，SC-LDPC的码率损失较大，非常影响传输效率。咬尾空间耦合低密度奇偶校验码(Tail Biting Spatially Coupled Low Density ParityCheck Code,TB-SC-LDPC)的出现解决了码率损失问题，图3是TB-SC-LDPC校验矩阵的示意图，如图3所示，TB-SC-LDPC的校验矩阵H通常是行满秩的，码率满足

对于LDPC、QC-LDPC，现有的速率兼容LDPC构造方法可以分为以下两种：

1、缩短和打孔结合：先构造一个低码率的LDPC母码，通过对信息位填充一些已知比特进行编码(填充比特不在信道上传输)，并且对母码码字中的一些比特进行打孔(一些比特不在信道长传输)，进而得到码率范围较大的LDPC、QC-LDPC码。

2、扩展：先构造一个高码率的LDPC、QC-LDPC母码，然后基于当前母码码字产生新的校验比特，进而获得更低的码率。

综上所述，QC-LDPC的译码并行度更低从而导致更低的译码吞吐，SC-LDPC、TB-SC-LDPC通常被设计为规则的BG或者缺少有效的速率兼容编码方案，面向下一代移动通信，QC-LDPC、SC-LDPC和TB-SC-LDPC均无法满足速率兼容要求和支持下一代移动通信系统中增量冗余混合自动重传请求(Incremental Redundancy Hybrid Automatic Repeat Request,IR-HARQ)的要求。

基于上述技术问题，本申请实施例通过设计一种包括L个耦合段，每一耦合段包含至少两个约束块，每一约束块均为速率兼容结构的基矩阵，从而使根据该基矩阵确定的校验矩阵满足下三角结构，使SC-LDPC在不同码率、瀑布区、译码门限区拥有较好的性能，既能支持IR-HARQ重传，又能满足速率兼容要求。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图4是本申请实施例提供的编码方法的流程示意图，如图4所示，本申请实施例提供一种编码方法，其执行主体可以为终端，例如，手机等。还可以为网络设备，例如，基站，核心网等，该方法包括：

步骤401、生成空间耦合低密度奇偶校验码SC-LDPC的基矩阵；所述基矩阵包括L个耦合段，每一耦合段包含至少两个约束块；每一约束块均为速率兼容结构，L为大于或等于2的整数。

具体地，由于SC-LDPC具有空间耦合结构，整个校验矩阵在对角线上呈带状结构，无法直接把SC-LDPC校验矩阵整体设计成一个速率兼容结构。因此，在本申请实施例中首先将SC-LDPC的BG分为多个耦合段，每个耦合段内分别设计成速率兼容结构，即每一耦合段包含至少两个约束块，每一约束块均为速率兼容结构。

耦合段由BG的多个列构成，每一耦合段均为BG的一个子矩阵。约束块由耦合段的多个行构成，每一约束块均为耦合段的一个子矩阵。速率兼容结构为包含下三角子矩阵的矩阵。

这种基矩阵的结构等价于一个高码率的LDPC与许多个单校验码，而且随着扩展矩阵行数与列数的增加可以得到码率任意低的LDPC校验矩阵，例如，首先构造一个码率为8/9的核矩阵，然后逐渐向下扩展依次得到码率为7/8、5/6、3/4、1/2、2/5、1/3、1/4、1/5的校验矩阵，从而可以保证空间耦合扩展后不会破坏校验矩阵的速率兼容/冗余递增结构。

耦合段内首个约束块A用于SC-LDPC的递归编码。耦合段内除首个约束块A之外的约束块(约束块B等)用于校验子计算。

例如，图5是本申请实施例提供的SC-LDPC的基矩阵的结构示意图，如图5所示，SC-LDPC的BG包括3个耦合段，前置校验子的记忆长度为1，每一耦合段包含两个约束块(约束块A和约束块B)，每一约束块均为速率兼容结构。

例如，图6是本申请实施例提供的约束块的结构示意图之一，如图6所示，本申请实施例提供的速率兼容结构包括子矩阵A、子矩阵C、子矩阵D和零矩阵，其中，子矩阵D为下三角矩阵。

TB-SC-LDPC是一种特殊的SC-LDPC，图7是本申请实施例提供的TB-SC-LDPC的基矩阵的结构示意图，如图7所示，TB-SC-LDPC的BG包括3个耦合段，前置校验子的记忆长度为1，每一耦合段包含两个约束块(约束块A和约束块B)，每一约束块均为速率兼容结构。

需要说明的是：前置校验子的记忆长度表示每一耦合段包含的至少两个约束块按列拼接成的子矩阵的原点(首个约束块)之前的约束块的个数。例如，图6和图7中，前置校验子的记忆长度均为1，因此，每一耦合段均包含两个约束块，每一耦合段包含的约束块按列拼接成的子矩阵BG

步骤402、基于所述基矩阵进行编码。

在一些实施例中，所述基于所述基矩阵进行编码，包括：

根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵。

具体地，终端或基站在确定基矩阵之后，首先以提升因子Z对基矩阵进行散列操作，得到SC-LDPC的校验矩阵H，即根据基矩阵和预先确定的循环移位矩阵确定SC-LDPC的校验矩阵H。

根据所述校验矩阵确定校验约束关系。

具体地，基于校验矩阵H即可确定校验约束关系，校验约束关系的公式描述如下：

Hx

其中，H为校验矩阵，x为母码码字。

根据待传输比特和所述校验约束关系确定母码码字。

具体地，终端或基站根据待传输比特和校验约束关系Hx

对所述母码码字进行速率匹配确定编码码字。

具体地，具体地，终端或基站确定母码码字x之后，经过速率匹配器对母码码字进行速率匹配，得到最终的编码码字。

本申请实施例提供的编码方法，通过设计一种包括L个耦合段，每一耦合段包含至少两个约束块，每一约束块均为速率兼容结构的基矩阵，从而使根据该基矩阵确定的校验矩阵满足下三角结构，使SC-LDPC在不同码率、瀑布区、译码门限区拥有较好的性能，既能支持IR-HARQ重传，又能满足速率兼容要求。

在一些实施例中，所述对所述母码码字进行速率匹配确定编码码字，包括：

将所述母码码字按照每个耦合段内编码比特为一行，写入速率匹配器的循环缓冲器。

具体地，图8是本申请实施例提供的速率匹配原理示意图，如图8所示，在本申请实施例中，终端或基站将母码码字x按照“耦合段交织”方式送入速率匹配器的循环缓冲器中，每个耦合段内，被缩短或被打孔的比特直接跳过不送入循环缓冲器中。“耦合段交织”可以采用行写入列读出的方式实现，公式化描述如下：

v

其中，v

按照先入先出以及列读取的方式从所述循环缓冲器中读取所需比特，获得速率匹配后的编码码字。

具体地，将母码码字写入速率匹配器的循环缓冲器之后，根据目标码率或分配的传输资源块(RE)的大小确定速率匹配后码字长度，按照先入先出的方式从缓冲器中读取所需比特，获得速率匹配后的编码码字。

本申请实施例提供的编码方法，通过设计一种包括L个耦合段，每一耦合段包含至少两个约束块，每一约束块均为速率兼容结构的基矩阵，从而使根据该基矩阵确定的校验矩阵满足下三角结构，使SC-LDPC在不同码率、瀑布区、译码门限区拥有较好的性能，既能支持IR-HARQ重传，又能满足速率兼容要求。

在一些实施例中，还包括基矩阵的筛选步骤。

基于某种准则搜索获得满足结构要求的最优基矩阵，例如，基于译码门限准则筛选出最优基矩阵。

本申请实施例提供的编码方法，通过筛选最优基矩阵，进一步提高了速率兼容性。

具体地，在本申请实施例中，所述根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵之前，还包括：

基于目标准则确定所述循环移位矩阵；所述目标准则包括以下准则中的一种或多种；

最大化校验矩阵的围长；

最优化校验矩阵的环分布；

循环差分族。

具体地，在本申请实施例中，确定校验矩阵之前，需要基于最大化校验矩阵的围长、最优化校验矩阵的环分布、循环差分族等准则中的一种或多种确定循环移位矩阵PM。

在一些实施例中，所述循环移位矩阵为周期性的。

具体地，在本申请实施例中，每个耦合段l＝1,2,…,L内，约束块A、B…位置所对应的循环移位值以一定周期重复。

例如，当周期为2时，耦合段l＝1,3,5,7…内约束块A、B…所对应的循环移位值相等，耦合段l＝2,4,6,8…内约束块A、B…所对应的循环移位值相等。

特殊地，当周期为1时，每个耦合段l＝1,2,…,L内，约束块A、B…位置所对应的循环移位值都完全相等。

本申请实施例提供的编码方法，通过周期性的循环移位矩阵，进一步降低了编译码器的存储开销。

在一些实施例中，每一耦合段的首个约束块采用Raptor-like结构。

具体地，Raptor-like结构是一种特殊的速率兼容结构，在本申请实施例中，耦合段内首个约束块A用于SC-LDPC的递归编码。约束块A的高码率部分需要采用Raptor-like的双对角结构降低编码复杂度的同时保证了高码率性能。

图9是本申请实施例提供的约束块的结构示意图之二，如图9所示，本申请实施例提供的Raptor-like结构包括子矩阵A、子矩阵B、子矩阵C、子矩阵D和零矩阵，其中，子矩阵B为双对角矩阵，子矩阵D为单对角矩阵。

约束块A可以基于现有设计好的Raptor-like结构的基矩阵获得，例如，约束块A可以选用5G NR LDPC的基矩阵BG1或者BG2。

耦合段内除首个约束块A之外的约束块(约束块B等)用于校验子计算，而不涉及编码计算所以不再需要双对角或单对角结构，故采用一般的速率兼容结构即可。

本申请实施例提供的编码方法，约束块A选用Raptor-like结构，进一步提高了速率兼容性。

在一些实施例中，每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第1至n行的相邻行向量满足非正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第n+1至m行的相邻行向量满足准正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第m+1至最后一行的相邻行向量满足完全正交；

其中，m>n≥2。

具体地，在本申请实施例中，每一耦合段包含的至少两个约束块约束块A、B、C…按列拼接为子矩阵BG

在约束块为Raptor-like结构的情况下，对于BG_sub而言，约束块A的双对角结构所在行可以采用非正交结构，即BG_sub的第1至n行的相邻行向量满足非正交。

约束块A的单对角结构所在行可以采用准正交或者完全正交结构，即BG_sub的第n+1至m行的相邻行向量满足准正交，BG_sub的第m+1至最后一行的相邻行向量满足完全正交。

也即，约束块A、B、C…需要优化使得其拼接成的BG_sub行满足准正交、完全正交。

BG

下面以几个具体的例子，对上述实施例中的方法进行进一步说明。

例一：前置校验子记忆长度为1。

SC-LDPC的前置校验子约束为1，每一耦合段包括约束块A和约束块B，耦合段L为L＝30。其中，约束块A为现有的5G NR LDPC BG1基矩阵，约束块B(耦合扩展块，大小为46×68)基于贪婪算法和PEXIT译码门限指标搜索获得。图10是本申请实施例提供的约束块的结构示意图之三，如图10所示，约束块B中仅前13列包含1，其余列均为0(图10中采用表格的形式表示)。以提升因子Z＝64对BG进行散列得到SC-LDPC校验矩阵H，每个耦合段内，基矩阵BG和约束块A、B所对应的循环移位矩阵PM都相同。

PM中的循环移位值取自循环差分族，具体为BG

例二：前置校验子记忆长度为2。

SC-LDPC的前置校验子约束为2，耦合段L为30，每一耦合段包括约束块A、约束块B和约束块C，约束块A为现有的5G NR LDPC BG1基矩阵，约束块B和约束块C基于贪婪算法和PEXIT译码门限指标搜索获得，约束块B，大小为46×68，仅前13列包含1，其余列均为0。图11是本申请实施例提供的约束块的结构示意图之四，如图11所示，约束块C(大小为46×68)，仅第1列包含1(图11中采用表格的形式表示，仅示出部分列)。以提升因子Z＝64对BG进行散列得到SC-LDPC校验矩阵H，每个耦合段内，基矩阵BG和约束块A、B、C所对应的循环移位矩阵PM都相同。

PM中的循环移位值取自循环差分族，具体为BG

例三：周期为2，前置校验子记忆长度为1。

SC-LDPC的前置校验子约束为1，每一耦合段包括约束块A和约束块B，耦合段L为30。其中，约束块A为现有的5G NR LDPC BG1基矩阵，约束块B(大小为46×68)基于贪婪算法和PEXIT译码门限指标搜索获得，约束块B中仅前13列包含1，其余列均为0。以提升因子Z＝64对BG进行散列得到SC-LDPC校验矩阵H，不同耦合段内，基矩阵BG是相同，但是约束块A、B所对应的循环移位矩阵PM是2周期重复的。

PM中的循环移位值取自循环差分族，子矩阵BG

子矩阵BG

其中，PM

例四：周期为2，前置校验子记忆长度为2。

SC-LDPC的前置校验子约束为1，每一耦合段包括约束块A、约束块B和约束块C，耦合段L为30。其中，约束块A为现有的5G NR LDPC BG1基矩阵，约束块B(大小为46×68)和约束块C(大小为46×68)基于贪婪算法和PEXIT译码门限指标搜索获得，约束块B中仅前13列包含1，其余列均为0，约束块C仅第1列包含1。以提升因子Z＝64对BG进行散列得到SC-LDPC校验矩阵H，不同耦合段内，基矩阵BG是相同，但是约束块A、B、C所对应的循环移位矩阵PM是2周期重复的。PM中的循环移位值取自循环差分族，子矩阵BG

子矩阵BG

其中，PM

图12是本申请实施例提供的一种电子设备的结构示意图，如图12所示，所述电子设备包括存储器1220，收发机1200，处理器1210，其中：

存储器1220，用于存储计算机程序；收发机1200，用于在所述处理器1210的控制下收发数据；处理器1210，用于读取所述存储器1220中的计算机程序并执行以下操作：

生成SC-LDPC的基矩阵；所述基矩阵包括L个耦合段，每一耦合段包含至少两个约束块；每一约束块均为速率兼容结构；

基于所述基矩阵进行编码。

具体地，收发机1200，用于在处理器1210的控制下接收和发送数据。

其中，在图12中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器1210代表的一个或多个处理器和存储器1220代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机1200可以是多个元件，即包括发送机和接收机，提供用于在传输介质上与各种其他装置通信的单元，这些传输介质包括无线信道、有线信道、光缆等传输介质。处理器1210负责管理总线架构和通常的处理，存储器1220可以存储处理器1210在执行操作时所使用的数据。

处理器1210可以是中央处理器(CPU)、专用集成电路(Application SpecificIntegrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)，处理器也可以采用多核架构。

在一些实施例中，所述基于所述基矩阵进行编码，包括：

根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵；

根据所述校验矩阵确定校验约束关系；

根据待传输比特和所述校验约束关系确定母码码字；

对所述母码码字进行速率匹配确定编码码字。

在一些实施例中，所述对所述母码码字进行速率匹配确定编码码字，包括：

将所述母码码字按照每个耦合段内编码比特为一行，写入速率匹配器的循环缓冲器；

按照先入先出以及列读取的方式从所述循环缓冲器中读取所需比特，获得速率匹配后的编码码字。

在一些实施例中，所述根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵之前，还包括：

基于目标准则确定所述循环移位矩阵；所述目标准则包括以下准则中的一种或多种；

最大化校验矩阵的围长；

最优化校验矩阵的环分布；

循环差分族。

在一些实施例中，所述循环移位矩阵为周期性的。

在一些实施例中，每一耦合段的首个约束块采用Raptor-like结构。

在一些实施例中，每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第1至n行的相邻行向量满足非正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第n+1至m行的相邻行向量满足准正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第m+1至最后一行的相邻行向量满足完全正交；

其中，m>n≥2。

具体地，本申请实施例提供的上述电子设备可以为终端，基站，核心网等。

本申请实施例提供的上述电子设备，能够实现上述执行主体为电子设备的方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。

图13是本申请实施例提供的一种编码装置的结构示意图，如图13所示，本申请实施例提供一种编码装置，包括生成模块1301和编码模块1302，其中：

生成模块1301用于生成SC-LDPC的基矩阵；所述基矩阵包括L个耦合段，每一耦合段包含至少两个约束块；每一约束块均为速率兼容结构；编码模块1302用于基于所述基矩阵进行编码。

在一些实施例中，所述编码模块包括第一确定子模块、第二确定子模块、第三确定子模块和速率匹配子模块；

所述第一确定子模块用于根据所述基矩阵和预先确定的循环移位矩阵确定所述SC-LDPC的校验矩阵；

所述第二确定子模块用于根据所述校验矩阵确定校验约束关系；

所述第三确定子模块用于根据待传输比特和所述校验约束关系确定母码码字；

所述速率匹配子模块用于对所述母码码字进行速率匹配确定编码码字。

在一些实施例中，所述速率匹配子模块包括写入单元和读取单元；

所述写入单元用于将所述母码码字按照每个耦合段内编码比特为一行，写入速率匹配器的循环缓冲器；

所述读取单元用于按照先入先出以及列读取的方式从所述循环缓冲器中读取所需比特，获得速率匹配后的编码码字。

在一些实施例中，所述装置还包括确定确定模块；

所述确定模块用于基于目标准则确定所述循环移位矩阵；所述目标准则包括以下准则中的一种或多种；

最大化校验矩阵的围长；

最优化校验矩阵的环分布；

循环差分族。

在一些实施例中，所述循环移位矩阵为周期性的。

在一些实施例中，每一耦合段的首个约束块采用Raptor-like结构。

在一些实施例中，每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第1至n行的相邻行向量满足非正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第n+1至m行的相邻行向量满足准正交；

或者，

每一耦合段包含的至少两个约束块按列拼接成的子矩阵的第m+1至最后一行的相邻行向量满足完全正交；

其中，m>n≥2。

具体地，本申请实施例提供的上述编码装置，能够实现上述执行主体为电子设备的方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。

需要说明的是，本申请上述各实施例中对单元/模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

在一些实施例中，还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序用于使计算机执行上述各方法实施例提供的编码方法。

具体地，本申请实施例提供的上述计算机可读存储介质，能够实现上述各方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。

需要说明的是：所述计算机可读存储介质可以是处理器能够存取的任何可用介质或数据存储设备，包括但不限于磁性存储器(例如软盘、硬盘、磁带、磁光盘(MO)等)、光学存储器(例如CD、DVD、BD、HVD等)、以及半导体存储器(例如ROM、EPROM、EEPROM、非易失性存储器(NAND FLASH)、固态硬盘(SSD))等。

另外需要说明的是：本申请实施例中术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”所区别的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。

本申请实施例中术语“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

本申请实施例中术语“多个”是指两个或两个以上，其它量词与之类似。

本申请实施例提供的技术方案可以适用于多种系统，尤其是5G系统。例如适用的系统可以是全球移动通讯(global system of mobile communication，GSM)系统、码分多址(code division multiple access，CDMA)系统、宽带码分多址(Wideband CodeDivision Multiple Access，WCDMA)通用分组无线业务(general packet radio service，GPRS)系统、长期演进(long term evolution，LTE)系统、LTE频分双工(frequencydivision duplex，FDD)系统、LTE时分双工(time division duplex，TDD)系统、高级长期演进(long term evolution advanced，LTE-A)系统、通用移动系统(universal mobiletelecommunication system，UMTS)、全球互联微波接入(worldwide interoperabilityfor microwave access，WiMAX)系统、5G新空口(New Radio,NR)系统等。这多种系统中均包括终端设备和网络设备。系统中还可以包括核心网部分，例如演进的分组系统(EvlovedPacket System,EPS)、5G系统(5GS)等。

本申请实施例涉及的终端设备，可以是指向用户提供语音和/或数据连通性的设备，具有无线连接功能的手持式设备、或连接到无线调制解调器的其他处理设备等。在不同的系统中，终端设备的名称可能也不相同，例如在5G系统中，终端设备可以称为用户设备(User Equipment，UE)。无线终端设备可以经无线接入网(Radio Access Network,RAN)与一个或多个核心网(Core Network,CN)进行通信，无线终端设备可以是移动终端设备，如移动电话(或称为“蜂窝”电话)和具有移动终端设备的计算机，例如，可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置，它们与无线接入网交换语言和/或数据。例如，个人通信业务(Personal Communication Service，PCS)电话、无绳电话、会话发起协议(Session Initiated Protocol，SIP)话机、无线本地环路(Wireless Local Loop，WLL)站、个人数字助理(Personal Digital Assistant，PDA)等设备。无线终端设备也可以称为系统、订户单元(subscriber unit)、订户站(subscriber station)，移动站(mobilestation)、移动台(mobile)、远程站(remote station)、接入点(access point)、远程终端设备(remote terminal)、接入终端设备(access terminal)、用户终端设备(userterminal)、用户代理(user agent)、用户装置(user device)，本申请实施例中并不限定。

本申请实施例涉及的网络设备，可以是基站，该基站可以包括多个为终端提供服务的小区。根据具体应用场合不同，基站又可以称为接入点，或者可以是接入网中在空中接口上通过一个或多个扇区与无线终端设备通信的设备，或者其它名称。网络设备可用于将收到的空中帧与网际协议(Internet Protocol，IP)分组进行相互更换，作为无线终端设备与接入网的其余部分之间的路由器，其中接入网的其余部分可包括网际协议(IP)通信网络。网络设备还可协调对空中接口的属性管理。例如，本申请实施例涉及的网络设备可以是全球移动通信系统(Global System for Mobile communications，GSM)或码分多址接入(Code Division Multiple Access，CDMA)中的网络设备(Base Transceiver Station，BTS)，也可以是带宽码分多址接入(Wide-band Code Division Multiple Access，WCDMA)中的网络设备(NodeB)，还可以是长期演进(long term evolution，LTE)系统中的演进型网络设备(evolutional Node B，eNB或e-NodeB)、5G网络架构(next generation system)中的5G基站(gNB)，也可以是家庭演进基站(Home evolved Node B，HeNB)、中继节点(relaynode)、家庭基站(femto)、微微基站(pico)等，本申请实施例中并不限定。在一些网络结构中，网络设备可以包括集中单元(centralized unit，CU)节点和分布单元(distributedunit，DU)节点，集中单元和分布单元也可以地理上分开布置。

本申请中的“基于A确定B”表示确定B时要考虑A这个因素。并不限于“只基于A就可以确定出B”，还应包括：“基于A和C确定B”、“基于A、C和E确定B”、基于“A确定C，基于C进一步确定B”等。另外还可以包括将A作为确定B的条件，例如，“当A满足第一条件时，使用第一方法确定B”；再例如，“当A满足第二条件时，确定B”等；再例如，“当A满足第三条件时，基于第一参数确定B”等。当然也可以是将A作为确定B的因素的条件，例如，“当A满足第一条件时，使用第一方法确定C，并进一步基于C确定B”等。

网络设备与终端设备之间可以各自使用一或多根天线进行多输入多输出(MultiInput Multi Output,MIMO)传输，MIMO传输可以是单用户MIMO(Single User MIMO,SU-MIMO)或多用户MIMO(Multiple User MIMO,MU-MIMO)。根据根天线组合的形态和数量，MIMO传输可以是2D-MIMO、3D-MIMO、FD-MIMO或massive-MIMO，也可以是分集传输或预编码传输或波束赋形传输等。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机可执行指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机可执行指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些处理器可执行指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的处理器可读存储器中，使得存储在该处理器可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些处理器可执行指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。