功耗优化方法、通信设备及计算机可读存储介质

技术领域

本申请涉及通讯技术领域，尤其是一种功耗优化方法、通信设备及计算机可读存储介质。

背景技术

ADC、DAC技术，即模/数、数/模转换技术，是沟通模拟和数字世界的桥梁，其广泛应用于医疗、仪表、通信和雷达等领域，是现代数字信号处理系统中的重要组成部分。在通讯系统中，随着5G时代的到来，数据业务需求迅速扩增，要求更大的带宽，更小的时延，同时也要求ADC、DAC与数字处理芯片之间的接口吞吐率更高。基于此技术发展趋势，陆续发布了数据转换器接口标准JESD204标准的多个版本的协议。该协议基于SERDES接口，使得ADC/DAC与数据处理芯片之间能够实现高速数据传输。JESD204协议虽然解决了高吞吐率接口的要求，但随着吞吐率的增加，串并转换接口的线速率越来越高，随之而来的是串并转换接口的功耗也越来越高。对于功耗敏感的产品设备，其各个系统都在采用降功耗方案。

相关技术中，在接口应用阶段，系统休眠时令串并转换接口处于复位状态，以减小功耗。当SERDES接口处于复位状态时，接收侧与发送侧处于断链状态。而从低功耗状态恢复到正常工作状态，需要重新建链。重新建链的流程复杂，且建链时间较长，难以快速地从低功耗状态切换至正常工作状态。

发明内容

本申请实施例提供了一种功耗优化方法、通信设备及计算机可读存储介质，能够有效地降低通信接口的功耗，实现节电，并有利于在节电状态与通信状态之间实现快速切换。

第一方面，本申请实施例提供了一种功耗优化方法，应用于接收模块，包括：接收节电状态指示信号；根据所述节电状态指示信号，对所述接收模块的第一数据链路层进行建链状态保护处理，对所述接收模块的第一串并转换接口进行时钟数据恢复状态锁定处理，并关闭所述第一串并转换接口中与数据处理相关的第一时钟门控。

第二方面，本申请实施例提供了一种功耗优化方法，应用于发送模块，包括：接收节电状态指示信号；根据所述节电状态指示信号，关闭所述发送模块的第二串并转换接口中与数据处理相关的第四时钟门控。

第三方面，本申请实施例还提供了一种通信设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上第一方面或如第二方面所述的功耗优化方法。

第四方面，本申请实施例还提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如第一方面或如第二方面所述的功耗优化方法。

本申请实施例包括：通信设备的接收模块接收节电状态指示信号；根据所述节电状态指示信号，对所述接收模块的第一数据链路层进行建链状态保护处理；对所述接收模块的第一串并转换接口进行时钟数据恢复状态锁定处理，并关闭所述第一串并转换接口中与数据处理相关的第一时钟门控。根据本申请实施例的方案，通信设备的接收模块接收节电状态指示信号；而后根据节电状态指示信号，对接收模块的第一数据链路层进行建链状态保护处理；最后，对接收模块的第一串并转换接口进行时钟数据恢复状态锁定处理，并关闭第一串并转换接口中与数据处理相关的第一时钟门控。即是说，本申请实施例的方案能够通过关闭发送模块的第一串并转换接口中的第一时钟门控，并在第一数据链路层进行建链状态保护处理，有效地降低通信接口的功耗，实现节电，并有利于在节电状态与通信状态之间实现快速切换。

附图说明

图1是本申请一个实施例提供的时分双工通信系统的节电示意图；

图2是本申请一个实施例提供的通信接口的功能结构示意图；

图3是本申请一个实施例提供的具有节电功能的通信接口的功能结构示意图；

图4是本申请一实施例提供的应用于接收模块的功耗优化方法的流程示意图；

图5是图4中步骤S420的一个具体方法的流程示意图；

图6是本申请一个实施例提供的块数据的结构示意图；

图7是本申请一个实施例提供的块数据的同步头锁定处理的跳转示意图；

图8是本申请一个实施例提供的多帧数据的结构示意图；

图9是本申请一个实施例提供的多帧数据的帧头锁定处理的跳转示意图；

图10是图4中步骤S420的另一个具体方法的流程示意图；

图11是本申请一个实施例提供的通信接口的参考时钟关系示意图；

图12是本申请另一个实施例提供的应用于接收模块的功耗优化方法的流程示意图；

图13是本申请一个实施例提供的应用于发送模块的功耗优化方法的流程示意图；

图14是本申请另一个实施例提供的应用于发送模块的功耗优化方法的流程示意图；

图15是本申请一个实施例提供的在通信接口不支持时钟门控关闭的情况下通信接口内的节电工作状态示意图；

图16是本申请一实施例提供的通信设备的结构示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本申请。

需要说明的是，在本申请的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数。此外，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于流程图中的顺序执行所示出或描述的步骤。说明书的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

在通讯系统中，随着5G时代的到来，业务数据需求迅速扩增，要求更大的带宽，更小的时延，同时也要求ADC、DAC与数字处理芯片之间的接口吞吐率更高。陆续发布了数据转换器接口标准JESD204标准的多个版本的协议。该协议基于SERDES接口，使得ADC/DAC与数据处理芯片之间能够实现高速数据传输。但随着吞吐率的增加，串并转换接口的线速率越来越高，随之而来的是串并转换接口的功耗也越来越高。相关技术中，在接口应用阶段，系统休眠时令串并转换接口处于复位状态，以减小功耗。当SERDES接口处于复位状态时，接收侧与发送侧处于断链状态。而从低功耗状态恢复到正常工作状态，需要重新建链。重新建链的流程复杂，且建链时间较长，需要数个毫秒，难以快速地从低功耗状态切换至正常工作状态。

基于此，本申请提供了一种功耗优化方法、通信设备及计算机可读存储介质。根据本申请实施例的方案，通信设备的接收模块接收节电状态指示信号；而后根据节电状态指示信号，对接收模块的第一数据链路层进行建链状态保护处理；最后，对接收模块的第一串并转换接口进行时钟数据恢复状态锁定处理，并关闭第一串并转换接口中与数据处理相关的第一时钟门控。即是说，本申请实施例的方案能够通过关闭发送模块的第一串并转换接口中的第一时钟门控，并在第一数据链路层进行建链状态保护处理，有效地降低通信接口的功耗，实现节电，从而提高系统的能效比，并能在节电状态与通信状态之间快速切换。

下面结合附图，对本申请实施例作进一步阐述。

参照图1，图1是本申请一个实施例提供的时分双工通信系统的节电示意图。时分双工模式即在时间上按照一定比例进行分割，一段时间内下行链路工作，另一段时间内上行链路工作。如图1所示，时分双工通信系统包括发送通道和接收通道。其中，时分双工通信系统具有发送时段和接收时段。在发送时段，发送通道处于正常通信状态，接收通道处于节电状态；而在接收时段，发送通道处于节电状态，接收通道处于正常通信状态。可以理解的是，时分双工通信系统中具有定时控制单元，定时控制单元能够预设发送时段和接收时段，并产生能标识发送时段和接收时段的指示信号(如指示点平)。具体地，在发送通道或接收通道进入正常通信状态的情况下，时分双工通信系统能够产生通信状态指示信号；在发送通道或接收通道进入节电状态时，时分双工通信系统能够产生节电状态指示信号。

为了满足迅速扩增的数据业务，在时分双工通信系统的发送通道和接收通道上均设置有通信接口，具体地，该通信接口为JESD204C接口。参照图2，图2是本申请一个实施例提供的通信接口的功能结构示意图。通信接口中包括接收模块100和发送模块200，其中，发送模块200包括：第二传输层210、第二数据链路层220和第二串并转换接口230，第二数据链路层220的输入端与第二传输层210的输出端连接，第二数据链路层220的输出端与第二串并转换接口230的输入端连接，另外，第二数据链路层220中包括加扰单元221、组帧单元222和编码单元223，组帧单元222的输入端与加扰单元221的输出端连接，组帧单元222的输出端与编码单元223的输入端连接；接收模块100包括：第一传输层110、第一数据链路层120和第一串并转换接口130，第一数据链路层120的输入端与第一串并转换接口130的输出端连接，第一数据链路层120的输出端与第一传输层110的输入端连接，另外，第一数据链路层120中包括解帧单元123、解扰单元122、校验单元124和对齐单元121，解帧单元123的输入端与第一串并转换接口130的输出端连接，解帧单元123的输出端分别与解扰单元122和校验单元124的输入端连接，解扰单元122的输出端与对齐单元121的输入端连接。发送模块200的第二串并转换接口230的输出端与接收模块100的第一串并转换接口130的输入端连接，使得发送模块200与接收模块100之间实现通信连接。

具体地，发送模块200的第二传输层210用于将通道数据映射成未加扰的链路数据传输至第二数据链路层220。第二数据链路层220中，链路数据依次传输经过加扰单元221、组帧单元222和编码单元223。根据JESD204C协议，当数据从传输层以帧形式传输至数据链路层以块形式传输后，则开始加扰，由第二数据链路层220中的加扰单元221对链路数据进行加扰处理，在高速传输的应用中，能够提升链路的容错性和稳定性。加扰单元221输出经过加扰处理的块数据，而后组帧单元222对经过加扰处理的块数据进行组帧处理。编码单元223对组帧后的链路数据进行编码，编码单元223具体为64B/66B编码单元223，64B/66B编码通过同步头将数据信号与控制信号组合在一起传输。将编码后的数据传输至第二串并转换接口230，第二串并转换接口230将并行数据转换为串行数据，并高速地将串行数据发送至接收模块100的第一串并转换接口130。接收模块100的第一串并转换接口130完成高速数据的接收，并将串行数据转换为并行数据，将并行数据传输至接收模块100的第一数据链路层120。并行数据依次经过第一数据链路层120的解帧单元123、解扰单元122和对齐单元121，对应地，解帧单元123对数据进行解帧处理，并将经过解帧处理后的数据输出到解扰单元122，解扰单元122对数据进行解扰处理，而后对齐单元121对解扰后的数据进行对齐处理将链路数据输出至第一传输层110；第一传输层110用于将第一数据链路层120输出的链路数据接映射为通道数据传输至时分双工通信系统的通道中。

为了降低通信接口的功耗，在本申请的一个实施例中，对图2所示的传统的通信接口进行改进，使其能够实现节电功能。参照图3，图3是本申请一个实施例提供的具有节电功能的通信接口的功能结构示意图。具有节电功能的通信接口包括接收模块100和发送模块200，其中，发送模块200包括：第二传输层210、第二数据链路层220和第二串并转换接口230，另外，第二数据链路层220中包括加扰单元221、组帧单元222和编码单元223；接收模块100包括：第一传输层110、第一数据链路层120和第一串并转换接口130，另外，第一数据链路层120中包括解帧单元123、解扰单元122、校验单元124和对齐单元121，接收模块100和发送模块200内各个单元之间的连接关系与图2中所示的连接关系相同，在此不再赘述。此外，在接收模块100新增了第一控制单元140，在发送模块200新增了第二控制单元240，其中，第一控制单元140包括第一数据链路层控制单元141和第一串并转换接口控制单元142，第二控制单元240包括第二数据链路层控制单元241和第二串并转换接口控制单元242。

具体地，在接收到节电状态指示信号的情况下，第一数据链路层控制单元141，用于根据节电状态指示信号，对第一数据链路层120进行建链状态保护处理，并关闭第一数据链路层120的解扰单元122、校验单元124的第二时钟门控；第一串并转换接口控制单元142，用于根据节电状态指示信号，对第一串并转换接口130进行时钟数据恢复状态锁定处理，并关闭第一串并转换接口130中与数据处理相关的第一时钟门控；第二数据链路层控制单元241，用于根据节电状态指示信号，关闭第二数据链路层220中的加扰单元221和编码单元223的第五时钟门控；第二串并转换接口控制单元242，用于关闭第二串并转换接口230中与数据处理相关的第四时钟门控。经过上述的处理，通信接口进入节电状态，且对链路的状态进行一定的保护控制。

可以理解的是，在接收到通信状态指示信号的情况下，第一串并转换接口控制单元142，还用于根据通信状态指示信号，开启第一串并转换接口130中与数据处理相关的第一时钟门控，对第一串并转换接口130进行时钟数据恢复状态跟踪处理，第一数据链路层控制单元141还用于对第一数据链路层120进行使能处理。经过上述的处理，通信接口能够从节电状态快速切换到通信状态。

可以理解的是，本申请所描述的系统结构、接口以及应用场景是为了更加清楚地说明本申请实施例的技术方案，并不构成对本申请实施例提供的技术方案的限定，本领域技术人员可以理解的是，随着系统结构以及接口技术的演变和新应用场景的出现，本申请实施例提供的技术方案同样适用于类似的技术问题。

基于上述的系统结构，下面提出本申请的功耗优化方法的各个实施例。

参照图4，图4是本申请一实施例提供的应用于接收模块的功耗优化方法的流程示意图，该功耗优化方法可以应用于图3所示的通信接口中的接收模块，该功耗优化方法包括但不限于有步骤S410和步骤S420。

步骤S410：接收节电状态指示信号；

步骤S420：根据节电状态指示信号，对接收模块的第一数据链路层进行建链状态保护处理，对接收模块的第一串并转换接口进行时钟数据恢复状态锁定处理，并关闭第一串并转换接口中与数据处理相关的第一时钟门控。

本申请的实施例中，通过执行步骤S410至步骤S420的功耗优化方法，接收模块接收节电状态指示信号；而后根据节电状态指示信号，对接收模块的第一数据链路层进行建链状态保护处理；最后，对接收模块的第一串并转换接口进行时钟数据恢复状态锁定处理，并关闭第一串并转换接口中与数据处理相关的第一时钟门控，能有效地降低通信接口的功耗，实现节电，并有利于在节电状态与通信状态之间实现快速切换。

可以理解的是，节电状态指示信号由时分双工通信系统中的定时控制单元发出，此时，发送信道或接收信道处于节电状态，通信接口作为发送信道和接收信道中的一部分，也将进入节电状态，通过降低通信接口的功耗，实现节电，从而提高时分双工通信系统的能效比。

在第一串并转换接口进入节电状态的情况下，第一数据链路层会检查到错误，做出断链判断，导致通信接口进入重新建链流程，这样会导致恢复稳定的时间较长，且重新建链会导致通信接口的传输时间发生变化，使得较多的流程将重新开始。基于此，本申请的实施例中，在接收模块中新增的第一控制单元将对第一数据链路层进行建链状态保护处理，将链路锁定在进入节电状态前的状态，以便于后续能够较为快速地从节电状态切换回通信状态。

具体地，参照图5，图5是图4中步骤S420的一个具体方法的流程示意图，步骤S420中的根据节电状态指示信号，对接收模块的第一数据链路层进行建链状态保护处理，包括但不限于有步骤S510、步骤S520和步骤S530。

步骤S510：对多帧数据进行帧头锁定处理，锁定多帧帧头位置；

步骤S520：对块数据进行同步头锁定处理，锁定同步头位置；

步骤S530：屏蔽经过循环冗余校验处理得到的校验结果。

在本申请的实施例中，接收模块的第一控制单元对多帧数据进行帧头锁定处理，锁定多帧帧头位置，并对块数据进行同步头锁定处理，锁定同步头位置，且屏蔽经过循环冗余校验处理得到的校验结果。此时，第一数据链路层中的数据异常，该异常数据将不会被输出至第一传输层，而是将数据0输出至第一传输层。在节电的同时，有利于实现节电状态与通信状态之间的快速切换。

在本申请的一个实施例中，块数据的边界正确是接收模块能够正确解析的基础。发送模块的第二串并转换接口通过串行方式发送给第一串并转换接口，接收模块需要根据64B/66B编码规则才能找到块数据的边界。边界一旦丢失，就需要重新进行查找，需要消耗较长的时间。因此，通过步骤S520能够实现同步头位置的锁定，以便于后续恢复链路通信状态，有效地减小了通信接口从节电状态恢复到通信状态所需的时长。

根据JESD294C协议，经过64B/66B编码后的66bit信号由2bit的同步头和64bit的数据构成，此66bit数据在JESD294C协议中被称为块(Block)。如图6所示，图6是本申请一个实施例提供的块数据的结构示意图，块数据中的SH为同步头，是块数据的边界，S0至S7为传输的数据，其中SH为2bit，S0～S7每个为8bit，共66bit，有效数据为64bit。同步头是一个2位未加扰值，位于每个块数据的开始位置，有效的同步头的位值不一致。基于此，需要对块数据进行同步头锁定处理，锁定同步头位置。

具体地，如图7所示，图7是本申请一个实施例提供的块数据的同步头锁定处理的跳转示意图。同步头锁定处理即是在64B/66B边界查找的状态机中增加：在节电使能时，同步头错误计数不累加的功能。在状态机复位或者同步头未锁定的情况下，需要找到64B/66B块数据的同步头；而后查找同步头初始态，找到连续且位值不一致的2bit数据时，将该2bit数据作为初次找到的一个64B/66B块数据的同步头；初次找到同步头之后，状态机进入搜索状态；在搜索过程中，每隔66个bit都会做一次判断，如果状态机检测到连续64个同步头，则确认找到同步头，而后实现同步头锁定，并进行节电使能处理，并将同步错误计数清零；而在搜索过程中，在状态机检测到同步头错误的情况下，状态机将重新执行查找同步头初始态的步骤；在实现同步头锁定时，如果同步头错误计数超过门限值，状态机将后移1bit，重新执行查找同步头初始态的步骤。

在发送模块的第二串并转换接口进入节电状态后，接收模块中正常多帧数据的边界会丢失，这样会导致退出节电状态时需要重新查找多帧边界，这会消耗一定的时间，影响恢复稳定的速度。基于此，在本申请的一个实施例中，需要在进入节电状态时对多帧帧头进行保护，保持其在进入节电状态之前的位置。即对接收模块的第一数据链路层进行建链状态保护处理的过程中，还需要对多帧数据进行帧头锁定处理，锁定多帧帧头位置。

如图8所示，图8是本申请一个实施例提供的多帧数据的结构示意图。每32个64B/66B块数据组成一个帧，E个帧组成多帧数据，E是由接收模块和发送模块预设的参数，一个多帧数据也是传输层的映射操作单元。多帧帧头是用来指示多帧的边界，其对数据链路层中进行的时延对齐处理、以及传输层中进行的解映射处理都很重要。一旦多帧位置错误，后续在传输层的数据解析处理就会出错，导致传输的数据错误。

此外，参照图9，图9是本申请一个实施例提供的多帧数据的帧头锁定处理的跳转示意图。帧头锁定处理即是在多帧检查状态机中增加：在节电使能时，多帧帧头错误计数不累加的功能。在状态机复位的情况下，需找到多帧数据的帧头；即进行多帧初始态查找，初次找到多帧帧头的情况下，状态机进入多帧搜索状态；在多帧搜索过程中，如果状态机连续检测到4个多帧头，则确认找到多帧头，跳转到多帧锁定状态，实现多帧头锁定，进行节电使能处理，并将多帧帧头错误计数清零；而在多帧搜索过程中，在状态机检测到多帧帧头错误的情况下，状态机将重新跳转至多帧初始态查找状态；状态机在进行多帧锁定时，若多帧帧头错误计数超过门限，状态机将重新跳转至多帧初始态查找状态。基于上述的步骤，第一数据链路层中实现了链路状态锁定，有利于快速地恢复链路的通信状态。

在本申请的一个实施例中，屏蔽经过循环冗余校验处理得到的校验结果，即不接收校验结果，也不对其进行后续的判断，并将第一数据链路层的输出切换为数据0，能够防止第一数据链路层识别出错误后，对后续链路进行保护和错误统计，影响正常时的运维测试功能。

参照图10，图10是图4中步骤S420的另一个具体方法的流程示意图，步骤S420中的对接收模块的第一串并转换接口进行时钟数据恢复状态锁定处理，包括但不限于有步骤S1010。

步骤S1010：停止第一串并转换接口的时钟数据恢复处理中的相位检查操作。

本步骤中，接收模块中的第一控制单元停止第一串并转换接口的时钟数据恢复处理中的相位检查操作。

可以理解的是，第一串并转换接口中包括时钟数据恢复电路，能够进行时钟数据恢复处理，能够利用已经嵌入时钟的数据恢复出时钟和与该时钟同步的数据。具体地，时钟数据恢复电路能够将输入数据输入到锁相环中，恢复出时钟，然后通过该时钟对输入数据进行采样，以使得时钟与恢复的数据同步。时钟数据恢复处理的目标是找到最佳的采样时刻，这需要数据有丰富的跳变。时钟数据恢复处理中有一个指标叫做最长连0或连1长度容忍(MaxRun Length或者Consecutive Identical Digits)能力。如果数据长时间没有跳变，时钟数据恢复处理就无法得到精确的训练，时钟数据恢复电路的采样时刻就会漂移，可能采到比真实数据更多的1或者0。而且当数据重新恢复跳变时，有可能出现错误的采样。比如有的时钟数据恢复电路采用锁相环实现，如果数据长时间停止跳变，锁相环的输出频率就会漂移。时钟数据恢复电路包括鉴频器、鉴相器、锁相环、压控振荡器和分频器等等，在此对于时钟数据恢复电路的结构及其内部连接关系不做具体的示意和阐述。为了能够快速地从节电状态恢复到通信状态，第一控制单元停止第一串并转换接口的时钟数据恢复处理中的相位检查操作，将相位锁定在进入节电状态前的状态。即时钟数据恢复处理不再进行相位跟随。但第一串并转换接口内和时延相关的工作时钟需要保持，时钟数据恢复处理电路中的锁相环和分频器不进行节电。

由于时钟数据恢复处理不再进行跟随，因此在一定时间内要使收发模块两端的串并转换接口的相位关系跟随，就必须为收发模块两端的串并转换接口输入同源的参考时钟。参照图11，图11是本申请一个实施例提供的通信接口的参考时钟关系示意图。具体地，芯片A中包括第二串并转换接口和锁相环模块，芯片B中包括第一串并转换接口和锁相环模块，芯片A的锁相环模块的输出端与第二串并转换接口的输入端连接，第二串并转换接口的输出端连接与第一串并转换接口的输入端连接，第一串并转换接口的输入端还与连接芯片A的锁相环模块的输出端连接，芯片A和芯片B的锁相环模块的输入端均与同一时钟芯片连接，时钟芯片通过同一压控振荡器向芯片A和芯片B的锁相环模块的输出同源的参考时钟，该同源的参考时钟分别经过芯片A和芯片B的锁相环模块输出至第二串并转换接口和第一串并转换接口，使收发模块两端的串并转换接口实现相位关系跟随。

在本申请一个实施例中，第一数据链路层包括第一数据处理单元组，接收节电状态指示信号之后，还包括：将第一数据处理单元组的第二时钟门控关闭。具体地，第一数据处理单元组包括解扰单元和校验单元。具体地，在接收模块中，对第一数据链路层中的第一数据处理单元组指解扰单元和校验单元，解扰单元中使用到第二时钟门控参与解扰处理，校验单元使用第二时钟门控参与校验处理，关闭第二时钟门控，能够有效地降低通信接口的功耗，实现节电，从而提高系统的能效比。关闭多个工作单元的时钟的原则是，控制链路时钟不关闭，影响链路时延状态的时钟不关闭。基于此，保留接收模块的第一数据链路层中与控制逻辑相关的工作时钟，包括解帧单元和对齐单元。

在本申请一个实施例中，接收节电状态指示信号之后，还包括：将接收模块的第一传输层中的随机存取储存器中与数据处理相关的第三时钟门控关闭，保留接收模块的第一传输层的读写地址控制逻辑时钟，能够进一步地降低通信接口的功耗，实现节电，从而提高系统的能效比。

参照图12，图12是本申请另一个实施例提供的应用于接收模块的功耗优化方法的流程示意图，该功耗优化方法包括但不限于有步骤S1210、步骤S1220和步骤S1230。

步骤S1210：接收通信状态指示信号；

步骤S1220：根据通信状态指示信号，开启第一串并转换接口中与数据处理相关的第一时钟门控，对接收模块的第一串并转换接口进行时钟数据恢复状态跟踪处理；

步骤S1230：对接收模块的第一数据链路层进行使能处理。

本步骤中，第一控制单元对接收模块的第一数据链路层进行使能处理以恢复第一数据链路层的通信。具体地，第一控制单元开启第一数据处理单元组的第二时钟门控，开启第一串并转换接口的时钟数据恢复处理中的相位检查操作，进行相位跟随；而后根据同步头位置恢复第一数据链路层中的块数据同步处理；根据多帧帧头位置恢复多帧同步处理；接收循环冗余校验处理得到的校验结果，使能冗余循环校验判断，并将第一数据链路层的输出数据打开，切换为正常数据输出。

本申请的实施例中，通过执行步骤S1210至步骤S1230的功耗优化方法，接收模块接收通信状态指示信号，而后根据通信状态指示信号，开启第一串并转换接口中与数据处理相关的第一时钟门控，对接收模块的第一串并转换接口进行时钟数据恢复状态跟踪处理，第一串并转换接口解除时钟数据恢复状态锁定，进行时钟数据恢复状态跟踪，即进行CDR状态跟踪；最后对接收模块的第一数据链路层进行使能处理，以使接收模块能够从节电状态快速切换至通信状态。

可以理解的是，通信状态指示信号由时分双工通信系统中的定时控制单元发出，此时，发送信道或接收信道处于通信状态，通信接口作为发送信道和接收信道中的一部分，通信接口的发送模块快速切换至通信状态，能够保障时分双工通信系统的正常通信。

参照图13，图13是本申请一个实施例提供的应用于发送模块的功耗优化方法的流程示意图，该功耗优化方法可以应用于图3所示的通信接口中的发送模块，该功耗优化方法包括但不限于有步骤S1310和步骤S1320。

步骤S1310：接收节电状态指示信号；

步骤S1320：根据节电状态指示信号，关闭发送模块的第二串并转换接口中与数据处理相关的第四时钟门控。

本申请的实施例中，通过执行步骤S1310至步骤S1320的功耗优化方法，在接收模块接收到节电状态指示信号进入节电状态的同时，发送模块也接收到节电状态指示信号，而后发送模块根据节电状态指示信号，关闭发送模块的第二串并转换接口中与数据处理相关的第四时钟门控，进入节电状态。

在本申请一个实施例中，发送模块的第二数据链路层包括第二数据处理单元组，接收节电状态指示信号之后，还包括：关闭第二数据处理单元组的第五时钟门控。具体地，第二数据处理单元组包括加扰单元和编码单元。具体地，在发送模块中，对第二数据链路层中的第二数据处理单元组指加扰单元和编码单元，加扰单元中使用第五时钟门控进行加扰处理，编码单元中使用第五时钟门控进行编码处理，关闭第五时钟门控，能够有效地降低通信接口的功耗，实现节电，从而提高系统的能效比。关闭多个工作单元的时钟的原则是，控制链路时钟不关闭，影响链路时延状态的时钟不关闭。基于此，保留发送模块的第二数据链路层中与控制逻辑相关工作时钟，如组帧单元。

在本申请一个实施例中，接收节电状态指示信号之后，还包括：关闭发送模块的第二传输层中的随机存取储存器中与数据处理相关的第六时钟门控，保留发送模块的第二传输层的读写地址控制逻辑时钟，能够进一步地降低通信接口的功耗，实现节电，从而提高系统的能效比。

参照图14，图14是本申请另一个实施例提供的应用于发送模块的功耗优化方法的流程示意图，该功耗优化方法包括但不限于有步骤S1410和步骤S1420。

步骤S1410：接收通信状态指示信号；

步骤S1420：根据通信状态指示信号，开启第二串并转换接口中的与数据处理相关的第四时钟门控，开启第二数据处理单元组的第五时钟门控。

本申请的实施例中，通过执行步骤S1410至步骤S1420的功耗优化方法，在接收模块接收通信状态指示信号，从节电状态快速恢复到通信状态的同时，发送模块也接收到通信状态指示信号，而后，发送模块的第二控制单元根据通信状态指示信号，开启第二串并转换接口中的与数据处理相关的第四时钟门控，并且开启第二数据处理单元组的第五时钟门控，以使发送模块能够从节电状态快速切换至通信状态。

可以理解的是，通信状态指示信号由时分双工通信系统中的定时控制单元发出，此时，发送信道或接收信道处于通信状态，通信接口作为发送信道和接收信道中的一部分，通信接口的发送模块快速切换为通信状态，能够保障时分双工通信系统的正常通信。

经过上述方法，使得整个通信接口内收发两侧模块的串并转换接口处于节电状态，且不断链。采用这样的节电方式能够快速恢复地从节电状态到正常通信状态，不需要重新建链。退出节电过程时，发送模块先退出节电状态，然后接收模块从物理层(包括：串并转换接口)，数据链路层依次退出节电状态。发送模块和接收模块具有同源的参考时钟，使得接收模块的第一数据链路层能够在发送模块关闭输出的情况下保持锁定状态和恢复后状态一致，保障了发送模块和接收模块钟的同步；另外接收模块和发送模块中的节电部分均能不影响系统中整个传输过程的时延变化。根据本申请实施例的方案，能够有效地降低通信接口的功耗，实现节电，能够在节电状态与通信状态之间实现快速切换，提高系统的能效比。

另外，可以理解的是，一些情况下，包括第一串并转换接口的芯片、包括第二通串并转换接口的芯片是不能够支持时钟门控关闭的，时分双工通信系统中的通信接口不支持关闭时钟门控。在这样的情况下，上述通过关闭收发两端的数据链路层以及串并转换接口的部分时钟门控，以降低通信接口内的功耗的方法将难以实施。而在这些情况下，为了保证接收模块的第一串并转换接口能够正确的接收数据，发送模块的第二串并转换接口需要避免长时间输出0或者1，于是需要通过第一数据链路层中的加扰单元进行加扰处理，将常数转换为变化的数据，加扰后的数据翻转率达到35％到40％左右。数据翻转率过高也会使得通信接口内的功耗增高，因此，降低数据翻转率也能够在一定程度上降低通信接口内的功耗，实现节电。

在一示例中，接收节电状态指示信号之后，一方面，在发送模块不支持时钟门控关闭的情况下，根据节电状态指示信号，控制第二数据链路层传输具有低翻转率的自定义序列，并关闭加扰处理的数据输出；同时，另一方面，在接收模块不支持时钟门控关闭的情况下，根据节电状态指示信号，控制第一数据链路层输出数据0。

具体地，参照图15，图15是本申请一个实施例提供的在通信接口不支持时钟门控关闭的情况下通信接口内的节电工作状态示意图。发送模块中，控制第二数据链路层传输具有低翻转率的自定义序列，以降低通信接口内的功耗，实现节电。由于具有低翻转率的自定义序列在接收模块中是无用的数据，因此不需要保证串并转换接口接收到的数据的正确性，因此，该自定义序列不需要经过第一数据链路层中的加扰单元。该自定义序列除了具有低翻转率，还需要保证接收模块的第一串并转换接口的时钟数据恢复可以锁定，并且在数据头附近不出现误码。该自定义序列依次经过第二数据链路层中的组帧单元和编码单元的处理，输出至第二串并转换接口，进而被第一串并转换接口接收，而后进入第一数据链路层，依次经过第一数据链路层的解帧单元、解扰单元和对齐单元的处理，会引起接收模块进行错误判断，影响时分双工通信系统的工作。因此，在节电状态下，因此需要控制第一数据链路层输出数据0。在节电状态下，在通信接口的接收模块和发送模块中传输具有低翻转率的自定义序列，能够降低通信接口中的功耗，保障第一数据链路层和第二数据链路层中的功能模块处于正常的工作状态，且无需重新启动第一数据链路层和第二数据链路层中的功能模块即可进行快速恢复正常通信状态。

参照图16，图16是本申请一实施例提供的通信设备的结构示意图。本申请实施例的通信设备1600，包括一个或多个处理器1610和存储器1620，图16中以一个处理器1610及一个存储器1620为例。处理器1610和存储器1620可以通过总线或者其他方式连接，图16中以通过总线连接为例。

存储器1620作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序以及非暂态性计算机可执行程序。此外，存储器1620可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器1620可选包括相对于处理器1610远程设置的存储器1620，这些远程存储器1620可以通过网络分别连接至该通信设备1600。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

本领域技术人员可以理解，图16中示出的装置结构并不构成对通信设备1600的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

实现上述实施例中应用于通信设备1600的功耗优化方法所需的非暂态软件程序以及指令存储在存储器1620中，当被处理器1610执行时，执行上述实施例中应用于通信设备1600的功耗优化方法，例如，执行以上描述的图4、图5、图10、图12、图13及图14中的方法步骤。

以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

此外，本申请的一个实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，例如，或者被图16中的一个处理器1610执行，可使得上述一个或多个处理器1610执行上述方法实施例中的控制方法，例如，执行以上描述的图4、图5、图10、图12、图13及图14中的方法步骤。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。