一种基于宽带跳频信号的射频收发电路

技术领域

本发明涉及通信技术领域，具体来说，涉及一种基于宽带跳频信号的射频收发电路。

背景技术

在窄带通信系统中射频数据链路通常采用高速ADC/DAC进行射频直接采样以及结合FPGA进行数据处理，一方面高速ADC/DAC的成本较高，另一方面高度ADC/DAC的功耗也较高。使用FPGA进行数据处理时，对FPGA的性能要求也较高，同样也会导致成本较高和功耗增加。

本文提供的背景描述用于总体上呈现本公开的上下文的目的。除非本文另外指示，在该章节中描述的资料不是该申请的权利要求的现有技术并且不要通过包括在该章节内来承认其成为现有技术。

发明内容

针对相关技术中的上述技术问题，本发明提出一种基于宽带跳频信号的射频收发电路，包括：第一下变频器，第二下变频器，第一上变频器，第二上变频器，一ADC，一DAC，一FPGA，一MCU；所述第一下变频器与第二下变频器连接，所述第二下变频器与所述ADC连接，所述ADC与所述FPGA连接，所述FPGA与所述MCU连接；其中第一下变频器用于跟随宽带跳频图案，将射频的宽带信号转换为固定中频的窄带信号，第二下变频器用于将窄带信号变换到基带，进入ADC采样，所述第一上变频器与所述第二上变频连接，所述第二上变频器与所述DAC连接，所述DAC与所述FPGA连接，所述第一上变频器、第二上变频器，第一下变频器，第二下变频器均与所述FPGA连接，用于对所述第一下变频器、第二下变频器、第一上变频器、第二上变频器进行跳频控制；所述第二上变频器接收DAC输出的基带信号，将基带信号转换到固定中频，第一上变频器采用高速跳频本振，将固定中频信号转换到射频，并形成宽带的跳频图案；所述MCU一方面用于对接收信号进行跳频图案的匹配，完成信号捕获；另一方面形成本地跳频图案，完成发射信号的跳频调制。

进一步的，所述MCU进行跳频图案的匹配的步骤如下：

a)跳频图案为时间相关的，MCU预先获取UTC时间，并将时间同步到FPGA，FPGA根据时间与跳频图案的关联信息，产生本地跳频控制序列，从而控制跳频本振在确定的时间产生确定频率的本振信号，送入混频器，将射频信号变换到中频；

b)ADC将中频信号采集后，送入FPGA；所述中频信号为经过第一下变频器，第二下变频器对所述射频信号进行处理后得到的；

c)FPGA获得过采样的数据，通过本地的滤波和抽取，进一步降低数据速率，再送入ARM；

d)FPGA送入ARM的数据预先存储在DDR中，直到完成多个频点的数据采集，由ARM进行跳频图案的匹配，完成信号捕获。

进一步的，还包括如下步骤：e)信号捕获成功后，转入精密同步阶段，从而实现设备入网同步；网络时间基准发送入网时间同步消息序列，本地返回时间同步应答，通过双方握手通信的过程，进一步消除时间误差，实现本地时间的精同步，即完成入网同步。

进一步的，还包括一LNA，所述LNA与第一下变频器连接；

进一步的，还包括一电调滤波器，所述电调滤波器与第一下变频器连接，所述电调滤波和本振同步跳频。

进一步的，还包括一PA，所述PA与所述第一上变频器连接。

进一步的，还还包括一窄带滤波器，所述窄带滤波器分别与一下变频器，第二下变频器，所述窄带滤波器用于对所述窄带信号进行滤波，滤除带外干扰信号，获得更好的抗干扰性能。

本实施例的射频前端收发采用两级变频方案，通过第二级变频，能够有效抑制第一级变频产生的镜像干扰，同时能够更加合理的分配两级频率流程中的增益处理，相对于直接采样方案和一次变频方案，大大提高设备的频率选择能力和电路的稳定性。

对于接收通道：通过跳频本振，实现跳频信号的频率跟踪；与常规的“宽带采集-数字处理”相比，实现“宽带采集，窄带处理”，大大降低后端数字处理的工作量，能够有效降低后端数字器件的规模和成本，实现低成本、轻量化、低功耗。

对于发射通道：通过跳频本振，实现模拟域的频率跳变，与数字域的频率跳变相比，能有效降低数字部分的主频、降低数字处理器的资源使用，同时能减小DAC的转换速率，将宽带处理交给射频部分，数字部分只处理窄带信号，实现低成本、轻量化、低功耗。故可以采用中低速ADC和DAC，降低信号采样速率，从而从根本上降低功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种基于宽带跳频的射频收发电路示意图之一；

图2是本发明实施例提供的一种基于宽带跳频的射频收发电路示意图之二。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

参考图1，本实施例公开了一种基于宽带跳频信号的射频收发电路，包括：第一下变频器，第二下变频器，第一上变频器，第二上变频器，一ADC，一DAC，一FPGA，一MCU；所述第一下变频器与第二下变频器连接，所述第二下变频器与所述ADC连接，所述ADC与所述FPGA连接，所述FPGA与所述MCU连接；其中第一下变频器用于跟随宽带跳频图案，将射频的宽带信号转换为固定中频的窄带信号，第二下变频器用于将窄带信号变换到基带，进入ADC采样，所述第一上变频器与所述第二上变频连接，所述第二上变频器与所述DAC连接，所述DAC与所述FPGA连接，所述第一上变频器、第二上变频器，第一下变频器，第二下变频器均与所述FPGA连接，用于对所述第一下变频器、第二下变频器、第一上变频器、第二上变频器进行跳频控制；所述第二上变频器接收DAC输出的基带信号，将基带信号转换到固定中频，第一上变频器采用高速跳频本振，将固定中频信号转换到射频，并形成宽带的跳频图案；所述MCU一方面用于对接收信号进行跳频图案的匹配，完成信号捕获；另一方面形成本地跳频图案，完成发射信号的跳频调制。本实施例的第一下变频器，第二下变频器，ADC，FPGA，MCU构成接收通道，用于将射频信号转换为基带信号；第一上变频器，第二上变频器，DAC，FPGA，MCU构成接收通道，用于将基带信号转换为射频信号。

进一步的，本实施例在第一下变频器后面还包括一窄带滤波器，所述窄带滤波器的输出与第二下变频器的输入连接，所述窄带滤波器用于对所述窄带信号进行滤波，滤除带外干扰信号，获得更好的抗干扰性能。

进一步的，本实施例在第二上变频器后面还包括一窄带滤波器，所述窄带滤波器的输出与第一上变频器的输入连接，所述窄带滤波器用于对所述窄带信号进行滤波。

所述MCU进行跳频图案的匹配的步骤如下：

a)跳频图案为时间相关的，MCU预先获取UTC时间，并将时间同步到FPGA，FPGA根据时间与跳频图案的关联信息，产生本地跳频控制序列，从而控制跳频本振在确定的时间产生确定频率的本振信号，送入混频器，将射频信号变换到中频；

b)ADC将中频信号采集后，送入FPGA；所述中频信号为经过第一下变频器，第二下变频器对所述射频信号进行处理后得到的；

c)FPGA获得过采样的数据，通过本地的滤波和抽取，进一步降低数据速率，再送入ARM；

d)FPGA送入ARM的数据预先存储在DDR中，直到完成多个频点的数据采集，由ARM进行跳频图案的匹配，完成信号捕获。

进一步的，本实施例在进行信号捕获后还包括：

e)信号捕获成功后，转入精密同步阶段，从而实现设备入网同步；网络时间基准发送入网时间同步消息序列，本地返回时间同步应答，通过双方握手通信的过程，进一步消除时间误差，实现本地时间的精同步，即完成入网同步。

本实施例中的下变频器，用于将射频信号变换到基带，便于ADC采样。上变频器，用于将基带信号变换到射频。参考图1-2，本实施例的上变频器，上变频器可以集成在一起构成上下变频器，本实施例的上下变频器采用成都铱通科技YX1042RQ，内置独立收发本振，支持快速变频，该上下变频速率不低于10万跳/秒。

ADC采用国产芯炽的SC1246，采样带宽设计在20M以内，与FPGA采用CMOS连接。

DAC采用国产芯炽的SC3363，采样带宽设计在50M以内，与FPGA采用LVDS连接。

前端信号处理采用一片低功耗A7系列的国产FPGA，型号为复旦微JFMP130；

用户数据处理器采用一片6个ARM核心的RK3399，可辅助进行信号处理，以及各类用户接口交互处理。

本实施例的射频前端收发采用两级变频方案，有120dB以上的带外抑制能力，相对于直接采样方案和一次变频方案，大大提高设备的抗干扰能力。

进一步的，对于接收通道：通过跳频本振，实现跳频信号的频率跟踪；与常规的“宽带采集-数字处理”相比，实现“宽带采集，窄带处理”，大大降低后端数字处理的工作量，能够有效降低后端数字器件的规模和成本，实现低成本、轻量化、低功耗。

对于发射通道：通过跳频本振，实现模拟域的频率跳变，与数字域的频率跳变相比，能有效降低数字部分的主频、降低数字处理器的资源使用，同时能减小DAC的转换速率，将宽带处理交给射频部分，数字部分只处理窄带信号，实现低成本、轻量化、低功耗。故可以采用中低速ADC和DAC，降低信号采样速率，从而从根本上降低功耗。

本实施例的跳频在第一本振进行，将射频信号变换到中频基带。

进一步的，本实施例的射频数据链路的接收通道还包括一LNA，所述LNA与第一下变频器连接；

进一步的，本实施例的射频数据链路的接收通道还可以采用电调滤波器，所述电调滤波器与第一下变频器连接，所述电调滤波和本振同步跳频。

进一步的，本实施例的射频数据链路的发射通道还包括一PA，所述PA与所述第一上变频器连接。

本实施例射频前端采用两次变频方式。第一次变频前为宽带处理，选用高饱和点的LNA以避免前端饱和，或者也可以才前端采用电调滤波器，使电调滤波和本振同步跳频，从而实现更大程度的干扰抑制能力；第一次变频之后系统即进入窄带处理，经过多级滤波，也可具备至少100dB以上的带外抑制能力。

跳频通信系统时延的最主要影响因素是跳频捕获时间，跟踪时间及传输时间与捕获时间相比小得多，因此只需考虑捕获时间。系统同一时刻只允许一个用户通信，所以采用串行搜索捕获。设N为系统频点数量，T

在任意一个切普上获得同步的概率为

由于每接收到一个信号都要进行一个周期的相关处理(同步判定)，所以理想情况下的同步捕获时间的期望值为

当频点数量为12，跳频速率为20000跳时，同步捕获的平均时间为

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。