FPGA任务动态编排方法、装置、芯片和存储介质

技术领域

本发明涉及计算机技术领域，尤其涉及一种FPGA任务动态编排方法、装置、芯片和存储介质。

背景技术

近年来，随着物联网的迅速发展，待处理数据的数据规模也随之增长。然而，中央处理器(central processing unit，CPU)的运算速度有限。随着计算量的增减，逐渐无法满足使用需求。定制硬件正是在这样的情况下，被应用于加速计算。现场可编程门阵列(FieldProgrammable Gate Array，FPGA)作为一种可编程硬件，凭借其高性能、可重构的优势被广泛的部署于各大数据中心。

在FPGA的具体使用过程中，一FPGA的功能通常会根据其对应的设备的实际需求，由相关专业的研发人员进行定制。在该功能定制过程中，通常需要经历编写代码、编译、烧写等过程。同样的，当FPGA中的功能需要进行变更时，通常需要重新编写代码，并根据重新编写的代码完成编译、烧写等步骤。

因此，现有技术中，存在FPGA的功能变更过程复杂，功能变更效率低的问题。

发明内容

本申请提供一种FPGA任务动态编排方法、装置、芯片和存储介质，用以解决现有技术中存在的FPGA的功能变更过程复杂，功能变更效率低的问题。

第一方面，本申请提供一种FPGA任务动态编排方法，包括：

获取任务模型配置请求报文，所述任务模型配置请求报文中包括任务信息集合；

解析所述任务模型配置请求报文中的所述任务信息集合，所述任务信息集合中包括至少一个任务的任务信息，所述任务信息包括任务编号和任务模块集合，所述任务模块集合中包括至少一个基础功能模块的模块编号；

根据所述任务信息集合更新FPGA中的任务模型配置信息。

可选地，所述任务信息还包括任务优先级，所述任务模块集合还包括编排序号，所述编排序号为所述任务模块集合中，各个基础功能模块在该任务执行过程中的执行顺序。

可选地，在根据所述任务信息集合更新FPGA中的任务模型配置信息之前，所述方法，还包括：

清空所述FPGA中的原有任务模型配置信息，所述原有任务模型配置信息为所述任务模型配置信息更新之前，所述FPGA中存储的任务模型配置信息；

可选地，所述方法，还包括：

获取数据处理请求报文，所述数据处理请求报文包括待处理任务信息集合，该待处理任务信息集合中包括至少一个待处理任务信息；

解析数据处理请求报文中的所述待处理任务信息集合，所述待处理任务信息集合中的待处理任务信息包括任务编号和待处理数据；

根据所述任务编号确定任务模块集合；

根据所述任务模块集合对所述待处理数据进行处理。

可选地，所述根据所述任务模块集合对所述待处理数据进行处理，包括：

根据所述任务模块集合中的编排序号逐一调用所述基础功能模块对所述待处理数据进行处理。

可选地，当多个任务同时运行，且所述多个任务同时请求同一基础功能模块时，所述方法，还包括：

根据所述任务的任务优先级，分配所述基础功能模块。

可选地，所述任务模型配置请求报文根据报文内容的头两个字节确定请求报文的类型。

第二方面，本申请提供一种FPGA任务动态编排装置，包括：

第一获取模块，用于获取任务模型配置请求报文，所述任务模型配置请求报文中包括任务信息集合；

第一解析模块，用于解析所述任务模型配置请求报文中的所述任务信息集合，所述任务信息集合中包括至少一个任务的任务信息，所述任务信息包括任务编号和任务模块集合，所述任务模块集合中包括至少一个基础功能模块的模块编号；

配置模块，用于根据所述任务信息集合更新FPGA中的任务模型配置信息。

可选地，所述任务信息还包括任务优先级，所述任务模块集合还包括编排序号，所述编排序号为所述任务模块集合中，各个基础功能模块在该任务执行过程中的执行顺序。

可选地，在配置模块之前，所述装置，还包括：

清空模块，用于清空所述FPGA中的原有任务模型配置信息，所述原有任务模型配置信息为所述任务模型配置信息更新之前，所述FPGA中存储的任务模型配置信息；

可选地，所述装置，还包括：

第二获取模块，用于获取数据处理请求报文，所述数据处理请求报文包括待处理任务信息集合，该待处理任务信息集合中包括至少一个待处理任务信息；

第二解析模块，用于解析数据处理请求报文中的所述待处理任务信息集合，所述待处理任务信息集合中的待处理任务信息包括任务编号和待处理数据；

确定模块，用于根据所述任务编号确定任务模块集合；

数据处理模块，用于根据所述任务模块集合对所述待处理数据进行处理。

可选地，所述数据处理模块具体用于根据所述任务模块集合中的编排序号，逐一调用所述基础功能模块对所述待处理数据进行处理。

可选地，当多个任务同时运行，且所述多个任务同时请求同一基础功能模块时，所述装置，还包括：

优先分配模块，用于根据所述任务的任务优先级，分配所述基础功能模块。

可选地，所述任务模型配置请求报文根据报文内容的头两个字节确定请求报文的类型。

第三方面，本申请提供一种芯片，包括：存储器和处理器；

存储单元，用于存储所述处理单元的可执行指令；

处理单元，用于根据所述存储器存储的可执行指令，实现执行第一方面及第一方面任一种可能的设计中的FPGA任务动态编排方法。

第四方面，本申请提供一种可读存储介质，可读存储介质中存储有执行指令，当FPGA的至少一个处理器执行该执行指令时，FPGA执行第一方面及第一方面任一种可能的设计中的FPGA任务动态编排方法。

本申请提供的FPGA任务动态编排方法、装置、芯片和存储介质，通过获取任务模型配置工具发送的任务模型配置请求报文；在获取该任务模型配置请求报文后，对该任务模型配置请求报文进行解析，获取该任务配置请求报文包括至少一个任务的任务信息，以及每一任务信息中包括的至少一个基础功能模块；根据解析得到的任务模型配置请求报文生成新的任务模型配置信息；用新的任务模型配置信息替换原有任务模型配置信息，实现任务模型配置信息的更新的手段，有效的提高了FPGA的开发效率，以及功能更新的效率。同时，该方法中不同任务调用相同的基础功能模块，优化了FPGA中资源的利用率，提高了FPGA中基础功能模块的利用率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例提供的一种任务动态编排的架构示意图；

图2为本发明实施例提供的一种任务编排方法的流程示意图；

图3为本发明实施例提供的另一种任务编排方法的流程示意图；

图4为本发明实施例提供的一种任务动态编排装置的结构示意图；

图5为本发明实施例提供的另一种任务动态编排装置的结构示意图；

图6为本发明实施例提供的芯片的硬件结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

近年来，随着物联网的迅速发展，待处理数据的数据规模也随之增长。然而，中央处理器(central processing unit，CPU)的运算速度有限。随着计算量的增减，逐渐无法满足使用需求。定制硬件正是在这样的情况下，被应用于加速计算。现场可编程门阵列(FieldProgrammable Gate Array，FPGA)作为一种可编程硬件，凭借其高性能、可重构的优势被广泛的部署于各大数据中心。

在FPGA的具体使用过程中，一FPGA的功能通常会根据其对应的设备的实际需求，由相关专业的研发人员进行定制。在该功能定制过程中，通常需要经历编写代码、编译、烧写等过程。同样的，当FPGA中的功能需要进行变更时，通常需要重新编写代码，并根据重新编写的代码完成编译、烧写等步骤。

为了优化FPGA编程效率，现有技术提出了一种FPGA Overlay技术。FPGA Overlay技术主要用于为上层用户提供一个编程架构与接口，以便于相关专业的研发人员使用高级，实现更加高效的编程。FPGA Overlay技术的使用实现了底层硬件资源的抽象和虚拟化，使研发人员不需担心具体的硬件电路实现，从而在一定程度上降低了编程复杂度。

然而，使用FPGA Overlay技术虽然提高了FPGA的编程效率，但是当FPGA中的功能需要进行变更时，任然需要研发人员重新编写代码，并将重新编写的代码编译、烧写到FPGA中。该现有技术存在FPGA的功能变更过程复杂，功能变更效率低的问题。并且，在现有技术中，FPGA中硬件资源的使用通常受制于研发人员编写的代码，无法实现在多个任务之间共享。

针对上述问题，本申请提出了一种FPGA任务动态编排方法、装置、芯片和存储介质。本申请通过在FPGA中设置基础功能模块，使常规任务可以通过基础功能模块的组合执行实现。本申请通过配置任务模型配置信息，罗列该FPGA可以执行的任务，并通过任务编号唯一标识一个任务。该任务模型配置信息中还包括每一任务的任务信息，该任务信息中包括执行该任务时需要使用的基础功能模块，以及该任务中各个基础功能模块的执行顺序。当该FPGA中的任务以及任务执行过程需要更新时，研发人员只需要修改该FPGA中的任务模型配置信息即可。具体地，研发人员可以通过向该FPGA发送任务模型配置请求报文的方法，并实现该FPGA中任务模型配置信息的更新，从而使FPGA无需编程，即可实现功能的更新，提高了开发效率。

当研发人员需要通过该FPGA执行任务时，FPGA获取数据处理请求报文中的任务编号和待处理数据。FPGA根据该任务编号从任务模型配置信息中获取该任务对应的基础功能模块及其执行顺序。FPGA根据该执行顺序，将待处理数据输入到各个功能模块中，进行数据处理。当该FPGA允许多个任务并行执行时，FPGA还可以根据任务模型配置信息中的任务优先级在一基础功能模块被多个任务请求时，将该基础功能模块分优先分配给优先级高的任务。该多任务并行执行的方式，不仅提高了FPGA的资源利用率，而且通过优先级有效避免了死锁。

图1示出了本申请一实施例提供的一种任务动态编排的架构示意图。如图1所示，本实施例提供的任务动态编排系统包括任务模型配置工具、接口协议和FPGA。

其中，模型配置工具用于向FPGA发送请求报文。该模型配置工具可以通过APP、客户端、网页或者其他人机交互方式，获取研发人员的输入信息，并根据该输入信息生成任务模型配置请求报文。其中，实现该模型配置工具功能的设备可以为手机、平板、电脑等具有一定数据处理功能的，可以进行人机交互的终端设备。其中，FPGA可以安装于物联网设备中。其中，如图1所示的FPGA的引脚仅为示意图，在此并不对FPGA的引脚及其模块做具体限制。

其中，该任务动态编排系统中，可以通过接口协议，实现任务模型配置工具将请求报文发送到FPGA中。或者，该任务模型配置工具所在的终端设备可以通过无线信号或者有线信号，实现将请求报文发送到FPGA所在的物联网设备中。其中，无线信号可以包括网络、蓝牙、红外等。

其中，该任务模型配置工具可以通过接口协议与一个或者多个FPGA进行通信。或者，一个FPGA可以通过该接口协议接收多个任务模型配置工具向其发送的请求报文。

本申请中，以FPGA为执行主体，执行如下实施例的任务动态编排方法。具体地，该执行主体可以为FPGA的硬件装置，或者为FPGA中实现下述实施例的软件应用，或者为安装有实现下述实施例的软件应用的计算机可读存储介质。

下面以任务模型配置工具与一个FPGA的交互过程为例，通过具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图2示出了本申请一实施例提供的一种任务编排方法的流程示意图。在图1所示实施例的基础上，如图2所示，以FPGA为执行主体，本实施例的方法可以包括如下步骤：

S101、获取任务模型配置请求报文，任务模型配置请求报文中包括任务信息集合。

本实施例中，FPGA获取任务模型配置工具发送的任务模型配置请求报文。该任务模型配置请求报文的数据格式可以为字节流格式、字符串格式等格式。

其中，该任务模型配置请求报文中包括报文头和任务信息集合。该任务信息集合中包括至少一个任务的任务信息。该任务为该FPGA在本次更新之后可能执行的任务。

一种示例中，请求报文可以根据报文头的头两个字节确定请求报文的类型。该报文的类型可以包括任务模型配置请求报文、数据处理请求报文等。

当FPGA接收到一请求报文后，FPGA先从该请求报文的报文头中解析请求报文的类型。若报文类型为任务模型配置请求，则FPGA继续解析该任务模型配置请求报文中的任务信息集合。若报文类型为数据处理请求，则FPGA继续解析该数据处理请求中的待处理任务。

S102、解析任务模型配置请求报文中的任务信息集合，任务信息集合中包括至少一个任务的任务信息，任务信息包括任务编号和任务模块集合，任务模块集合中包括至少一个基础功能模块的模块编号。

本实施例中，FPGA在获取该任务模型配置请求报文后，对该任务模型配置请求报文进行解析。

一种示例中，该任务模型配置请求报文中还包括任务数量。

本示例中，FPGA可以根据该任务数量，确定该任务模型配置请求报文的任务信息集合中的任务量。FPGA根据该任务信息集合的数据，顺序解析该任务信息集合中的各个任务信息。当FPGA解析的任务信息个数达到任务数量时，FPGA结束该次任务信息集合的解析。

其中，每一任务信息中包括任务编号和任务模块集合。其中，任务编号用于在该FPGA中唯一标识一个任务。其中，任务模块集合中包括至少一个基础功能模块的模块编号。该任务的任务模块集合中包括的至少一个基础功能模块。该任务模块集合中的基础功能模块为执行该任务时需要执行的基础功能模块。

其中，基础功能模块用于实现相对独立的基础功能，比如加法器、乘法器、D触发器等。

在该任务模型配置请求报文中，上述信息组成的报文的格式可以为：报文头、任务数量、任务1编号、任务1优先级、任务1模块数量、任务1模块1编号、任务1模块1编排序号、任务1模块2编号、任务1模块2编排序号、……、任务2编号、任务2优先级、任务2模块数量、任务2模块1编号、任务2模块1编排序号、任务2模块2编号、任务2模块2编排序号、……。

一种示例中，任务信息还包括任务优先级，任务模块集合还包括编排序号，编排序号为任务模块集合中，各个基础功能模块在该任务执行过程中的执行顺序。

本示例中，任务信息中包括任务优先级，该任务优先级用于在多个任务同时请求同一资源时，FPGA可以根据该任务优先级，将该资源分配给优先级高的任务。

任务模块集合中编排需要用于标识在该任务执行过程中，该任务的各个基础功能模块的执行顺序。

S103、根据任务信息集合更新FPGA中的任务模型配置信息。

本实施例中，FPGA根据步骤S102解析得到的任务模型配置请求报文生成新的任务模型配置信息。进而，FPGA用新的任务模型配置信息替换原有任务模型配置信息，实现任务模型配置信息的更新。

一种示例中，在执行步骤S103之前，还可以包括清空FPGA中的任务模型配置信息。

具体地，任务模型配置信息保存在reg数组中。任务信息的每一属性均保存在独立的reg数组中。例如，任务编号由taskNo数组保存，任务优先级由taskPriority数组保存，任务模块数量由taskModuleNum数组保存，基础功能模块所属任务的编号由moduleTaskNo数组保存，模块编号由moduleNo数组保存。

当FPGA接收到数据处理请求报文时，FPGA可以根据该数据处理请求报文中的任务编号，从上述数组中确定该任务编号对应的任务优先级、任务模块集合中对应的基础功能模块编号等信息。进而，FPGA根据该信息实现待处理数据的处理。

本申请提供的FPGA任务动态编排方法，FPGA获取任务模型配置工具发送的任务模型配置请求报文。FPGA在获取该任务模型配置请求报文后，对该任务模型配置请求报文进行解析，获取该任务配置请求报文包括至少一个任务的任务信息，以及每一任务信息中包括的至少一个基础功能模块。FPGA根据解析得到的任务模型配置请求报文生成新的任务模型配置信息。进而，FPGA用新的任务模型配置信息替换原有任务模型配置信息，实现任务模型配置信息的更新。本申请中，通过接收并解析任务模型配置请求报文，并将该任务模型配置请求报文生成新的任务模型配置信息，实现了任务模型配置信息的更新，并且该更新过程无需重新编程，也无需重新编译并将该代码烧写入FPGA中。该方法的使用，有效的提高了FPGA的开发效率，以及功能更新的效率。同时，该方法中不同任务调用相同的基础功能模块，优化了FPGA中资源的利用率，提高了FPGA中基础功能模块的利用率。

图3示出了本申请一实施例提供的另一种任务编排方法的流程示意图。在图1和图2所示实施例的基础上，在完成任务模型配置信息的配置后，可以执行任务的处理。其中，任务的处理过程可以如图3所示，以FPGA为执行主体，本实施例的方法可以包括如下步骤：

S201、获取数据处理请求报文，数据处理请求报文包括待处理任务信息集合，该待处理任务信息集合中包括至少一个待处理任务信息。

本实施例中，FPGA获取数据处理请求报文。该数据处理请求报文可以其他设备向FPGA发送的待处理数据。该数据处理请求报文的数据格式可以为字节流格式、字符串格式等格式。

其中，该数据处理请求报文中包括报文头和待处理任务信息集合。该待处理任务信息集合中包括至少一个待处理任务信息。该待处理任务在该FPGA的可执行任务范围内。

S202、解析数据处理请求报文中的待处理任务信息集合，待处理任务信息集合中的待处理任务信息包括任务编号和待处理数据。

本实施例中，FPGA在获取该数据处理请求报文后，按照该数据请求报文的数据顺序，解析其中的待处理任务信息。

其中，每一待处理任务信息中包括任务编号和待处理数据。其中，任务编号为该待处理任务信息的任务在该FPGA中的任务编号。FPGA可以根据该任务编号从任务模型配置信息中获取该待处理任务的处理流程。

一种示例中，处理任务信息中还可以包括待处理数据长度。

本示例中，该待处理数据长度用于帮助FPGA解析该待处理任务信息中的待处理数据。当该待处理任务信息解析的得到的数据长度达到待处理数据长度时，该FPGA结束对该待处理任务信息的解析。

上述信息组成的数据处理请求报文的格式可以为：报文头、任务编号1、待处理数据长度、待处理数据。

S203、根据任务编号确定任务模块集合。

本实施例中，FPGA在完成对数据处理请求报文的解析后，获取其中的任务编号。FPGA可以根据该任务编号和任务模型配置信息，确定该任务在执行时需要执行的基础功能模块以及功能模块的执行顺序。

具体地，该过程包括如下步骤：

步骤1、FPGA根据任务的编号计算出目标任务在taskNo数组中的偏移量offset。

步骤2、FPGA根据offset计算出该任务对应的基础功能模块数量moduleNum及该任务对应的基础功能模块序列在moduleNo数组中的起始地址startAddr。

S204、根据任务模块集合对待处理数据进行处理。

本实施例中，FPGA在确定该待处理任务需要执行的任务模块集合后，将待处理数据输入到该任务模块集合的各个基础功能模块中，实现待处理数据的处理。

具体地，该数据处理的具体过程可以包括：

步骤1、根据任务模块集合中的编排序号，确定接下来需要使用的基础功能模块。

步骤2、请求该基础功能模块。

步骤3、请求到该基础功能模块后，对该基础功能模块进行使能。

步骤4、完成对该基础功能模块的使能后，将待处理数据输入到该基础功能模块中，进行处理。

一种示例中，当多个任务同时运行，且多个任务同时请求同一基础功能模块时，根据任务的任务优先级，分配基础功能模块。

例如，当任务1的任务模块包括1、2、3，任务2的任务模块包括4，2，5。且任务1的优先级高于任务2。当任务1和任务2被同时执行时，其步骤可以包括：

步骤1、任务1根据任务模块集合中的编排序号，请求基础功能模块1。任务2根据任务模块集合中的编排序号，请求基础功能模块4。

步骤2、任务1对该基础功能模块1进行使能，并将待处理数据输入到该基础功能模块1中进行处理。任务2对该基础功能模块4进行使能，并将待处理数据输入到该基础功能模块4中进行处理。

步骤3、假设基础功能模块1和基础功能模块4进行数据处理的时长相同，任务1和任务2同时完成数据在基础功能模块1和基础功能模块4的处理。

此时，任务1根据任务模块集合中的编排序号，请求基础功能模块2。任务2根据任务模块集合中的编排序号，请求基础功能模块2。

步骤4、基础功能模块2在接收到任务1和任务2得到请求后，根据优先级，将基础功能模块2优先分配给任务1。任务2进入等待。

步骤5、任务1对该基础功能模块2进行使能，并将待处理数据输入到该基础功能模块2中进行处理。

步骤6、任务1在完成基础功能模块2的数据处理后，请求基础功能模块3进行数据处理。

此时，基础功能模块2被任务1释放。基础功能模块2被分配给之前处于等待状态的任务2。

任务2在请求到基础功能模块2后，对该基础功能模块2进行使能，并将待处理数据输入到该基础功能模块2中进行处理。

本申请提供的FPGA任务动态编排方法，FPGA获取数据处理请求报文。FPGA按照该数据请求报文的数据顺序，解析其中的待处理任务信息。其中，每一待处理任务信息中包括任务编号和待处理数据。FPGA在完成对数据处理请求报文的解析后，获取其中的任务编号。FPGA可以根据该任务编号和任务模型配置信息，确定该任务在执行时需要执行的基础功能模块以及功能模块的执行顺序。FPGA在确定该待处理任务需要执行的任务模块集合后，将待处理数据输入到该任务模块集合的各个基础功能模块中，实现待处理数据的处理。本申请中，通过获取数据处理请求报文中的任务编号，确定该待处理任务的待处理数据的处理流程，实现了任务处理过程中，基础功能模块的高效利用，同时通过优先级的使用，有效的避免了并发的死锁问题。

图4示出了本申请一实施例提供的一种任务动态编排装置的结构示意图，如图4所示，本实施例的FPGA任务动态编排装置10用于实现上述任一方法实施例中对应于FPGA的操作，本实施例的FPGA任务动态编排装置10包括：

第一获取模块11，用于获取任务模型配置请求报文，任务模型配置请求报文中包括任务信息集合。

第一解析模块12，用于解析任务模型配置请求报文中的任务信息集合，任务信息集合中包括至少一个任务的任务信息，任务信息包括任务编号和任务模块集合，任务模块集合中包括至少一个基础功能模块的模块编号。

配置模块13，用于根据任务信息集合更新FPGA中的任务模型配置信息。

一种示例中，任务信息还包括任务优先级，任务模块集合还包括编排序号，编排序号为任务模块集合中，各个基础功能模块在该任务执行过程中的执行顺序。

一种示例中，在配置模块之前，装置，还包括：

清空模块14，用于清空FPGA中的任务模型配置信息。

一种示例中，任务模型配置请求报文根据报文内容的头两个字节确定请求报文的类型。

本申请实施例提供的FPGA任务动态编排装置10，可执行上述方法实施例，其具体实现原理和技术效果，可参见上述方法实施例，本实施例此处不再赘述。

图5示出了本申请一实施例提供的另一种任务动态编排装置的结构示意图，在图4所示实施例的基础上，如图5所示，本实施例的FPGA任务动态编排装置10用于实现上述任一方法实施例中对应于FPGA的操作，本实施例的FPGA任务动态编排装置10还包括：

第二获取模块15，用于获取数据处理请求报文，数据处理请求报文包括待处理任务信息集合，该待处理任务信息集合中包括至少一个待处理任务信息。

第二解析模块16，用于解析数据处理请求报文中的待处理任务信息集合，待处理任务信息集合中的待处理任务信息包括任务编号和待处理数据。

确定模块17，用于根据任务编号确定任务模块集合。

数据处理模块18，用于根据任务模块集合对待处理数据进行处理。

一种示例中，当多个任务同时运行，且多个任务同时请求同一基础功能模块时，装置，还包括：

优先分配模块19，用于根据任务的任务优先级，分配基础功能模块。

一种示例中，数据处理模块18，具体用于根据任务模块集合中的编排序号，逐一调用基础功能模块对待处理数据进行处理。

本申请实施例提供的FPGA任务动态编排装置10，可执行上述方法实施例，其具体实现原理和技术效果，可参见上述方法实施例，本实施例此处不再赘述。

图6示出了本申请实施例提供的一种芯片的硬件结构示意图。如图6所示，该FPGA任务动态编排芯片20，用于实现上述任一方法实施例中对应于FPGA的操作，本实施例的FPGA任务动态编排芯片20可以包括：存储单元21，处理单元22。

存储单元21，用于存储计算机程序。

处理单元22，用于执行存储器存储的计算机程序，以实现上述实施例中的FPGA任务动态编排方法。具体可以参见前述方法实施例中的相关描述。

可选地，FPGA任务动态编排芯片20还可以包括：通信单元23。该通通信单元23可以用以获取请求报文。

本实施例提供的FPGA可用于执行上述的FPGA任务动态编排方法，其实现方式和技术效果类似，本实施例此处不再赘述。

本申请还提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序，计算机程序被处理器执行时用于实现上述的各种实施方式提供的方法。

其中，计算机可读存储介质可以是计算机存储介质，也可以是通信介质。通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。计算机存储介质可以是通用或专用计算机能够存取的任何可用介质。例如，计算机可读存储介质耦合至处理器，从而使处理器能够从该计算机可读存储介质读取信息，且可向该计算机可读存储介质写入信息。当然，计算机可读存储介质也可以是处理器的组成部分。处理器和计算机可读存储介质可以位于专用集成电路(Application Specific Integrated Circuits，ASIC)中。另外，该ASIC可以位于用户设备中。当然，处理器和计算机可读存储介质也可以作为分立组件存在于通信设备中。

上述计算机可读存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(Static Random-Access Memory，SRAM)，电可擦除可编程只读存储器(Electrically-Erasable Programmable Read-Only Memory，EEPROM)，可擦除可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)，可编程只读存储器(Programmable read-only memory，PROM)，只读存储器(Read-OnlyMemory，ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。

本申请还提供一种程序产品，该程序产品包括执行指令，该执行指令存储在计算机可读存储介质中。设备的至少一个处理器可以从计算机可读存储介质读取该执行指令，至少一个处理器执行该执行指令使得设备实施上述的各种实施方式提供的方法。

在本发明所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制。尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。