功率器件的终端结构及其制造方法

技术领域

本发明涉及半导体技术领域，尤指一种功率器件的终端结构及其制造方法。

背景技术

功率器件，也称作半导体器件，主要用于进行功率转换，能够提高用电效率和质量，具有高效节能和绿色环保的特点，是解决能源短缺问题和降低碳排放的关键支撑技术。

目前，功率器件终端结构如图1所示，N-衬底1表面被划分为元胞区30和终端保护区20(包括靠近元胞区30的主结区21)，N-衬底1表面的P型体区7上开设有第一凹槽2(内部有栅极氧化层4和多晶硅栅6)，还包括设置于元胞区上第一凹槽2侧边的N+源区8、P+区域9和源极金属10，其中，元胞区30位于功率器件的中心，终端保护区20绕元胞区10设置，且元胞区10和终端保护区20中的第一沟槽结构相同。在该类型的功率器件中，由于沟槽结构的特殊性，耐压击穿很有可能会发生在沟槽的边角处，导致栅氧层损伤，进而导致器件耐压性不足，可靠性降低。

发明内容

本发明的目的是提供一种功率器件的终端结构及其制造方法，有效改良现有功率器件耐压性不足、可靠性低的技术问题。

本发明提供的技术方案如下：

一方面，本发明提供了一种终端结构，包括：

N-衬底，表面被划分为元胞区和终端保护区，所述终端保护区包括紧邻元胞区的主结区；

位于所述N-衬底表面的P型体区；

于所述元胞区P型体区上开设的延伸至N-衬底的第一凹槽，及于所述终端保护区P型体区上开设的延伸至N-衬底的第二凹槽，其中，所述主结区P型体区上开设有第二凹槽，且所述第二凹槽较所述第一凹槽深且宽；

于所述第一凹槽侧壁及底部形成的栅极氧化层，及于所述栅极氧化层内部设置的多晶硅栅；

于所述第二凹槽侧壁及底部形成的第一绝缘层，及于所述第一绝缘层内部设置的多晶硅栅；

覆盖所述第一凹槽顶部氧化层与主结区第二凹槽顶部一侧第一绝缘层的第二绝缘层，及覆盖主结区第二凹槽顶部另一侧第一绝缘层和终端保护区其他第二凹槽上表面的第三绝缘层；

于所述元胞区第二绝缘层一侧下方、第一凹槽远离第二凹槽一侧设置的N+源区；

于所述元胞区N+源区侧边、P型体区上方设置的P+区域；及

连接P+区域、N+源区和主结区第二凹槽内部多晶硅栅并延伸至第三绝缘层的源极金属。

进一步优选地，所述P型体区位于元胞区N-衬底表面及位于终端保护区N-衬底靠近元胞区一侧部分表面；

所述终端保护区N-衬底远离元胞区一侧开设有第三凹槽，且内部填充有绝缘材料；

所述第三绝缘层覆盖紧邻第一凹槽的第二凹槽顶部的另一侧绝缘层、其他第二凹槽及第三凹槽的上表面。

进一步优选地，所述第二凹槽内侧壁及底部形成的第一绝缘层由高K绝缘材料制备而成；和/或所述第三凹槽内沉积的绝缘材料为高K绝缘材料。

进一步优选地，所述第二凹槽底部第一绝缘层的厚度大于第一凹槽底部栅极氧化层的厚度。

进一步优选地，所述第二凹槽底部第一绝缘层的厚度至少为第二凹槽深度的一半，侧壁第一绝缘层的厚度小于第二凹槽宽度的一半。

另一方面，本发明提供了一种功率器件，包括：漏极金属、半导体基板及设置于所述半导体基板表面上述的终端结构；其中，与N-衬底对应，所述半导体基板表面被划分为元胞区和终端保护区，且所述元胞区位于半导体基板的中心区，终端保护区环绕元胞区的外圈设置。

另一方面，本发明还提供了一种制造方法，包括：

提供表面被划分为元胞区和终端保护区的N-衬底，所述主结区P型体区上开设有第二凹槽，且所述终端保护区包括紧邻元胞区的主结区；

蚀刻所述元胞区N-衬底，形成第一凹槽；

蚀刻所述终端保护区N-衬底，形成第二凹槽；所述第二凹槽较所述第一凹槽深且宽；

于所述第二凹槽内沉积绝缘材料；

于所述第一凹槽的底部和侧壁生长栅极氧化层；

对所述第二凹槽内绝缘层材料进行蚀刻形成绝缘层通孔；

于所述第一凹槽和第二凹槽内填充多晶硅栅；

于所述N-衬底表面注入P型离子形成P型体区；

于元胞区P型体区上方第一凹槽远离第二凹槽一侧离子注入形成N+源区；

于所述元胞区N+源区侧边、P型体区上方离子注入形成P+区域；

于所述元胞区以及终端保护区上方沉积层间绝缘介质，形成绝缘层；

对所述层间绝缘介质进行蚀刻，于元胞区中P+区域、部分N+源区表面以及主结区域中多晶硅栅对应位置表面形成接触孔；

沉积或溅射金属并进行蚀刻形成连接P+区域、N+源区和接触孔内多晶硅栅并延伸至第三绝缘层的源极金属。

进一步优选地，蚀刻所述终端保护区N-衬底，形成第二凹槽中，包括：蚀刻所述终端保护区N-衬底，形成第二凹槽和第三凹槽，其中，第三凹槽位于终端保护区远离元胞区一侧；

于所述第二凹槽内沉积绝缘层材料中，包括：于所述第二凹槽和第三凹槽内沉积绝缘层材料。

进一步优选地，所述第二凹槽底部绝缘层的厚度大于第一凹槽底部栅极氧化层的厚度，且所述第二凹槽底部绝缘层的厚度至少为第二凹槽深度的一半，侧壁绝缘层的厚度小于第二凹槽宽度的一半。

进一步优选地，所述第二凹槽内侧壁及底部沉积的绝缘层由高K绝缘材料制备而成；和/或所述第三凹槽内沉积的绝缘层材料为高K绝缘材料。

本发明提供的功率器件的终端结构及其制造方法，至少能够带来以下有益效果：

1.在终端保护区P型体区上蚀刻的第二凹槽较在元胞区P型体区上蚀刻的第一凹槽深且宽，且在第二凹槽内沉积高K绝缘材料作为绝缘层，厚度至少为第二凹槽深度的一半，从而大大提高了功率器件的耐压可靠性。

2.在终端保护区远离元胞区的最外侧采用第三沟槽+绝缘材料填充的结构，制备过程中将主芯片区域和划片道隔开，避免划片对芯片造成损伤，同时不被划片道中的杂质影响。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施例，对上述特性、技术特征、优点及其实现方式予以进一步说明。

图1为现有技术终端结构示意图；

图2为本发明中终端结构一实例结构示意图；

图3为本发明中终端结构另一实例结构示意图；

附图标记：

1-N-衬底，2-第一沟槽，3-第二沟槽，4-栅极氧化层，5-第一绝缘层，6-多晶硅栅，7-P型体区，8-N+源区，9-P+区域，10-源极金属，11-第二绝缘层，12-第三绝缘层，13-第三凹槽，20-终端保护区，21-主结区，30-元胞区。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施例。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施例。

在本发明的第一种实施例，一种终端结构，应用于功率器件，包括：N-衬底，表面被划分为元胞区和终端保护区，终端保护区包括紧邻元胞区的主结区；位于N-衬底表面的P型体区；于元胞区P型体区上开设的延伸至N-衬底的第一凹槽，及于终端保护区P型体区上开设的延伸至N-衬底的第二凹槽，其中，主结区P型体区上开设有第二凹槽，且第二凹槽较第一凹槽深且宽；于第一凹槽侧壁及底部形成的栅极氧化层，及于栅极氧化层内部设置的多晶硅栅；于第二凹槽侧壁及底部形成的第一绝缘层，及于第一绝缘层内部设置的多晶硅栅；覆盖第一凹槽顶部氧化层与主结区第二凹槽顶部一侧第一绝缘层的第二绝缘层，及覆盖主结区第二凹槽顶部另一侧第一绝缘层和终端保护区其他第二凹槽上表面的第三绝缘层；于元胞区第二绝缘层一侧下方、第一凹槽远离第二凹槽一侧设置的N+源区(P型体区和N+源区构成导电沟道)；于元胞区N+源区侧边、P型体区上方设置的P+区域；及连接P+区域、N+源区和主结区第二凹槽内部多晶硅栅并延伸至第三绝缘层的源极金属。

在本实施例中，N-衬底为低掺杂浓度的N型外延层或是FZ(Float Zone)晶圆衬底片，P型体区位于N-衬底的上方，由在N-衬底表面注入P型离子形成。在N-衬底表面形成P型体区之前，在划分的元胞区和终端保护区对应位置进行选择性刻蚀开槽，包括形成于元胞区上的第一凹槽和终端保护区上的第二凹槽。对于开设的第二凹槽，终端保护区中紧邻元胞区的主结区上开设有1个，其他区域开设的数量由功率器件的耐压需求确定，这里不做具体限定。如，在一实例中，终端保护区对应位置上开设有4个第二凹槽，其中，主结区对应位置开设有1个，其他位置上开设有3个；又如，在一实例中，终端保护区对应位置上开设有5个第二凹槽，其中，主结区对应位置开设有1个，其他位置上开设有4个等。另外，第二凹槽的尺寸和位置(可均匀分布于终端保护区上，也可以呈现其他规律进行分布等)同样由功率器件的耐压需求确定，尺寸较第一凹槽深且宽即可。

形成了第一凹槽和第二凹槽之后，于第一凹槽的侧壁和底部热生长形成栅极氧化层并进一步在内部沉积多晶硅栅，及第二凹槽的侧壁和底部沉积第一绝缘层并进一步在内部沉积多晶硅栅(在第二凹槽内沉积第一绝缘层材料之后对其进行蚀刻形成绝缘层通孔，之后在绝缘层通孔内填充多晶硅栅)。为了进一步提高功率器件的耐压性，第二凹槽内的第一绝缘层和第一凹槽内的栅极氧化层相比，第二凹槽底部第一绝缘层的厚度大于第一凹槽底部栅极氧化层的厚度，侧壁第一绝缘层的厚度大于第一凹槽侧壁栅极氧化层的厚度，且第二凹槽底部第一绝缘层的厚度至少为第二凹槽深度的一半，侧壁第一绝缘层的厚度小于第二凹槽宽度的一半。另外，第二凹槽内侧壁及底部形成的第一绝缘层由高K绝缘材料制备而成。在其他实施例中，第一凹槽内填充了多晶硅栅之后，还可以在其表面沉积一层绝缘材料，或沉积一层氧化层，只要沉积完成之后上表面与第二凹槽的上表面在同一水平面即可。

应当清楚，在本实施例中，这里对各层结构的制备材料均不作限定，能够适用于本实施例的任意材料都包括在其范围内。且第二绝缘层和第三绝缘层通过在由元胞区和终端保护区表面沉积层间绝缘介质后对元胞区P+区域、部分N+区域表面介质及主结区第二凹槽中多晶硅栅表面的介质进行蚀刻形成。

在一实例中，如图2所示，终端结构中包括：N-衬底1，表面被划分为元胞区30和终端保护区20，终端保护区20包括紧邻元胞区30的主结区21；位于N-衬底表面的P型体区7；于元胞区P型体区7上开设的延伸至N-衬底的1个第一凹槽2，及于终端保护区P型体区7上开设的延伸至N-衬底的4个第二凹槽3，其中，主结区P型体区上开设有1个第二凹槽3，且第二凹槽3较第一凹槽1深且宽；于第一凹槽2侧壁及底部形成的栅极氧化层4，及于栅极氧化层内部设置的多晶硅栅6(栅极氧化层4表面还沉积有一层氧化层)；于第二凹槽3侧壁及底部形成的第一绝缘层5，及于第一绝缘层内部设置的多晶硅栅6；覆盖第一凹槽2顶部栅极氧化层4与主结区第二凹槽3顶部一侧(靠近第一凹槽一侧)第一绝缘层5的第二绝缘层11，及覆盖主结区第二凹槽3顶部另一侧(远离第一凹槽一侧)第一绝缘层5和终端保护区其他第二凹槽3上表面的第三绝缘层12；于元胞区第二绝缘层11一侧下方、第一凹槽2远离第二凹槽3一侧设置的N+源区8(P型体区7和N+源区8构成导电沟道)；于元胞区N+源区8侧边、P型体区7上方设置的P+区域9；及连接P+区域9、N+源区8和主结区第二凹槽内部多晶硅栅6并延伸至第三绝缘层12的源极金属10。

在本实施例中，相比于现有功率器件结构来说，开设于终端保护区的第二凹槽相较于第一凹槽来说宽且深，且于第二凹槽内部沉积高K绝缘材料制备第一绝缘层，从而大大提高了功率器件的耐压性，提高功率器件的可靠性。

对上述实施例进行改进得到本发明的另一实施例，终端结构中包括：N-衬底，表面被划分为元胞区和终端保护区，终端保护区包括紧邻元胞区的主结区；位于元胞区N-衬底表面及位于终端保护区N-衬底靠近元胞区一侧部分表面的P型体区；于元胞区P型体区上开设的延伸至N-衬底的第一凹槽、于终端保护区P型体区上开设的延伸至N-衬底的第二凹槽，及于终端保护区N-衬底远离元胞区一侧开设的第三凹槽，其中，主结区P型体区上开设有第二凹槽，且第二凹槽较第一凹槽深且宽；于第一凹槽侧壁及底部形成的栅极氧化层，及于栅极氧化层内部设置的多晶硅栅；于第二凹槽侧壁及底部形成的第一绝缘层，及于第一绝缘层内部设置的多晶硅栅；于第三凹槽内填充绝缘材料形成绝缘层，覆盖第一凹槽顶部氧化层与主结区第二凹槽顶部一侧第一绝缘层的第二绝缘层，及覆盖紧邻第一凹槽的第二凹槽顶部的另一侧第一绝缘层、其他第二凹槽及第三凹槽的上表面的第三绝缘层；于元胞区第二绝缘层一侧下方、第一凹槽远离第二凹槽一侧设置的N+源区；于元胞区N+源区侧边、P型体区上方设置的P+区域；及连接P+区域、N+源区和主结区第二凹槽内部多晶硅栅并延伸至第三绝缘层的源极金属。

在本实施例中，N-衬底为低掺杂浓度的N型外延层或是FZ晶圆片，P型体区位于N-衬底的上方，由在N-衬底表面注入P型离子形成。在N-衬底表面形成P型体区之前，在划分的元胞区和终端保护区对应位置进行选择性刻蚀开槽，包括形成于元胞区上的第一凹槽、终端保护区上的第二凹槽及第三凹槽，其中，第三凹槽位于终端保护区远离元胞区的边侧(包括终端保护区远离元胞区的最外侧)，第二凹槽位于终端保护区P型体区，主结区上开设有1个，其他区域开设的数量由功率器件的耐压需求确定。

应当清楚，终端保护区上第二凹槽和第三凹槽的数量及于终端保护区上的位置均可以根据实际需求进行确定，确保主结区上开设有1个第二凹槽、终端保护区的最外侧为第三凹槽即可。如，在一实例中，终端保护区对应位置上开设有3个第二凹槽和2个第三凹槽，其中，主结区对应位置开设有1个，远离元胞区最外侧的N-衬底上开设有2个第三凹槽，主结区和第三凹槽中间的P型体区开设有2个第二凹槽；又如，在一实例中，终端保护区对应位置上开设有3个第二凹槽和1个第三凹槽，其中，主结区对应位置开设有1个，远离元胞区最外侧的N-衬底上开设有1个第三凹槽，主结区和第三凹槽中间的P型体区开设有2个第二凹槽。另外，第二凹槽和第三凹槽的尺寸同样由功率器件的耐压需求确定，其中，第二凹槽较第一凹槽深且宽即可，第三凹槽的尺寸可与第二凹槽尺寸相同，也可以不同。开设第三凹槽时，可以与第二凹槽同时开设尺寸一样的槽孔，也可以单独开设。为节约成本，可选择第三凹槽与第二凹槽共用同一张光罩版。

形成了第一凹槽、第二凹槽和第三凹槽之后，于第一凹槽的侧壁和底部热生长形成栅极氧化层并进一步在内部沉积多晶硅栅、于第二凹槽的侧壁和底部沉积形成第一绝缘层并进一步在内部沉积多晶硅栅(在第二凹槽内沉积第一绝缘层材料之后对其进行蚀刻形成绝缘层通孔，之后在绝缘层通孔内填充多晶硅栅)及于第三凹槽内沉积绝缘材料。为了进一步提高功率器件的耐压性，第二凹槽内的第一绝缘层和第一凹槽内的栅极氧化层相比，第二凹槽底部第一绝缘层的厚度大于第一凹槽底部栅极氧化层的厚度，侧壁第一绝缘层的厚度大于第一凹槽侧壁栅极氧化层的厚度，且第二凹槽底部第一绝缘层的厚度至少为第二凹槽深度的一半，侧壁第一绝缘层的厚度小于第二凹槽宽度的一半。另外，第三凹槽内沉积的绝缘材料可以与第二凹槽内部相同，也可以不同，如一实例中，第三凹槽内部和第二凹槽内侧壁及底部形成的绝缘层均由高K绝缘材料制备而成。在其他实施例中，第一凹槽内填充了多晶硅栅之后，还可以在其表面沉积一层绝缘材料，或沉积一层氧化层，只要沉积完成之后上表面与第二凹槽的上表面在同一水平面即可。

如图3所示，在一实例中，终端结构中包括：N-衬底1，表面被划分为元胞区30和终端保护区20，终端保护区20包括紧邻元胞区30的主结区21；位于N-衬底表面的P型体区7；于元胞区P型体区7上开设的延伸至N-衬底的1个第一凹槽2，于终端保护区P型体区7上开设的延伸至N-衬底的4个第二凹槽3及于终端保护区N-衬底远离元胞区一侧开设有的1个第三凹槽13，其中，主结区P型体区上开设有1个第二凹槽3，且第二凹槽3较第一凹槽1深且宽；于第一凹槽2侧壁及底部形成的栅极氧化层4，及于栅极氧化层内部设置的多晶硅栅6(栅极氧化层4表面还沉积有一层氧化层)；于第二凹槽3侧壁及底部形成的第一绝缘层5，及于第一绝缘层内部设置的多晶硅栅6；于第三凹槽内部设置的绝缘材料(材料同第二凹槽3内第一绝缘层5的材料)；覆盖第一凹槽2顶部栅极氧化层4与主结区第二凹槽3顶部一侧(靠近第一凹槽一侧)第一绝缘层5的第二绝缘层11，及覆盖主结区第二凹槽3顶部另一侧(远离第一凹槽一侧)第一绝缘层5和终端保护区其他第二凹槽3和第三凹槽13上表面的第三绝缘层12；于元胞区第二绝缘层11一侧下方、第一凹槽2远离第二凹槽3一侧设置的N+源区8(P型体区7和N+源区8构成导电沟道)；于元胞区N+源区8侧边、P型体区7上方设置的P+区域9；及连接P+区域9、N+源区8和主结区第二凹槽内部多晶硅栅6并延伸至第三绝缘层12的源极金属10。

在本实施例中，相比于现有功率器件结构来说，开设于终端保护区的第二凹槽相较于第一凹槽来说宽且深，且于第二凹槽内部沉积高K绝缘材料制备第一绝缘层，从而大大提高了功率器件的耐压性，提高功率器件的可靠性。另外，在终端保护区远离元胞区的最外侧采用第三沟槽+绝缘层填充的结构，将主芯片区域和划片道隔开，避免划片对芯片造成损伤以及划片道中的杂质对芯片造成影响。

本发明的另一实施例，一种功率器件，包括：漏极金属、半导体基板及设置于半导体基板表面的上述终端结构；其中，与N-衬底对应，半导体基板表面被划分为元胞区和终端保护区，且元胞区位于半导体基板的中心区，终端保护区环绕元胞区的外圈设置，半导体基板表面元胞区和终端保护区的结构与终端结构相同。

在本实施例中，半导体基板结构根据器件类型的不同而所有区别，是以这里不做具体限定，例如，对于IGBT器件来说，背面结构除了包括漏极金属之外，还包括P+区域、N+区域；对于MOS器件来说，背面结构除了包括漏极金属之外，还包括N+区域。

本发明的另一实施例，一种功率器件终端结构的制造方法，包括：S10提供表面被划分为元胞区和终端保护区的N-衬底，终端保护区包括紧邻元胞区的主结区；S20蚀刻元胞区N-衬底，形成第一凹槽；S30蚀刻终端保护区N-衬底，形成第二凹槽；第二凹槽较第一凹槽深且宽；S40于第二凹槽内沉积绝缘材料；S50于第一凹槽的底部和侧壁生长栅极氧化层；S60对第二凹槽内绝缘层材料进行蚀刻形成绝缘层通孔；S70于第一凹槽和第二凹槽内填充多晶硅栅；S80于N-衬底表面注入P型离子形成P型体区；S90于元胞区P型体区上方第一凹槽远离第二凹槽一侧离子注入形成N+源区；S100于所述元胞区N+源区侧边、P型体区上方离子注入形成P+区域；S110于元胞区及终端保护区表面沉积层间绝缘介质，形成绝缘层；S120对层间绝缘介质进行蚀刻，于元胞区中P+区域、部分N+区域上表面以及主结区域中多晶硅栅对应位置表面形成接触孔；S130沉积或溅射金属并进行蚀刻形成连接P+区域、N+源区和接触孔内多晶硅栅并延伸至第三绝缘层的源极金属。

在本实施例中，N-衬底为低掺杂浓度的N型外延层或是FZ晶圆片，P型体区位于N-衬底的上方，由在N-衬底表面注入P型离子形成。在N-衬底表面形成P型体区之前，在划分的元胞区和终端保护区对应位置进行选择性刻蚀开槽，包括形成于元胞区上的第一凹槽和终端保护区上的第二凹槽。对于开设的第二凹槽，终端保护区中紧邻元胞区的主结区上开设有1个，其他区域开设的数量由功率器件的耐压需求确定，这里不做具体限定。另外，第二凹槽的尺寸及位置(可均匀分布于终端保护区上，也可以呈现其他规律进行分布等)同样由功率器件的耐压需求确定，尺寸较第一凹槽深且宽即可。

形成了第一凹槽和第二凹槽之后，于第一凹槽的侧壁和底部热生长形成栅极氧化层并进一步在内部沉积多晶硅栅；及第二凹槽的侧壁和底部沉积绝缘材料，在绝缘层料内蚀刻形成绝缘层通孔后进一步在内部沉积多晶硅栅。为了进一步提高功率器件的耐压性，第二凹槽内的第一绝缘层和第一凹槽内的栅极氧化层相比，第二凹槽底部第一绝缘层的厚度大于第一凹槽底部栅极氧化层的厚度，侧壁第一绝缘层的厚度大于第一凹槽侧壁栅极氧化层的厚度，且第二凹槽底部第一绝缘层的厚度至少为第二凹槽深度的一半，侧壁第一绝缘层的厚度小于第二凹槽宽度的一半。另外，第二凹槽内侧壁及底部形成的第一绝缘层由高K绝缘材料制备而成。在其他实施例中，第一凹槽内填充了多晶硅栅之后，还可以在其表面沉积一层绝缘材料，或沉积一层氧化层，只要沉积完成之后上表面与第二凹槽的上表面在同一水平面即可。

本发明的另一实施例，该功率器件终端结构的制造方法包括：S10提供表面被划分为元胞区和终端保护区的N-衬底，终端保护区包括紧邻元胞区的主结区；S20蚀刻元胞区N-衬底，形成第一凹槽；S30蚀刻所述终端保护区N-衬底，形成第二凹槽和第三凹槽，其中，第三凹槽位于终端保护区远离元胞区一侧；第二凹槽较第一凹槽深且宽；S40于第二凹槽及第三凹槽内沉积绝缘材料；S50于第一凹槽的底部和侧壁生长栅极氧化层；S60对第二凹槽内绝缘层材料进行蚀刻形成绝缘层通孔；S70于第一凹槽和第二凹槽内填充多晶硅栅；S80于所述N-衬底表面注入P型离子形成P型体区；S90于元胞区P型体区上方第一凹槽远离第二凹槽一侧离子注入形成N+源区；S100于所述元胞区N+源区侧边、P型体区上方离子注入形成P+区域；S110于所述元胞区以及终端保护区上表面沉积层间绝缘介质，形成绝缘层；S120对层间绝缘介质进行蚀刻，于元胞区中P+区域、部分N+区域上表面以及主结区域中多晶硅栅对应位置表面形成接触孔；S130沉积或溅射金属并进行蚀刻形成连接P+区域、N+源区和接触孔内多晶硅栅并延伸至第三绝缘层的源极金属。

在本实施例中，N-衬底为低掺杂浓度的N型外延层是FZ晶圆片，P型体区位于N-衬底的上方，由在N-衬底表面注入P型离子形成。在N-衬底表面形成P型体区之前，在划分的元胞区和终端保护区对应位置进行选择性刻蚀开槽，包括形成于元胞区上的第一凹槽、终端保护区上的第二凹槽及第三凹槽，其中，第三凹槽位于终端保护区远离元胞区的边侧，第二凹槽位于终端保护区除第三凹槽的其他位置，主结区上开设有1个，其他区域开设的数量由功率器件的耐压需求确定。应当清楚，终端保护区上第二凹槽和第三凹槽的数量及于终端保护区上的位置均可以根据实际需求进行确定，确保主结区上开设有1个第二凹槽即可，第二凹槽和第三凹槽甚至可以交叉设置，确保终端保护区的最外侧为第三凹槽即可。

形成了第一凹槽、第二凹槽和第三凹槽之后，于第一凹槽的侧壁和底部热生长形成栅极氧化层并进一步在内部沉积多晶硅栅、于第二凹槽的侧壁和底部沉积绝缘材料，在绝缘层料内蚀刻形成绝缘层通孔后进一步在内部沉积多晶硅栅及于第三凹槽内沉积绝缘材料。为了进一步提高功率器件的耐压性，第二凹槽内的第一绝缘层和第一凹槽内的栅极氧化层相比，第二凹槽底部第一绝缘层的厚度大于第一凹槽底部栅极氧化层的厚度，侧壁第一绝缘层的厚度大于第一凹槽侧壁栅极氧化层的厚度，且第二凹槽底部第一绝缘层的厚度至少为第二凹槽深度的一半，侧壁第一绝缘层的厚度小于第二凹槽宽度的一半。另外，第三凹槽内沉积的绝缘材料可以与第二凹槽内部相同，也可以不同，如一实例中，第三凹槽内部和第二凹槽内侧壁及底部形成的绝缘层均由高K绝缘材料制备而成。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施例，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。