具有富锗沟道区的降低泄漏的晶体管

本申请为分案申请，其母案的发明名称为“具有富锗沟道区的降低泄漏的晶体管”，申请日为2025年12月24日，申请号为201580085500.2。

背景技术

FinFET是围绕从底层衬底延伸的半导体材料的薄条带(通常被称为鳍)构建的晶体管。该鳍状半导体元件充当器件的沟道区。该晶体管包括标准场效应晶体管(FET)节点，包括栅极、栅极电介质、源极区和漏极区。该晶体管的导电沟道有效地存在于栅极电介质下面的鳍的各侧上。具体来说，电流沿着鳍的两个侧壁/在鳍的两个侧壁内(即在垂直于底层衬底表面的侧上)以及沿着鳍的顶部(即在平行于底层衬底表面的侧上)运行。由于此类配置的导电沟道基本上沿着鳍的三个不同的外部平面区存在，所以此类FinFET设计有时被称为三栅晶体管。其他类型的FinFET配置也是可用的，诸如所谓的双栅FinFET，在其中导电沟道主要仅沿着鳍的两个侧壁(并且不是沿着鳍的顶部)存在。纳米线晶体管（有时被称为栅极全包围晶体管）实际上是一种具有相对低的纵横比的鳍，因为鳍的某些底层部分被去除以使得栅极堆叠材料可以包围所有侧上的沟道区。

附图说明

图1A和图1B图示根据本公开内容的各个实施例的用于制备用来形成降低泄漏的晶体管的衬底的方法。

图1C图示根据本公开内容的各个实施例的用于使用子鳍绝缘层制造降低泄漏的晶体管的方法。

图2A-D图示根据本公开内容的各个实施例的当实施图1A和1B的方法时形成的示例结构。

图3A-H图示根据本公开内容的各个实施例的当实施图1C的方法时形成的示例结构。

图4图示根据本公开内容的实施例的利用使用本文中公开的技术形成的集成电路结构或器件实施的计算系统。

具体实施方式

公开了用于制造配置有降低寄生泄漏(即通过与晶体管相关联的源极区和漏极区之间的底层衬底的一部分的电流泄漏)的子鳍绝缘层的半导体晶体管器件的技术。在一些实施例中，该集成电路包括具有至少60原子百分之比("at. %")的锗浓度的沟道区。通过在鳍的至少一个沟道区下面的衬底的子鳍区中制造具有牺牲层的晶体管来降低寄生泄漏。在处理期间，整个或部分地用电介质材料去除和替换子鳍区中的牺牲层。该电介质材料增加鳍的对应源极和漏极部分之间的衬底（即有源沟道下面的无栅极区）的电阻率，因此降低了寄生泄漏。

总体概述。

随着晶体管的尺寸已减小到纳米尺度，提高半导体器件的连续世代的性能已变得更具有挑战性。随着晶体管的尺寸已减小，曾经仅用于选择应用的材料已被探索用于晶体管的更广泛的应用性。一种这样的材料是锗(Ge)。使用锗作为晶体管的一部分（特别是源极、漏极和沟道区）改善了晶体管性能的某些方面。但是在源极、漏极和沟道区中使用高浓度锗（例如多于40 at. %）也会增加通过衬底的在非平面晶体管（例如finFET）的源极区至非平面晶体管的漏极区之间的子鳍区的电流泄漏。无论晶体管的成分如何，因为增加的功率消耗和增加的热生成，“寄生电流”降低了晶体管的性能。一种用来解决寄生电流的解决方案是在衬底（其包括在跨整个衬底的电绝缘体底层覆盖层上的半导体层）上制造晶体管。该配置有时被称为掩埋氧化物（BOX）层配置或绝缘体上半导体（或“XOI”，在这里X是任何半导体）衬底。一个具体XOI衬底示例包括硅（Si）衬底上的二氧化硅（SiO

为此，本公开内容的各个实施例包括晶体管和制造晶体管的方法，该晶体管包括在上沟道层和底层衬底之间的子鳍区中的绝缘层。在一些实施例中，该绝缘层延伸到晶体管的沟道区下面。在还有的其他实施例中，该绝缘层进一步延伸到晶体管的源极区和/或漏极区中的一部分或全部下面。在一些实施例中，绝缘层不延伸到与源极、漏极和沟道区相对应的那些之外的衬底的区中(与典型的BOX或XOI配置相反)。在其他实施例中，绝缘层不延伸到衬底的不活动(inactive)区 (例如包括作为全局形成工艺的一部分而提供的电不活动或所谓虚化（dummified）结构的区域)中。如将领会到的，这些各个实施例是与BOX或XOI衬底不同的，在该BOX或XOI衬底中绝缘体的覆盖层遍及衬底的所有区域全局延伸，并且不仅仅是在沟道、源极和漏极区下或者另外以局部方式。正因为如此，本公开内容的各个实施例可以通过在没有不便利以及BOX/XOI处理的开销的情况下降低通过底层半导体衬底的电流泄漏来提高晶体管的性能，否则会倾向于寄生泄漏。

为了改善晶体管的源极区和漏极区之间的电隔离，本公开内容的实施例中的一些包括用于在晶体管的源极区、漏极区和沟道区下面的子鳍区(大约对应于基于鳍的晶体管的鳍)中提供牺牲层的技术。在一些实施例中，从近似对应于至少沟道区的子鳍区中去除该牺牲层，从而蚀刻在鳍的沟道区下面的腔。在其他实施例中，从子鳍区中的对应于源极区、漏极区和沟道区的一些或所有去除牺牲层，以使该沟道下面的腔至少部分地在源极区和/或漏极区下面继续。要指出，一旦牺牲层被去除，鳍的上沟道部分实际上就变成纳米线沟道。同样，如果还从鳍的源极/漏极部分下面去除牺牲层，则它们实际上也变成基于纳米线的源极/漏极。在任何此类实施例中，利用电介质材料整体或部分填充蚀刻形成的腔，以使得至少部分利用电介质材料来涂覆腔的壁。无论腔是利用电介质材料部分还是完全涂覆和/或填充的，源极区和漏极区之间的子鳍区的电阻率都增加，以使得寄生电流泄漏降低或消除。这提高晶体管和半导体器件的性能，否则将倾向于寄生源极至漏极或漏极至源极泄漏。在还有的其他实施例中，电介质涂覆的腔没有被填充并且包括气隙，或者进一步填充有一些其他材料，在一个此类实施例中，该电介质涂覆的腔至少部分填充有栅极电极材料（例如金属），因此电介质涂覆的腔在后续栅极形成工艺或所谓的替换金属栅极（RMG）工艺期间被暴露。要指出，一旦牺牲层被去除，鳍的上沟道部分实际上就变成纳米线沟道。

在分析时（例如使用扫描/透射电子显微镜（SEM/TEM）、成分映射、次级离子质谱术（SIMS）、原子探针成像、3D断层成像术等等），根据一个或多个实施例配置的结构或器件将有效地示出利用电介质层涂覆或填充的腔、或利用电介质层涂覆并具有气隙（没有被填充）的腔、或电介质涂覆的腔并且进一步至少部分填充有附加材料的腔。在任何此类情况下，该腔将设置在非平面晶体管配置的鳍的沟道区下面的衬底中或其上，如本文中以各种各样的方式描述的。在一些示例中，分析将示出腔的共形沉积电介质层内的空隙。

图1A和1B分别图示根据本公开内容的一个或多个实施例的用于制造鳍、牺牲层和与集成电路相关联的其他结构的两个示例方法100和130。在图2A-D中图示使用示例方法100和130制造的各个结构的一些实施例。示例方法100和130产生分别在图2B和2D中示出的等效结构。不管使用鳍形成方法100或130中的哪个，图1C的方法160图示用于进一步处理由示例方法100和130产生的结果产生的基于鳍的结构的示例方法。在一个实施例中，示例方法160用来使用设置在鳍的至少一个沟道区下面的子鳍区中的绝缘层来制造具有通过从晶体管的源极区至漏极区的衬底的子鳍部分的低电流泄漏（即“寄生泄漏”）的集成电路晶体管器件。可以将本文中描述的实施例应用于任何数目的晶体管设计、掺杂水平和鳍成分（包括具有至少60 at. %的锗浓度的鳍）。在图3A-3H中图示由图1C的方法160制造的示例结构。

现在转向图1A的示例方法100，提供硅衬底104。尽管方法100指示硅衬底被用作该工艺的起始点，但是如图1B的方法130那样，将会理解这仅仅是为了便于解释。任何数目的适当衬底配置可以被用作硅的替换，包括其他半导体的块衬底或多层衬底结构。在更一般的意义上，可以使用可以在其上形成牺牲鳍的任何衬底。在其他实现中，可以使用替换材料来形成半导体衬底，该替换材料可以包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓（举几个示例）。还可以使用被分类为周期表的第III-V族或第IV族材料的半导体材料来形成衬底。尽管在这里描述了可以由其来形成衬底的材料的几个示例，但是任何可作为可根据其来构建半导体器件的基础的材料都落在本公开内容的精神和范围内。

在示例方法100中，将牺牲层沉积108为与所提供的衬底的平面表面共形的覆盖层。在图2A中示出该配置的图示，在图2A中将牺牲层208共形沉积在衬底204上。在一些实施例中，该牺牲层208是硅（Si）。在还有的其他实施例中，该牺牲层208是锗和锡（Sn）的合金。在还有的其他实施例中，该牺牲层208是硅和锗（SiGe）的合金。在一些实施例中，不管与锗形成合金的元素是什么，牺牲层的锗含量小于近似40 at. %。在一些实施例中，如将在下面更详细解释的那样，牺牲层208包括至少10 at. %的锗含量，其小于最终被用来制造非平面晶体管的鳍的后续掺杂沟道层212的锗含量。在还有的其他实施例中，牺牲层208包括比后续掺杂的沟道层212的锗含量至少小20 at. %的锗含量。这可以包括硅（Si）的牺牲层。在一些示例中，牺牲层208可以包括碳，无论是局部集中在富碳区或富碳沉淀物中，还是均匀分布在整个牺牲层208。在其他实施例中，该牺牲层208可以包括邻近衬底204的锗、GeSn或SiGe的应变松弛缓冲层（没有被示出）。在更一般的意义上，牺牲层208是展示对沟道层212有选择性地充分蚀刻的材料，以使得当牺牲层208被蚀刻掉时，沟道层212仍几乎完好无损。

牺牲层208（无论成分如何）或者是原生衬底，或者是使用任何适当的技术（包括化学汽相沉积（CVD）、原子层沉积（ALD）、分子束外延（MBE）、快速热CVD（RTCVD）、气源MBE（GS-MBE）以及其他）沉积的。

继续示例方法100，并且继续参考图2A中示出的实施例，沟道层212作为覆盖层共形沉积112在牺牲层208上。该沟道层对应于当被蚀刻时用来在基于鳍的晶体管中形成鳍的材料。在一些实施例中，该沟道层212是具有高锗含量的半导体材料的合金。例如，在一些实施例中，沟道层212的锗含量是至少60 at. %。在其他实施例中，沟道层212的锗含量是至少70 at. %。在其他实施例中，沟道层212的锗含量是至少80 at. %。在其他实施例中，沟道层212的锗含量是至少90 at. %。在一些实施例中，不管沟道层212中锗的具体浓度值是什么，该浓度比牺牲层208中的锗浓度更高至少10 at. %，或比牺牲层208中的锗浓度更高至少20at. %。在还有的其他实施例中，沟道层212中的锗的浓度比牺牲层208中的锗浓度更高近似10 at. %至近似90 at. %。在还有的其他实施例中，沟道层212中的锗浓度比牺牲层208中的锗浓度更高至少98 at. %。

尽管图2B中的实施例的沟道层212被示出为包括单个成分，但是在其他实施例中该沟道层212可以包括多于一个层，它们中的每一个都具有不同的锗浓度（例如从比牺牲层208的锗浓度更高近似10 at. %至近似70 at. %）。在其他示例中，该沟道层212可以包括多个层的配置，它们中的一些具有从比牺牲层208中的锗浓度更高近似10 at. %至近似70at. %的锗浓度，并且它们中的其他是绝缘层或具有与牺牲层208类似成分的层，以使得将那些层连同牺牲层208一起去除，以便解放具有更高锗at. %的剩余沟道层212。这些后面的示例可以被用来例如在给定沟道区中从沟道层212制造纳米线或纳米带。

不管鳍的最终结构如何，可以使用任何适当的技术（诸如CVD、ALD、MBE以及其他）来沉积沟道层212。

该示例方法100通过应用图案掩模并通过沟道层212和牺牲层208的二者蚀刻116沟槽，并且蚀刻到衬底204中来继续。在蚀刻116沟槽时，牺牲层208和沟道层212的分开的列被称为“鳍”。在一些示例中，可以确定被蚀刻的沟槽的宽度以制造具有至少3比1的高（H）与宽（W）纵横比的鳍。

如在图2B中示出的，将电介质材料216沉积120在沟槽中以使鳍彼此电隔离。该结构216可以被称为“浅沟槽隔离”或“STI”。尽管仅示出设置在图2B中的两个鳍之间的填充有具有STI 216的一个沟槽，但是将会认识到，这仅仅为了便于说明并且在每个半导体器件内可使该结构重复成千或百万次。

在一些实施例中，可以例如利用标准光刻法来完成图案掩模应用和蚀刻116并且该图案掩模应用和蚀刻116包括湿法或干法蚀刻、或蚀刻的组合（如果需要那样的话）。该沟槽的几何结构（宽度、深度、形状等等）可以根据实施例而变化（如将领会到的），并且本文中描述的实施例不打算限于任何特定的沟槽几何结构。在一个具体示例实施例中，沉积在沟道层212的表面上的硬掩模（即由例如氧化硅和/或氮化硅层形成的掩模并且不是有机光刻掩模）用来使对应于鳍的区域免受被用来形成沟槽的干法蚀刻。如将会认识到，可以依据期望的鳍高度来使用任何数目的沟槽配置。随后可以使用任何数目的适当沉积工艺来填充沟槽。在具有硅衬底的一个具体实施例中，绝缘STI电介质材料是SiO

在图2B中示出的实施例中，使用例如化学机械平坦化（CMP）或能够使结构平坦的其他适当工艺来使沟道层212的沉积STI 216和暴露表面平坦化124。在示出的示例实施例中，完全去除在鳍和STI上的任何掩模。其他实施例可以利用被配置成将掩模的一部分留在适当位置（该部分可以被用在后续处理中）的选择性平坦化。

图2B中示出的结果得到的示例结构因此包括多个鳍（在这种情况下仅示出它们中的两个），它们中的每一个都包括与衬底204和沟道层212接触并且设置在衬底204和沟道层212之间的牺牲层208。

图1B的示例方法130图示用于制造类似结构的一个备选方法。参考图1B和2C二者，示例方法130以提供134硅衬底204开始。如上面在图1A和示例方法100的上下文中解释的，衬底204的成分可以是许多半导体中的任一个。在该示例中仅为了便于解释，衬底204被呈现为硅。与沉积随后被蚀刻以产生沟槽的覆盖层且然后填充有电介质材料的覆盖层的方法100相比，该方法130通过使用上面已经描述的蚀刻技术中的任一个来将沟槽蚀刻138到衬底204中。如在图2C中示出的，然后利用STI 216来填充蚀刻到衬底204中的沟槽，因此限定具有与衬底204相同的成分（在这种情况下是硅）的“原生”鳍220。

该示例方法130以蚀刻146原生鳍200以在STI 216的区之间制造沟槽继续。在一些实施例中，利用掩模来保护STI 216，该掩模可以是将经受未掩蔽鳍的凹进蚀刻并且还经受任何后续处理以利用下面描述材料填充凹处的任何适当材料。可以使用任何适当的蚀刻工艺（例如具有掩蔽和/或蚀刻选择性的湿法和/或干法蚀刻）。在一个示例实施例中，该凹处蚀刻是将去除未掩蔽的鳍材料但是不去除STI或掩模材料的有选择性的蚀刻。在这种情况下，要指出，还可以利用STI材料（例如二氧化硅）或抵抗鳍凹处蚀刻的任何其他材料（例如氮化硅）来实施掩模材料。在一个具体示例实施例中，该原生鳍是硅并且掩模是二氧化硅和/或氮化硅，并且使用湿法蚀刻来实施凹处蚀刻（例如氢氧化钾或将蚀刻未掩蔽的硅鳍但是不蚀刻STI和掩模的其他适当蚀刻剂）。

该原生鳍蚀刻的深度可以根据不同实施例而变化。在示例方法130中，原生鳍蚀刻146去除鳍的一部分。在一些实施例中，该蚀刻工艺可以改变凹处的宽度，其中在一些此类情况下沟槽的顶部比底部更宽。在原始原生鳍在底部处比顶部更宽的另一实施例中，顶部可以变宽至更靠近底部处的宽度或超过底部处的宽度。在还有的另一实施例中，该凹处可以以在顶部和底部处比在中间更宽的微沙漏形结束。在还有的另一实施例中，该宽度可以通过蚀刻工艺基本上不变。在更一般的意义上，可以通过蚀刻工艺来改变凹处/鳍的形状，但是未必如此。该牺牲层的厚度和原生鳍去除的范围（即结果得到的沟槽的深度）确定替换鳍的高度并且因此替换鳍的部分的尺寸接触将形成沟道的栅极。因为非原生材料（例如非Si）可能有时更难以钝化（当与典型STI材料（例如SiO

示例方法130以牺牲层208在原生鳍沟槽的底部处的沉积150继续，该底部对应于在图2D中示出的实施例中的衬底204的暴露表面。一旦牺牲层208被沉积，就将沟道层212沉积154在牺牲层208的顶部上。使用任何适当的技术（包括上述那些掩模、沉积和蚀刻技术）来执行牺牲层208和沟道层212的沉积150和154。

上面已经在示例方法100和图1A和2B的上下文中描述了牺牲层208和沟道层212的示例成分并且该示例成分也等同适用于通过示例方法130制造且在图2D中图示的实施例。

如上面在图1A中示出的方法100的上下文中描述的，被沉积142、154的沟道层212和STI 216的暴露表面被平坦化158。因此，该示例方法130产生在图2D中示出的结构，其类似于由图2B中示出的示例方法100产生的结构。

不管是示例方法100、示例方法130、方法100或130中的变化实施例还是另外的方法被用来制造图2B和2D中示出的结构（或等效结构），通过图1C中示出的示例方法160来图示制造具有低寄生泄漏的富锗沟道区的晶体管的一个示例方法。图3A-3H提供通过方法160的执行制造的结构的示例。

该示例方法160以提供164诸如在图2B和2D中图示的结构的结构来开始，这两种结构都包括鳍，该鳍包括在衬底204和沟道层212之间设置的牺牲层208。如所示出的，这些鳍通过STI 216互相交叉。通过蚀刻将STI 216的一部分去除，留下STI 216的剩余层，其位于鳍212（其包括牺牲层208的子鳍部分）之间且在衬底204上。

如在图3A中示出的，将虚栅极电极304和虚栅极电介质308沉积172在鳍中的每一个的一部分上。可以在虚栅极电极304材料的沉积之前提供该虚栅极电介质308。该栅极电介质308被称为虚栅极电介质，其意义在于在一些实施例中该虚栅极电介质可以被去除并在后续RMG工艺中被替换。示例虚栅极电介质材料包括例如二氧化硅，并且示例虚栅极电极材料包括多晶硅，尽管可以使用任何适当的虚/牺牲栅极电介质和/或电极材料。如将会认识到的，栅极材料的尺寸将根据不同实施例而变化并且可以根据需要而配置，这依据诸如期望器件性能属性、器件大小、和栅极隔离的因素。在一些实施例中，执行要被用作源极和漏极的鳍的部分的处理，诸如掺杂剂实现。

图3B图示根据本公开内容的实施例的在其中（一个或多个）附加绝缘体层312被沉积176在虚栅极电极材料304的顶部并且被平坦化至虚栅极电极材料304的顶部的结构。可以使用任何适当的沉积工艺（例如CVD、PVD、ALD），并且被沉积的绝缘体材料可以例如是与STI填充材料（例如二氧化硅）相同的材料或具有用于给定应用的期望绝缘/电介质性质的任何适当材料。可以例如使用将虚栅极电极材料304作为蚀刻停止的CMP来实施附加绝缘体材料312的平坦化。还去除176虚栅极电极304和虚栅极电介质308从而在鳍上留下附加绝缘体层。可以例如经由对虚栅极材料有选择性的蚀刻工艺来实施虚栅极堆叠去除工艺，并且该虚栅极堆叠去除工艺不会明显去除附加的绝缘体材料312或底层鳍材料。如将会认识到的，可以使用许多蚀刻方案。这暴露在最终晶体管中将对应于最终栅极电介质和最终栅极电极下面的沟道区的每个鳍的一部分。

图3C图示通过图3B中指示的结构得到的图3B中的结构的横截面视图。如在图3C中示出的，将附加电介质材料312设置在每个沟道层212的相对端部处，留下被暴露的每个沟道层212的将对应于有源FinFET或纳米线器件中的沟道区的中心部分（其先前被虚栅极电极304和虚栅极电介质308覆盖）。还如在图3C中示出的，牺牲层208被设置在每个沟道层212和衬底204之间。在一些实施例中，该牺牲层208被设置成平行于对应沟道层212且与其接触。在图3C中示出的实施例中，该牺牲层208与对应沟道层212（即具有相同长度的两个层）共同延伸。在其他实施例中，该牺牲层208被设置成与对应沟道层212的一部分（诸如仅沟道区、或仅沟道区和源极/漏极区的一部分、或仅沟道区和所有源极/漏极区）平行且接触。

尽管在图3C的横截面视图中没有示出，但是电介质材料216的剩余层被设置在牺牲层208的平面中并且可以具有与牺牲层208整体共同延伸或者仅与牺牲层208部分共同延伸的高度。

不管STI 216的剩余层之间、鳍和牺牲层208之间的重叠的程度如何，使用上述技术中的任一个来蚀刻180 STI 216的剩余层，以暴露牺牲层208的步长（step）。该配置是在图3F中从图3B中指示的视角示出的（得到垂直于鳍的横截面）。即，STI 216 邻近牺牲层208的剩余层被蚀刻以使得STI 216的被暴露“顶部”表面比沟道层212和牺牲层208之间的界面稍稍更低，由此暴露牺牲层208侧壁的顶部部分或“步长”。在一个实施例中，该牺牲层208的被暴露步长的为从电介质材料212的被暴露“顶部”表面至牺牲层208和沟道层212之间的界面的约1nm至约10nm的高度。尽管在图3F中仅一个侧被示出为包括一个步长，但是可以蚀刻剩余STI层216的两个侧以暴露牺牲层208的步长。

以图1C中示出的示例方法160继续，在因此使牺牲层208的步长暴露之后，蚀刻184牺牲层。该蚀刻184去除牺牲层208以形成腔320。该腔320由沟道层212的周围表面、STI 216的剩余层和衬底204限定。这在图3D中以与图3C相同的视角示出（得到平行于鳍的横截面）。要指出，因为已经去除在图3C中示出的牺牲层208，所以图3D示出现在在该视图中通过牺牲层208的去除而暴露的STI 216的剩余层。还在图3G中从与图3F相同的视角示出该配置（得到垂直于鳍的横截面）。因为牺牲层已经被去除，所以图3F中的牺牲层的“步长”现在是图3G中的“间隙”。

在一些示例中，被用来去除牺牲层208的蚀刻184对用来制造牺牲层208的成分是有选择性的。即，在一个实施例中，蚀刻184有选择性地去除具有小于近似40 at. %的锗浓度的材料，不管存在于牺牲层208中的其他合金元素如何。在还有的其他示例中，蚀刻184有选择性地去除具有比沟道层212的锗含量小至少10 at. %的锗含量的成分。在还有的其他示例中，该蚀刻184有选择性地去除具有比沟道层212的锗含量小至少20 at. %的锗含量的成分。在其他示例中，该蚀刻184有选择性地去除硅。在一些实施例中，该蚀刻184使得具有大于60 at.%或80 at.% 锗含量的沟道层212能够在去除牺牲层208以产生室320的同时基本上保持不受蚀刻184的影响。

在产生腔320之后，现在可以通过将电介质层324沉积188在腔320内来填充腔320。在图3E中从与图3C相同的视角示出该结构（得到平行于鳍的横截面）。还在图3H中从与图3F相同的视角示出该结构（得到垂直于鳍的横截面）。因为在沟道层212和衬底204之间整体或部分地设置了电介质层324，所以电介质层324在那些部分之间提供绝缘。

在一个实施例中，使用原子层沉积（ALD）来执行该电介质层324的沉积188以便将共形层沉积在限定腔320的壁的表面上。在图3E和3H中示出示例结构。在该示例中，已经将电介质层324沉积在腔320的每个表面上以便涂覆腔壁但是不完全填充腔。通过图3E中的虚线（指示所示出的该细长空隙在电介质层324内）和图3H中的实线328来指示共形沉积的电介质层内的气隙或空隙328。在所示的示例中，细长空隙的长度平行于鳍的长度。在其他实施例中，该腔320被完全填充有电介质层324。在还有的其他实施例中，该腔320没有被完全填充有电介质层324，而是在间隙处该腔320被夹断（pinched-off）。为此，腔320被填充的程度可以根据不同实施例而变化，这取决于诸如何时发生夹断以及间隙的大小之类的因素。在其他实施例中，不同于ALD的方法可以被用来将绝缘层324沉积188在腔320内。除了别的之外，这些其他方法可以包括CVD。

用于替换绝缘层324的示例材料包括二氧化硅、氮化硅、或上述其他电介质材料。

在电介质层324被沉积之后，可以通过例如作为“替换金属栅极”（RMG）工艺的一部分来沉积最终栅极电介质和栅极电极材料来完成晶体管的形成。要指出，根据一些实施例，当提供替换栅极电介质时可以提供电介质层324。此外，在一些实施例中，如果间隔没有被夹断，则可以进一步利用替换栅极金属来填充腔320。要指出，可以在各个沉积工艺期间的任何点处发生间隙的夹断（这是很好的），只要腔320壁被涂覆有足以禁止子鳍泄漏的电介质材料324。此外或备选地，晶体管的完成包括在鳍的源极/漏极区上形成电接触件。这可以例如通过首先沉积附加绝缘体材料并且使该附加绝缘体材料平坦化来实现，以便提供适用于任何进一步处理的表面。然后，于是可以在源极/漏极区上蚀刻通过该附加绝缘体材料的接触沟槽。然后使用各种各样的沉积方法中的任一个使沟槽填充有接触材料。示例源极漏极接触材料包括例如钨、钛、银、金、铝、铜、钴、和其合金。该接触件可以包括多个层，诸如功函数调谐层、降阻层和管帽层。

示例系统。

图4图示根据示例实施例的利用使用本文中公开的技术形成的集成电路结构或器件实施的计算系统1000。如可以看到的，该计算系统1000容纳母板1002。该母板1002可以包括许多部件，包括但不限于处理器1004和至少一个通信芯片1006，它们中的每一个都可以物理且电耦合至母板1002，或者以其他方式集成于其中。如将会认识到，该母板1002可以例如是任何印刷电路板，或者是主板、安装在主板上的子板或仅系统1000的板、等等。

依据其应用，计算系统1000可以包括一个或多个其他部件，它们可以或可以不物理且电耦合至母板1002。这些其他部件可以包括但不限于易失性存储器（例如DRAM）、非易失性存储器（例如ROM）、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）器件、指南针、加速度计、陀螺仪、扬声器、相机、以及大容量存储器件（诸如硬盘驱动器、压缩盘（CD）、数字多功能盘（DVD）等等）。包括在计算系统1000中的部件中的任一个可以包括使用根据示例实施例公开的技术形成的一个或多个集成电路结构或器件。在一些实施例中，多个功能可以被集成在一个或多个芯片中（例如，举例来说，要指出通信芯片1006可以是处理器1004的一部分或者以其他方式集成在处理器1004中）。

该通信芯片1006使得无线通信能够用于数据去到和来自计算系统1000的传递。术语“无线”以及其派生词可以被用来描述可通过使用调制电磁辐射通过非固态介质来传达数据的电路、器件、系统、方法、技术、通信通道等等。该术语并不意味着相关联的器件不包含任何电线，尽管在某些实施例中它们可能不包含任何电线。该通信芯片1006可以实施许多无线标准或协议中的任一个，包括但不限于Wi-Fi（IEEE 802.11家族）、WiMAX (IEEE802.16家族）、IEEE 802.20、长期演进 (LTE), Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G以及以上的任何其他无线协议。 该计算系统1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于更短范围无线通信（诸如WiFi和蓝牙）并且第二通信芯片1006可以专用于更长范围无线通信（诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、以及其他）。

该计算系统1000的处理器1004包括封装在处理器1004内的集成电路管芯。在一些实施例中，该处理器的集成电路管芯包括利用使用如在本文中以各种各样的方式描述的公开技术形成的一个或多个集成电路结构或器件实施的板载电路系统。术语“处理器”可以指代处理例如来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其他电子数据的任何器件或器件的一部分。

该通信芯片1006还可以包括封装在通信芯片1006内的集成电路管芯。根据一些此类示例实施例，该通信芯片的集成电路管芯包括使用如在本文中以各种各样的方式描述的公开技术形成的一个或多个集成电路结构或器件。如鉴于该公开内容将认识到的，要指出多标准无线能力可以直接集成在处理器1004中（例如在这种情况下任何芯片1006的功能都被集成在处理器1004中，而不是具有单独的通信芯片）。进一步要指出，处理器1004可以是具有此类无线能力的芯片组。简言之，可以使用任何数目的处理器1004和/或通信芯片1006。同样，任何一个芯片或芯片组可以具有集成在其中的多个功能。

在各个实现中，该计算器件1000可以是膝上型计算机、上网本、笔记本、智能电话、平板电脑、个人数字助理（PDA）、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、数字视频记录器或者处理数据或采用使用如在本文中以各种各样的方式描述的公开技术形成的一个或多个集成电路结构或器件的任何其他电子器件。

下面的示例属于进一步的实施例，根据该实施例许多排列和配置将是显而易见的。

示例1是一种集成电路晶体管器件，其包括：衬底；从衬底延伸的半导体鳍，该鳍包括：沟道层，其包括沟道区、源极区和漏极区；以及包括腔的子鳍绝缘层，该腔设置在沟道层和底层衬底之间，其中该腔由衬有电介质材料的壁来限定。

示例2包括示例1的主题，其中设置在沟道层和底层衬底之间的腔进一步延伸以使得它还在衬底与鳍的源极区和漏极区中的一个的至少一部分或这二者的至少一部分之间。

示例3包括示例1-2的主题，进一步包括在沟道区上的栅极电介质材料；以及在栅极电介质材料上的栅极电极材料。

示例4包括示例3的主题，其中形成该腔的衬里的电介质材料与该栅极电介质材料相同。

示例5包括示例4的主题，其中衬有该栅极电介质材料的腔进一步至少部分填充有该栅极电极材料。

示例6包括示例1和2中的任一个的主题，进一步包括：在沟道区上的栅极电介质材料；以及在栅极电介质材料上的栅极电极材料，其中形成该腔的衬里的电介质材料是与该栅极电介质材料不同的材料。

示例7包括示例1-6中的任一个的主题，其中该沟道层包括至少80 at. %的锗。

示例8包括示例1-7中的任一个的主题，其中该子鳍绝缘层具有与鳍的整个长度相对应的长度。

示例9包括示例1-8中的任一个的主题，其中该子鳍绝缘层具有与鳍的宽度相对应的宽度。

示例10包括示例1-9中的任一个的主题，其中形成该腔的壁的衬里的电介质材料进一步限定具有平行于鳍的长度的长度的细长空隙。

示例11包括示例1-10中的任一个的主题，其中该腔包括气隙。

示例12包括示例1-11中的任一个的主题，其中该腔被夹断。

示例13包括示例1-12中的任一个的主题，其中该腔至少部分填充有与形成该腔的壁的衬里的电介质材料不同的另一材料。

示例14包括示例1-13中的任一个的主题，其中该腔的壁完全涂覆有形成该腔的壁的衬里的电介质材料，以使得该腔壁的所有部分都被涂覆有该电介质材料。

示例15包括示例1-14中的任一个的主题，进一步包括接近该鳍的不活动鳍，该不活动鳍包括：从衬底延伸的不活动沟道层和在不活动沟道层下面的子鳍区，该子鳍区具有与衬底相同的成分。

示例16是包括示例1-14中的任一个的集成电路的计算系统。

示例17是一种半导体器件，包括：衬底；从衬底延伸的多个活动鳍，该活动鳍中的每一个都包括：沟道层，其包括沟道区、源极区和漏极区；以及包括腔的子鳍绝缘层，该腔设置在沟道层与底层衬底之间，以及衬底与源极区和漏极区中的每一个的至少一部分之间，其中该腔由衬有电介质材料的壁来限定；以及从衬底延伸的多个不活动鳍，该不活动鳍中的每一个都包括：从衬底延伸的不活动沟道层；以及在不活动沟道层下面的子鳍区，该子鳍区具有与衬底相同的成分。

示例18包括示例17的主题，并且进一步包括在沟道区上的栅极电介质材料和在栅极电介质材料上的栅极电极材料。

示例19包括示例18的主题，其中形成该腔的衬里的电介质材料与该栅极电介质材料相同。

示例20包括示例19的主题，其中衬有该栅极电介质材料的腔进一步至少部分填充有该栅极电极材料。

示例21包括示例18的主题，进一步包括在沟道区上的栅极电介质材料和在栅极电介质材料上的栅极电极材料，其中形成该腔的衬里的电介质材料是与该栅极电介质材料不同的材料。

示例22包括示例17-21中的任一个的主题，其中该沟道层包括至少80 at. %的锗。

示例23包括示例17-22中的任一个的主题，其中该子鳍绝缘层具有与鳍的整个长度相对应的长度。

示例24包括示例17-23中的任一个的主题，其中该子鳍绝缘层具有与鳍的宽度相对应的宽度。

示例25包括示例17-24中的任一个的主题，其中形成该腔的壁的衬里的电介质材料进一步限定具有平行于鳍的长度的长度的细长空隙。

示例26包括示例17-25中的任一个的主题，其中该腔包括气隙。

示例27包括示例17-26中的任一个的主题，其中该腔被夹断。

示例28包括示例17-27中的任一个的主题，其中该腔至少部分填充有与形成该腔的壁的衬里的电介质材料不同的另一材料。

示例29包括示例17-28中的任一个的主题，其中该腔的壁完全涂覆有形成该腔的壁的衬里的电介质材料，以使得该腔壁的所有部分都被涂覆有该电介质材料。

示例30是一种包括示例17-29中的任一个的集成电路的计算系统。

示例31是一种用于制造半导体器件的方法，包括：提供衬底，该衬底包括：包括沟道层的至少一个鳍、在至少一个鳍中的每一个之间的电介质层、在衬底和沟道层之间的子鳍区中的牺牲层；去除至少一个鳍中的每一个之间的电介质材料的一部分以暴露牺牲层的步长；从衬底和沟道层之间的子鳍区去除牺牲层的至少一部分，由此暴露腔；以及将电介质材料沉积在腔中。

示例32包括示例31的主题，其中该子鳍区中的牺牲层不在至少一个鳍之间的电介质层下面延伸。

示例33包括示例31和32中的任一个的主题，其中将该电介质材料共形沉积在限定腔的壁的表面上。

示例34包括权利要求31-33中的任一个的主题，其中该电介质的共形沉积在腔内限定细长空隙。

示例35包括权利要求31-34中的任一个的主题，其中该电介质的沉积促使在腔的开口处夹断，该开口对应于该步长。

示例36包括权利要求31-35中的任一个的主题，其中将被去除的牺牲层的该部分设置在至少一个鳍的沟道区下面。

示例37包括权利要求31-36中的任一个的主题，其中将被去除的牺牲层的该部分设置在沟道区以及该至少一个鳍的源极区和漏极区的至少一部分下面。

示例38包括权利要求31-37中的任一个的主题，并且进一步包括将附加材料设置在腔中，该附加材料不同于该电介质材料。

已经为了说明和描述的目的给出了示例实施例的前面提到的描述。不打算它成为详尽的或者将本公开内容限于所公开的精确形式。鉴于该公开内容许多修改和变化也是可能的。打算使本公开内容的范围不由该详细描述来限制，而是由附于其的权利要求来限制。要求该申请的优先权的将来提交的申请可以以不同方式要求保护所公开的主题，并且该将来提交的申请通常可以包括如在本文中以各种各样的方式公开或以其他方式阐明的一个或多个限制的任何集合。