导航：首页> 其他类目不包含的电技术>铁电存储器装置及其制造方法

铁电存储器装置及其制造方法

文献发布时间：2023-06-19 19:23:34

技术领域

本公开的各种实施方式总体涉及铁电存储器装置以及制造铁电存储器装置的方法，并且更具体地涉及具有改进的保持特性的铁电存储器装置以及制造具有改进的保持特性的铁电存储器装置的方法。

背景技术

存储器装置可以被分类成在断电时其中所存储的数据丢失的易失性存储器装置，或者即使在断电时也可以保持所存储的数据的非易失性存储器装置。

非易失性存储器装置可以包括NAND闪存存储器、NOR闪存存储器、电阻随机存取存储器、相变存储器、磁阻随机存取存储器、铁电随机存取存储器(或铁电存储器)、自旋转移力矩随机存取存储器等。

包括铁电随机存取存储器的铁电存储器装置可以使用铁电材料的自发极化特性来存储数据。因此，铁电存储器装置可以使用具有铁电特性的材料作为数据存储层。铁电存储器装置的电特性可以根据用作数据存储层的材料的特性而改变。

发明内容

本公开的一些实施方式涉及一种具有改进的保持特性的铁电存储器装置，以及一种制造铁电存储器装置的方法。

根据本公开的实施方式的铁电存储器装置可以包括：层间绝缘层和栅极线，该层间绝缘层和该栅极线交替地层叠；数据存储层，该数据存储层垂直穿过层间绝缘层和栅极线并且具有圆柱形形状；以及沟道层，该沟道层被形成在由数据存储层围绕的区域中。该数据存储层可以包括：第一铁电层，该第一铁电层邻接沟道层；第二铁电层，该第二铁电层邻接层间绝缘层和栅极线；以及界面层，该界面层被形成在第一铁电层与第二铁电层之间。

根据本公开的实施方式的铁电存储器装置可以包括：层间绝缘层和栅极线，该层间绝缘层和该栅极线交替地层叠；数据存储层，该数据存储层垂直穿过层间绝缘层和栅极线并且具有圆柱形形状；以及沟道层，该沟道层被形成在由数据存储层围绕的区域中。该数据存储层可以包括：第一铁电层，该第一铁电层邻接沟道层；第二铁电层，该第二铁电层邻接层间绝缘层和栅极线；第三铁电层，该第三铁电层被形成在第一铁电层与第二铁电层之间；第一界面层，该第一界面层被形成在第一铁电层与第三铁电层之间；以及第二界面层，该第二界面层被形成在第二铁电层与第三铁电层之间。

根据本公开的实施方式的制造铁电存储器装置的方法可以包括：通过交替地层叠层间绝缘层和栅极线来形成层叠结构；形成垂直穿过层叠结构的垂直孔；通过在垂直孔的内壁上交替地形成多个铁电层和多个界面层来形成具有圆柱形形状的数据存储层；以及在数据存储层的内部区域中形成沟道层。

附图说明

图1是用于描述根据本公开的实施方式的铁电存储器装置的图。

图2是用于描述铁电存储器的滞后曲线的图。

图3是用于描述根据本公开的实施方式的铁电存储器的结构的图。

图4A至图4E是用于描述铁电存储器的各种结构的图。

图5A至图5F是用于描述根据本公开的实施方式的制造铁电存储器装置的方法的图。

图6是例示应用根据本公开的实施方式的铁电存储器装置的固态驱动器(SSD)系统的图。

图7是例示应用根据本公开的实施方式的铁电存储器装置的存储卡系统的图。

具体实施方式

在本说明书或申请中引入的实施方式的具体结构或功能描述表示本公开的示例。这些描述不应被解释为是详尽的或限制本说明书或申请的可能实施方式。

图1是用于描述根据本公开的实施方式的铁电存储器装置1100的图。

参照图1，铁电存储器装置1100可以包括被配置成存储数据的存储器单元阵列110以及被配置成执行编程操作、读取操作或擦除操作的外围电路120至170。

存储器单元阵列110可以包括多个存储块，多个存储块中每一个被配置成存储数据。存储块中每一个可以包括铁电存储器单元(或铁电随机存取存储器单元)。铁电存储器单元可以实现为三维结构，在该三维结构中，铁电存储器单元垂直层叠在基板上。铁电存储器单元可以使用根据施加到电极的电压而变化的极化来存储数据。即使电源中断，铁电存储器单元也可以通过自发极化特性来保持存储的数据。

外围电路120到170可以包括行解码器120、电压生成器130、感测缓冲器140、列解码器150、输入/输出电路160和控制逻辑电路170。

行解码器120可以响应于行地址RADD而从包括在存储器单元阵列110中的存储块当中选择一个存储块，并且将操作电压Vop传输到所选择的存储块。

电压生成器130可以响应于操作码OPCD而生成并输出执行各种操作所需的操作电压Vop。

感测缓冲器140可以通过位线连接到存储器单元阵列110。例如，感测缓冲器140可以包括连接到相应位线的感测电路。感测电路可以响应于感测信号SSIG而同时操作，并且在编程操作或读取操作期间临时存储数据。在读取操作或验证操作期间，感测电路可以感测位线的根据存储器单元的阈值电压而变化的电压或电流。

列解码器150可以响应于列地址CADD而在输入/输出电路160与感测缓冲器140之间传输数据DATA。

输入/输出电路160可以通过输入/输出线IO连接到外部装置。例如，外部装置可以是被配置成将命令CMD、地址ADD或数据DATA传输到铁电存储器装置1100的控制器。输入/输出电路160可以通过输入/输出线IO来输入或输出命令CMD、地址ADD和数据DATA。例如，输入/输出电路160可以向控制逻辑电路170传输通过输入/输出线IO从外部装置接收的命令CMD和地址ADD，并且向列解码器150发送通过输入/输出线IO从外部装置接收的数据DATA。输入/输出电路160可以通过输入/输出线10将从列解码器150接收的数据DATA输出到外部装置。

控制逻辑电路170可以响应于命令CMD和地址ADD而输出操作码OPCD、行地址RADD、感测信号SSIG和列地址CADD。例如，控制逻辑电路170可以包括被配置成响应于命令CMD而执行算法的软件以及被配置成输出地址ADD和各种控制信号的硬件。

图2是用于描述铁电存储器的滞后曲线的图。

参照图2，滞后是以下这种现象：其中，当材料对外部刺激作出响应时，材料不仅受到外部刺激的大小(magnitude)的影响，而且还受到材料的当前状态或过去的外部刺激历史的影响。铁电存储器中的滞后曲线是指磁化强度根据施加到电极的电压电平而变化的曲线，并且也可以被称为“磁滞曲线(magnetic hysteresis curve)”。

例如，在没有电压施加到铁电存储器(E＝0)的初始状态INT中，极化P为零。如果正电压被施加到极化P为零的铁电存储器，则极化P增加(参见附图标记21)并进入饱和状态。在本实施方式中，由正电压产生的饱和状态被定义为第一饱和状态1ST。如果中断向处于第一饱和状态1ST的铁电存储器的电压供应，则极化P减小。这里，极化P可以保持特定值而不是返回到零。前述阶段中的极化P被称为剩余极化。在本实施方式中，在第一饱和状态1ST之后剩余的剩余极化被定义为第一剩余极化1RP。

如果负电压被施加到处于第一剩余极化1RP的状态的铁电存储器，则极化P再次减小。当极化P变为零时形成的电压被称为矫顽场CF。如果低于矫顽场CF的负电压被进一步施加到铁电存储器，则极化P进一步减小(见附图标记23)，使得铁电存储器进入第二饱和状态2ST。第一饱和状态1ST和第二饱和状态2ST中的阳离子和阴离子的方向彼此相反。如果中断向处于第二饱和状态2ST的铁电存储器的电压供应，则极化P再次增加(见附图标记24)，并且铁电存储器的极化P可以保持在第二剩余极化2RP的状态。

如果正电压被施加到处于第二剩余极化2RP的状态的铁电存储器，则极化P可以再次增加到第一饱和状态1ST。

在上述方案中，铁电存储器的极化P可以根据施加到电极的电压而变化，并且如果没有电压被施加到电极，则保持在恒定电平。铁电存储器可以根据极化P的前述特性来存储数据。

图3是用于描述根据本公开的实施方式的铁电存储器的结构的图。

参照图3，铁电存储器可以包括层间绝缘层ISL、栅极线GL、数据存储层DL和沟道层CHL。层间绝缘层ISL和栅极线GL可以交替地层叠。数据存储层DL和沟道层CHL可以被配置成垂直穿过层间绝缘层ISL和栅极线GL。

层间绝缘层ISL可以各自由氧化物层或氧化硅层形成。栅极线GL可以各自由导电层或金属层形成。层间绝缘层ISL可以被配置成阻挡栅极线GL之间的电连接。栅极线GL可以是连接到数据存储层DL的电极，并且被用作字线或选择线。例如，栅极线GL各自可以由钨(W)、钴(Co)、镍(Ni)、钼(Mo)、硅(Si)和多晶硅(poly-Si)中的任一种形成，或者由其混合物形成。

数据存储层DL可以被形成为垂直穿过层间绝缘层ISL和栅极线GL的圆柱形形状。根据本实施方式的数据存储层DL可以包括多个铁电层FL和至少一个或更多个界面层ITL。例如，数据存储层DL可以具有其中在铁电层FL之间形成界面层ITL的结构。由于铁电层FL和界面层ITL的组合，数据存储层DL可以具有铁电存储器的特性。

铁电层FL可以被外部电场电极化(electrically polarized)，并且由即使当没有施加外部电场时也能保持电极化的材料制成。词语“保持电极化”是指保持不同的极性以存储数据。因此，数据存储层DL可以通过铁电层FL的极化来存储数据0或数据1。铁电层FL可以由PbZrTiO

界面层ITL可以用于防止掺杂剂在铁电层FL之间迁移或扩散。换句话说，因为如果掺杂剂被吸入铁电层FL中，则保持剩余极化的特性可能劣化，所以在本实施方式中，至少一个或更多个界面层ITL可以形成在铁电层FL之间，从而可以改进数据存储层DL的数据存储特性。界面层ITL各自可以由能够减轻掺杂剂扩散的绝缘层形成。例如，界面层ITL可以由SiO

沟道层CHL可以形成在数据存储层DL的内部区域中。换句话说，数据存储层DL可以被形成以围绕(enclose)沟道层CHL的侧壁。沟道层CHL可以由导电层或金属层形成。例如，沟道层CHL可以由硅或多晶硅形成。虽然图中未例示，但是位线或源极线可以连接到沟道层CHL的上部部分和下部部分。例如，位线可以连接到沟道层CHL的上部部分，并且源极线可以连接到沟道层CHL的下部部分。通过施加到位线和源极线的电压以及施加到栅极线GL的电压，在数据存储层DL中可以发生极化。数据可以通过极化来存储在数据存储层DL中。

参照包括数据存储层DL的区域31的放大图，数据存储层DL可以包括界面层ITL以及多个铁电层FL。铁电层FL可以邻接层间绝缘层ISL、栅极线GL和沟道层CHL。界面层ITL可以形成在铁电层FL之间。由于栅极线GL和沟道层CHL由导电层或金属层形成，所以包括在栅极线GL或沟道层CHL中的掺杂剂D在形成沟道层CHL的工艺期间或在已经形成沟道层CHL之后执行的工艺期间可能迁移到数据存储层DL。例如，在数据存储层DL仅由铁电层FL形成的情况下，掺杂剂D可能扩散到整个铁电层FL中。在这种情况下，数据存储层DL的剩余极化特性可能劣化。如果数据存储层DL的剩余极化特性劣化，则作为非易失性存储器的特性之一的保持特性可能降低。因此，在本实施方式中，界面层ITL可以被形成在铁电层FL之间，从而可以防止掺杂剂D扩散到整个数据存储层DL中。

例如，界面层ITL可以形成在数据存储层DL中更靠近沟道层CHL而不是栅极线GL的区域中。在这种情况下，其中捕获掺杂剂D的捕获层可以形成在界面层ITL与沟道层CHL之间的第一区域R1中形成的铁电层FL中。换句话说，捕获层可以是包括掺杂剂D的铁电层FL。形成在第一区域R1中的捕获层可以是包括捕获在铁电层FL中的掺杂剂D的层，并且起到保持数据存储层DL的极化的作用。因此，形成在界面层ITL与沟道层CHL之间并且其中捕获了掺杂剂D的铁电层FL的整体可以成为捕获层，或者形成在界面层ITL与沟道层CHL之间的铁电层FL的一部分可以成为捕获层。如果掺杂剂D扩散到整个数据存储层DL中，则数据存储层DL的保持特性可能劣化。然而，在如本实施方式所示的仅在数据存储层DL的周边形成有掺杂剂D以形成捕获层的情况下，可以改进数据存储层DL的保持特性，因为捕获层可以起到阻挡外部电场等的作用。

包括铁电层FL和界面层ITL的铁电存储器可以具有各种结构。将参照图4A至图4E描述具有各种结构的铁电存储器。

图4A至图4E是用于描述铁电存储器的各种结构的图。

参照图4A，界面层1ITL和2ITL可以形成在分别与沟道层CHL和栅极线GL邻近的区域中。例如，第一界面层1ITL可以形成在与沟道层CHL邻近的区域中。第二界面层2ITL可以形成在与栅极线GL邻近的区域中。从沟道层CHL扩散的掺杂剂D可以被捕获在第一界面层1ITL与沟道层CHL之间的第一区域R1中形成的铁电层FL中。从栅极线GL扩散的掺杂剂D可以被捕获在第二界面层2ITL与栅极线GL之间的第二区域R2中形成的铁电层FL中。因此，在第一区域R1与第二区域R2中形成的铁电层FL可以成为其中捕获掺杂剂D的捕获层。例如，在第一界面层1ITL与沟道层CHL之间形成的铁电层FL可以成为捕获层。例如，在第二界面层2ITL与栅极线GL之间形成的铁电层FL可以成为捕获层。掺杂剂D可以不扩散到在第二界面层2ITL与层间绝缘层ISL之间形成的铁电层FL中，或者即使掺杂剂扩散到在第二界面层2ITL与层间绝缘层ISL之间形成的铁电层FL中，也只有少量的掺杂剂可以扩散到其中。因此，在第二界面层2ITL与层间绝缘层ISL之间形成的铁电层FL可以保持为铁电层。

换句话说，可以在第一界面层1ITL与第二界面层2ITL之间形成铁电层FL。也就是说，数据存储层DL可以包括在栅极线GL与沟道层CHL之间形成的铁电层FL以及第一界面层1ITL和第二界面层2ITL。在层间绝缘层ISL与第二界面层2ITL之间形成的铁电层FL可以是第三区域R3，因为掺杂剂D没有扩散到其中。换句话说，尽管在第二区域R2和第三区域R3中分别形成的铁电层FL是同一层，但是第二区域R2中的铁电层FL可以用作包括掺杂剂的捕获层，而第三区域R3中的铁电层FL可以用作不包括掺杂剂的层。

参照图4B，数据存储层DL可以包括多个铁电层FL和多个界面层ITL。界面层ITL的厚度可以彼此相同。铁电层FL的厚度可以彼此不同。例如，铁电层FL可以被形成为使得其厚度在远离栅极线GL的方向上或在朝向沟道层CHL的方向上减小。例如，邻接栅极线GL和层间绝缘层ISL的铁电层FL可以具有最大的第一厚度T1，并且随后的铁电层FL可以具有小于第一厚度T1的第二厚度T2。以此方式，邻接沟道层CHL的铁电层FL可以具有最小的第五厚度T5。前述结构可以应用于其中数据存储层DL的由于栅极线GL而导致的保持力(retention)的减小量比由于沟道层CHL而导致的保持力的减小量大的存储器装置。例如，随着邻近栅极线GL的第二区域R2的厚度增大，其中捕获掺杂剂的捕获层的厚度也增大。因此，可以减轻可归因于外部电因素(例如，可能在来自栅极线GL的方向上发生的泄漏电流)的保持力减小。

参照图4C，数据存储层DL可以包括多个铁电层FL和多个界面层ITL。界面层ITL的厚度可以彼此相同。铁电层FL的厚度可以彼此不同。例如，铁电层FL可以被形成为使得其厚度在从沟道层CHL朝向栅极线GL的方向上减小。例如，邻接沟道层CHL的铁电层FL可以具有最大的第一厚度T1，并且随后的铁电层FL可以具有小于第一厚度T1的第二厚度T2。以此方式，邻接栅极线GL和层间绝缘层ISL的铁电层FL可以具有最小的第五厚度T5。前述结构可以应用于其中数据存储层DL的由于沟道层CHL而导致的保持力的减小量比由于栅极线GL而导致的保持力的减小量大的存储器装置。例如，随着与沟道层CHL邻近的第一区域R1的厚度增大，其中捕获掺杂剂的捕获层的厚度也增大。因此，可以减轻可归因于外部电因素(例如，可能在来自沟道层CHL的方向上发生的泄漏电流)的保持力减小。

参照图4D，与层间绝缘层ISL和栅极线GL邻近以及与沟道层CHL邻近的界面层ITLe在厚度上可以不同于在远离层间绝缘层ISL和栅极线GL以及远离沟道层CHL的区域中形成的界面层ITLi。例如，与层间绝缘层ISL和栅极线GL邻近以及与沟道层CHL邻近的界面层可以被定义为“外部界面层ITLe”。在外部界面层ITLe之间形成的界面层可以被定义为“内部界面层ITLi”。在前述结构中，为了更有效地阻挡掺杂剂从栅极线GL或沟道层CHL扩散，外部界面层ITLe中的每一个的厚度可以比内部界面层ITLi中的每一个的厚度大。例如，外部界面层ITLe各自可以具有第一厚度H1。内部界面层ITLi各自可以具有小于第一厚度H1的第二厚度H2。

参照图4E，界面层ITL可以形成在与栅极线GL邻近的区域中，并且界面层ITL可以不形成在与沟道层CHL邻近的区域中。铁电层FL可以形成在界面层ITL与沟道层CHL之间、界面层ITL与栅极线GL之间以及界面层ITL与层间绝缘层ISL之间。在界面层ITL和栅极线GL之间形成的铁电层FL与在界面层ITL和层间绝缘层ISL之间形成的铁电层FL可以是同一层。

由于从栅极线GL扩散的掺杂剂D可以被捕获在栅极线GL与界面层ITL之间的第二区域R2中，因此在第二区域R2中形成的铁电层FL可以形成捕获层。由于掺杂剂没有从层间绝缘层ISL扩散，因此掺杂剂不会被捕获在层间绝缘层ISL与界面层ITL之间的第三区域R3中形成的铁电层FL中。尽管在图4A至图4E例示的实施方式中，示出了包括在数据存储层DL中的铁电层FL和界面层ITL的各种厚度和间隔，但是取决于铁电存储器装置的电特性，铁电层FL和界面层ITL可以具有各种厚度和间隔以及图4A至图4E所示的实施方式的厚度和间隔。

图5A至图5F是用于描述根据本公开的实施方式的制造铁电存储器装置的方法的图。

尽管图5A至图5F是用于描述制造参照图3描述的铁电存储器装置的方法的图，但是参照图5A至图5F描述的制造方法也可以应用于参照图4A至图4E描述的铁电存储器装置。

参照图5A，可以提供其中层间绝缘层ISL和栅极线GL交替层叠的层叠结构STK。尽管未在图中例示，但是层叠结构STK可以被形成在基板或包括基板的外围电路结构上。层间绝缘层ISL可以被配置成阻挡栅极线GL之间的电连接，并且可以由氧化物层或氧化硅层形成。栅极线GL可以由导电层或金属层形成。例如，栅极线GL各自可以由钨(W)、钴(Co)、镍(Ni)、钼(Mo)、硅(Si)和多晶硅(poly-Si)中的任一种形成，或者由其混合物形成。

参照图5B，可以执行蚀刻工艺以形成垂直穿过层间绝缘层ISL和栅极线GL的垂直孔HL。蚀刻工艺可以是干法蚀刻工艺。例如，蚀刻工艺可以是各向异性干法蚀刻工艺。如果垂直孔HL被形成，则层间绝缘层ISL和栅极线GL的一部分可以通过垂直孔HL的侧表面而暴露。

参照图5C，可以执行沉积工艺以在通过垂直孔HL的侧表面而暴露的层间绝缘层ISL和栅极线GL上形成用于数据存储层的第一铁电层1FL和第一界面层1ITL。例如，在第一铁电层1FL沿着垂直孔HL的内壁形成为圆柱形形状之后，第一界面层1ITL可以沿着第一铁电层1FL的内壁形成为圆柱形形状。形成第一铁电层1FL和第一界面层1ITL的沉积工艺PS可以以其中在相同腔室中改变源气体的原位方案来执行，并且也可以以其中腔室根据源气体而改变的非原位方案来执行。

形成第一铁电层1FL和第一界面层1ITL的沉积工艺PS可以以原子层沉积(ALD)方案或区域选择性沉积(ASD)方案来执行。例如，在ALD或ASD方案中，注入铁电层源气体FLS的循环可以执行n次(n是正整数)，并且注入界面层源气体ITLS的循环可以执行m次(m是正整数)。为了形成比第一界面层1ITL厚的第一铁电层1FL，m可以被设置为小于n的正整数。换句话说，第一铁电层1FL的厚度可以根据循环的次数n来确定。第一界面层1ITL的厚度可以根据循环的次数m来确定。例如，随着n增大，第一铁电层1FL的厚度可以增大。随着m增大，第一界面层1ITL的厚度可以增大。另一方面，随着n减小，第一铁电层1FL的厚度可以减小。随着m减小，第一界面层1ITL的厚度可以减小。

参照图5D，可以通过多次执行参照图5C所述的沉积工艺PS来形成数据存储层DL。例如，沉积工艺可以执行k次(k是正整数)，并且在最后的沉积工艺期间可以省略形成界面层的步骤。例如，当执行k次沉积工艺时，可以形成第一铁电层1FL至第k铁电层kFL以及第一界面层1ITL至第(k-1)界面层(k-1)ITL。例如，第一铁电层1FL可以沿着层间绝缘层ISL和栅极线GL的侧壁形成。第一界面层1ITL可以沿着第一铁电层1FL的内侧壁形成。第二铁电层2FL可以沿着第一界面层1ITL的内侧壁形成。第二界面层2ITL可以沿着第二铁电层2FL的内侧壁形成。以此方式，可以形成第(k-1)界面层(k-1)ITL，并且可以沿着第(k-1)界面层(k-1)ITL的内侧壁形成第k铁电层kFL。用于形成数据存储层DL的沉积工艺PS可以在形成第k铁电层kFL之后终止。

参照图5E，可以执行在其中形成有数据存储层DL的垂直孔HL中形成沟道层CHL的工艺。沟道层CHL可以由导电层或金属层形成。例如，沟道层CHL可以由硅或多晶硅形成。尽管因为沟道层CHL由导电材料形成而在沟道层CHL中包括掺杂剂D，但是在形成沟道层CHL的工艺期间可以将附加的掺杂剂源气体注入到腔室中，以便在数据存储层DL和沟道层CHL彼此邻接的边界中更容易地形成捕获层。换句话说，为了在形成沟道层CHL的步骤中增加沟道层CHL中的掺杂剂浓度，可以将附加的掺杂剂源气体注入到其中将要形成沟道层CHL的腔室中。掺杂剂D可以包括硼(B)、磷(P)和砷(As)中的任一种掺杂剂D。另外，可以用于半导体中的各种掺杂剂可以用作掺杂剂D。因此，掺杂剂源气体也可以从硼(B)气体、磷(P)气体和砷(As)气体当中选择。可以使用另外的各种掺杂剂源气体。

参照图5F，当执行形成沟道层CHL的工艺或者在形成沟道层CHL的工艺之后的工艺时，包括在沟道层CHL和栅极线GL中的掺杂剂D可以迁移到其它区域，或者包括在沟道层CHL或栅极线GL中的掺杂剂D可以迁移到其它区域。这里，掺杂剂D可以扩散到邻接栅极线GL的第一铁电层1FL和邻接沟道层CHL的第k铁电层kFL，或者掺杂剂D可以扩散到邻接栅极线GL的第一铁电层1FL或邻接沟道层CHL的第k铁电层kFL，从而可以形成其中掺杂剂D被捕获在铁电层中的捕获层。例如，扩散到第一铁电层1FL的掺杂剂D可以通过第一界面层1ITL而不渗透(permeate)第二铁电层2FL。扩散到第k铁电层kFL的掺杂剂D可以通过第(k-1)界面层(k-1)ITL而不渗透第(k-1)铁电层(k-1)FL。因此，设置在数据存储层DL的外周中的第一铁电层1FL的一部分以及设置在数据存储层DL的内周中的第k铁电层kFL各自可以形成捕获层。即使一些掺杂剂穿过第一界面层1ITL或第(k-1)界面层(k-1)ITL并渗透随后的铁电层，掺杂剂的进一步扩散也会被随后的界面层阻挡。因此，可以防止掺杂剂深入渗透到数据存储层DL中。

第一铁电层1FL的结构的详细描述如下：在设置在数据存储层DL的外周中的第一铁电层1FL中，邻接栅极线GL的部分各自可以形成捕获层，并且邻接层间绝缘层ISL的部分各自可以保持为铁电层。通过来自栅极线GL或沟道层CHL的掺杂剂的扩散而形成的捕获层可以具有铁电层的极化特性，并且防止第二铁电层2FL至第(k-1)铁电层(k-1)FL的剩余极化特性劣化。

图6是例示应用根据本公开的实施方式的铁电存储器装置的固态驱动器(SSD)系统4000的框图。

参照图6，SSD系统4000可以包括主机4100和SSD 4200。SSD 4200可以通过信号连接器4001与主机4100收发信号，并且通过电力连接器4002被供应电力。SSD4200可以包括控制器4210、多个铁电存储器装置4221至422n、辅助电源4230和缓冲存储器4240。

根据一个实施方式，多个铁电存储器装置4221至422n各自可以具有与参照图1描述的铁电存储器装置1100的结构相同的结构。

控制器4210可以响应于从主机4100接收到的信号而控制多个铁电存储器装置4221至422n。例如，信号可以包括基于主机4100与SSD 4200之间的接口的信号。例如，信号可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI Express(PCI-E)、高级技术附件(ATA)、串行-ATA(SATA)、并行-ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存存储(UFS)、Wi-Fi、蓝牙和非易失性存储器Express(NVMe)接口之类的各种接口中的至少一个接口所定义的信号。

辅助电源4230可以通过电力连接器4002与主机4100连接。辅助电源4230可以被供应有来自主机4100的电源电压并由该电源电压充电。当来自主机4100的电力供应未被平稳地执行时，辅助电源4230可以向SSD 4200供应电源电压。在一个实施方式中，辅助电源4230可以位于SSD 4200内部或位于SSD 4200外部。例如，辅助电源4230可以被设置在主板中，并且可以向SSD 4200提供辅助电力。

缓冲存储器4240可以用作SSD 4200的缓冲存储器。例如，缓冲存储器4240可以临时存储从主机4100接收的数据或从多个铁电存储器装置4221至422n接收的数据，或者可以临时存储铁电存储器装置4221至422n的元数据(例如，映射表)。缓冲存储器4240可以包括诸如DRAM、SDRAM、DDR SDRAM和LPDDR SDRAM之类的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM之类的非易失性存储器。

图7是例示应用根据本公开的实施方式的铁电存储器装置的存储卡系统70000的框图。

参照图7，存储卡系统70000可以实现在存储卡或智能卡中。存储卡系统70000可以包括铁电存储器装置1100、控制器1200和卡接口7100。

铁电存储器装置1100可以具有与图1所示的铁电存储器装置1100的结构相同的结构。

控制器1200可以控制铁电存储器装置1100与卡接口7100之间的数据交换。在一个实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。

卡接口7100可以根据主机60000的协议来对在主机60000和控制器1200之间交换的数据进行对接(interface)。在一个实施方式中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。这里，卡接口7100可以指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或者信号传输方法。

当存储卡系统70000连接到主机60000(诸如，PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口6200可以在微处理器(μP)6100的控制下通过卡接口7100和控制器1200来执行与铁电存储器装置1100的数据通信。

根据一个实施方式，可以改进铁电存储器装置的保持特性。

本文已经公开了实施方式的示例，并且尽管采用了特定术语，但是它们仅在一般和描述性的意义上被使用和解释，而不是出于限制的目的。在一些情况下，如在提交本申请时对本领域普通技术人员显而易见的，除非另外特别指出，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。