显示面板和显示装置

本公开至少一实施例涉及一种显示面板和显示装置。

随着消费者对显示产品视角效果的不断追求，极致窄边框甚至全屏显示成为有机发光二极管(OLED)产品发展的新趋势。随着许多高端手机的屏占比逐步稳定上涨，全面屏已经成为了当下的潮流趋势。全面屏最关键的问题就是如何处理前置摄像头，为了达到更高的屏占比，陆续出现了刘海屏、水滴屏、挖孔屏等，这几种全面屏形态虽然提高了屏占比，但是手机外观颜值却下降了很多，所以综合考虑，屏下摄像头才是全面屏的最佳形态。

屏下摄像头，是指前置摄像头位于屏幕下方但并不影响屏幕显示功能，不使用前置摄像头的时候，相机上方的屏幕仍可以正常显示图像。所以从外观上看，屏下摄像头不会有任何相机孔，真正的达到了全面屏显示效果。

发明内容

本公开的至少一实施例涉及一种显示面板和显示装置。

本公开的至少一实施例提供一种显示面板，包括：衬底基板，具有第一显示区和第二显示区，所述第一显示区位于所述第二显示区的至少一侧；多个第一像素电路，位于所述第一显示区；多个第一发光元件，位于所述第一显示区，所述第一像素电路配置为驱动所述多个第一发光元件中的至少一个第一发光元件；多个第二像素电路，位于所述第一显示区；多个第二发光元件，位于所述第二显示区，所述第二像素电路配置为驱动所述多个第二发光元件中的至少一个第二发光元件；以及多条导电线，所述第二像素电路通过至少一条导电线与所述第二发光元件相连，所述多个第二发光元件包括多个组，多个组中的至少一组包括多个子组，每个子组包括至少一个第二发光元件，在同一组中，与不同子组的第二发光元件相连的导电线位于不同的相邻组的第二发光元件之间。

例如，所述多个组沿第一方向排列，所述多个子组沿第二方向排列。

例如，所述第一方向包括行方向，所述第二方向包括列方向。

例如，与同一子组中的第二发光元件相连的导电线位于同一层。

例如，在同一组中，与不同子组中的第二发光元件相连的导电线位于同一层。

例如，所述导电线包括至少两条交叠的导电线，所述至少两条交叠的导电线中的两条导电线的交叠部分沿所述第一方向延伸。

例如，所述交叠的两条导电线之间设置至少两个绝缘层。

例如，在同一组中，与同一子组的第二发光元件相连的导电线位于相同的相邻组的第二发光元件之间。

例如，所述多个子组包括第一子组和第二子组，与所述第一子组中的第二发光元件相连的导电线和与所述第二子组中的第二发光元件相连的导电线至少间隔一组第二发光元件。

例如，所述多个子组还包括第三子组，所述第一子组、所述第二子组和所述第三子组依次排列，与所述第二子组中的第二发光元件相连的导电线和与所述第三子组中的第二发光元件相连的导电线至少间隔一组第二发光元件。

例如，所述多个第二像素电路间隔分布于所述多个第一像素电路之间。

例如，所述多个第一像素电路中的至少一个第一像素电路与多个第一发光元件中的至少一个第一发光元件连接，且所述至少一个第一像素电路在所述衬底基板上的正投影与所述至少一个第一发光元件在所述衬底基板上的正投影至少部分交叠。

例如，所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件通过至少一条导电线连接。

例如，所述多个第二像素电路在所述衬底基板上的正投影与所述多个第二发光元件在所述衬底基板上的正投影不交叠。

例如，所述第一显示区围绕所述第二显示区，所述第二显示区的形状包括圆形。

例如，所述第二显示区呈轴对称。

例如，所述第二显示区包括沿第一方向延伸的第一对称轴和沿第二方向延伸的第二对称轴。

例如，所述多条导电线包括位于第一图案层的多条第一导电线、位于第二图案层的多条第二导电线、位于第三图案层的多条第三导电 线，所述第一图案层、所述第二图案层、以及所述第三图案层依次设置，位于所述第一图案层的一条第一导电线在所述衬底基板上的正投影与位于第三图案层的一条第三导电线在所述衬底基板上的正投影部分交叠。

例如，所述导电线包括穿过所述第一显示区和所述第二显示区的虚拟分隔线的部分，与不同子组的第二发光元件相连的导电线的穿过所述第一显示区和所述第二显示区的虚拟分隔线的部分位于不同的相邻组的第二发光元件之间。

本公开的至少一实施例还提供一种显示装置，包括上述任一显示面板。

例如，显示装置还包括感光传感器，所述感光传感器位于所述显示面板的一侧。

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1是本公开一实施例提供的显示面板的示意图。

图2是本公开一实施例提供的一种显示面板的像素单元的示意图。

图3是本公开一实施例提供的一种显示面板的示意图。

图4为本公开一实施例提供的显示面板中的第一显示区和第二显示区的示意图。

图5为本公开一实施例提供的显示面板的示意图。

图6为本公开一实施例提供的显示面板中的发光元件的第一电极的示意图。

图7为本公开一实施例提供的显示面板中的发光元件的第一电极的示意图。

图8为本公开一实施例提供的显示面板中的第二显示区以及位于第二显示区内的第一电极的示意图。

图9为本公开一实施例提供的显示面板的局部示意图。

图10为本公开一实施例提供的显示面板的局部示意图。

图11为图10中的导电线的示意图。

图12为本公开一实施例提供的显示面板的局部示意图。

图13为图12中的导电线的示意图。

图14为图12中的第一导电线的示意图。

图15为图12中的第二导电线的示意图。

图16为用于连接第一电极和导电线的过孔的示意图。

图17为本公开另一实施例提供的显示面板的局部示意图。

图18A为本公开一实施例提供的显示面板的剖视示意图。

图18B为本公开一实施例提供的显示面板的剖视示意图。

图19为本公开一实施例提供的显示面板的局部示意图。

图20为图19中的第一导电线、分别与第一导电线相连的第二像素电路和第二发光元件的示意图。

图21为图19中的第二导电线、分别与第二导电线相连的第二像素电路和第二发光元件的示意图。

图22为图19中的第三导电线、分别与第三导电线相连的第二像素电路和第二发光元件的示意图。

图23为交叠的两条导电线之间设有至少两个绝缘层的示意图。

图24为本公开一实施例提供的显示面板的制作方法的示意图。

图25为本公开一实施例提供的显示面板的制作方法的示意图。

图26A和图26B为本公开一实施例提供的显示装置的示意图。

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右” 等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1是本公开一实施例提供的显示面板的示意图。如图1所示，该显示面板可以包括：衬底基板BS。显示面板包括第一显示区R1和第二显示区R2，该第一显示区R1可以位于第二显示区R2的至少一侧。例如，在一些实施例中，第一显示区R1围绕第二显示区R2。即第二显示区R2可以被第一显示区R1包围。第二显示区R2也可以设置在其他位置处，第二显示区R2的设置位置可根据需要而定。例如，第二显示区R2可以位于衬底基板BS的顶部正中间位置处，也可以位于衬底基板BS的左上角位置或右上角位置处。例如，感光传感器(如，摄像头)等硬件设置于显示面板的第二显示区R2。例如，第二显示区R2为透光显示区，第一显示区R1为显示区。例如，第一显示区R1不透光仅用于显示。图1还示出了周边区R3。例如，周边区R3为非显示区。

在通常的显示面板中，第二显示区R2的发光元件的密度小于第一显示区R1的发光元件的密度，第二显示区R2的显示亮度比第一显示区R1亮度低很多，例如，第一显示区R1亮度为第二显示区R2的显示亮度的两倍，造成显示亮度不均。

图2是本公开一实施例提供的一种显示面板的像素单元的示意图。显示面板包括像素单元100，像素单元100位于衬底基板上。如图2所示，像素单元100包括像素电路100a和发光元件100b，像素电路100a配置为驱动发光元件100b。例如，像素电路100a配置为提供驱动电流以驱动发光元件100b发光。例如，发光元件100b为有机发光二极管(OLED)，发光元件100b在其对应的像素电路100a的驱动下发出红光、绿光、蓝光，或者白光等。发光元件100b发光的颜色可根据需要而定。如图2所示，发光元件100b包括第一电极E1和第二电极E2以及位于第一电极E1和第二电极E2之间的发光功能层。例如，第一电极E1为阳极，第二电极E2为阴极，但不限于此。例如，第一电极E1可为像素电极，第二电极E2可为公共电极。

为了提高第二显示区R2的光透过率，可以在第二显示区R2仅设置发光元件，而将驱动第二显示区R2的发光元件的像素电路设置在第二显示区R2之外，例如，驱动第二显示区R2的发光元件的像素电路设置在第一显示区R1或者周边区R3。即，通过发光元件和像素电路分离设置的方式来提高第二显示区R2的光透过率。

图3是本公开一实施例提供的一种显示面板的示意图。如图3所示，该显示面板包括：位于第一显示区R1的多个第一像素电路10、多个第二像素电路20和多个第一发光元件30，以及位于第二显示区R2的多个第二发光元件40。例如，多个第二像素电路20可以间隔分布于多个第一像素电路10之间。

例如，如图3所示，多个第一像素电路10中的至少一个第一像素电路10可以与多个第一发光元件30中的至少一个第一发光元件30连接，且至少一个第一像素电路10在衬底基板BS上的正投影与至少一个第一发光元件30在衬底基板BS上的正投影可以至少部分交叠。该至少一个第一像素电路10可以用于为所连接的第一发光元件30提供驱动信号，以驱动该第一发光元件30发光。

例如，如图3所示，多个第二像素电路20中的至少一个第二像素电路20可以与多个第二发光元件40中的至少一个第二发光元件40通过导电线L1连接，该至少一个第二像素电路20可以用于为所连接的第二发光元件40提供驱动信号，以驱动该第二发光元件40发光。如图3所示，因第二发光元件40与第二像素电路20位于不同区域，至少一个第二像素电路20在衬底基板BS上的正投影与至少一个第二发光元件40在衬底基板BS上的正投影不存在交叠部分。

例如，在本公开实施例中，可以设置该第一显示区R1为非透光显示区，以及设置该第二显示区R2为透光显示区。例如，第一显示区R1不可透光，第二显示区R2可透光。如此，本公开实施例提供的显示面板，无需在显示面板上进行挖孔处理，可以将感光传感器等所需硬件结构直接设置于显示面板的一侧的对应第二显示区R2的位置处，为真全面屏的实现奠定坚实的基础。并且，由于第二显示区R2内仅包括发光元件，而不包括像素电路，从而利于提高第二显示区R2的透光率，以使得显示面板具有较好的显示效果。

如图3所示，像素单元100包括第一像素单元101和第二像素单元102，第一像素单元101的像素电路100a和发光元件100b均位于第一显示区R1，第二像素单元102的像素电路100a位于第一显示区R1，第二像素单元102的发光元件100b位于第二显示区R2。在本公开的实施例中，第一像素单元101的像素电路100a即为第一像素电路10，第一像素单元101的发光元件100b即为第一发光元件30，第二像素单元101的像素电路100a即为第二像素电路20，第二像素单元102的发光元件100b即为第二发光元件40。例如，第一像素电路 10可称作原位像素电路，第二像素电路20可称作非原位像素电路。

例如，如图3所示，第二发光元件40和与该第二发光元件40相连的第二像素电路20位于同一行。即，第二发光元件40的发光信号来自于同一行的第二像素电路。例如，同一行像素单元的像素电路与同一条栅线相连。

如图3所示，第二像素单元102的像素电路(第二像素电路20)通过导电线L1与第二像素单元102的发光元件(第二发光元件40)相连。例如，导电线L1采用透明导电材料制作。例如，导电线L1采用导电氧化物材料制作。例如，导电氧化物材料包括氧化铟锡(ITO)，但不限于此。

如图3所示，导电线L1的一端与第二像素电路20相连，导电线L1的另一端与第二发光元件40相连。如图3所示，导电线L1从第一显示区R1延伸至第二显示区R2。换句话说，导电线L1从第二显示区R2延伸至第一显示区R1。

为了提高显示效果，第二发光元件40的密度可等于第一发光元件30的密度。即，第二显示区R2的分辨率与第一显示区R1的分辨率相同，提高第二显示区R2的亮度，解决第二显示区的亮度偏小的问题，提高第二显示区R2的画面均匀度，降低第二显示区R2和第一显示区R1的亮度差异，实现更加均匀的全面屏视觉显示效果。而且，因第二显示区R2和第一显示区R1的亮度差异减小，利于获得较大尺寸的第二显示区R2，实现更优的全屏显示效果和用户体验。

例如，在一些实施例中，第二显示区R2的亮度与第一显示区R1的亮度相同。当然，在其他的实施例中，第二发光元件40的密度可大于或小于第一发光元件30的密度。即，第二显示区R2的分辨率可大于或小于第一显示区R1的分辨率。例如，在一些实施例中，第二发光元件40的发光面积小于第一发光元件30的发光面积。

图4为本公开一实施例提供的显示面板中的第一显示区和第二显示区的示意图。图4用虚线示出了第二发光元件40的发光区域和第一发光元件30的发光区域。例如，发光元件的发光区域可对应于像素定义层的开口。

图5为本公开一实施例提供的显示面板的示意图。如图5所示，晶体管T0位于衬底基板BS上，转接电极CE0通过贯穿绝缘层401的过孔H2与晶体管T0相连，发光元件100b的第一电极E1通过贯穿绝缘层402的过孔H1与转接电极CE0相连，第一电极E1的上方 设有像素定义层PDL，像素定义层PDL具有开口OPN，开口OPN限定发光元件100b的发光区域R0。图5还示出了发光功能层FL和第二电极E2。例如，不同像素单元的第一电极E1彼此独立，彼此间隔。例如，不同像素单元的第二电极E2可一体形成。如图5所示，转接电极CE0包括第一转接电极CE1和第二转接电极CE2。如图5所示，第一转接电极CE1与第一像素电路10相连，第二转接电极CE2与第二像素电路20相连。

图6为本公开一实施例提供的显示面板中的发光元件的第一电极的示意图。图7为本公开一实施例提供的显示面板中的发光元件的第一电极的示意图。图8为本公开一实施例提供的显示面板中的第二显示区以及位于第二显示区内的第一电极的示意图。

如图6和图7所示，第一电极E1包括第一电极E11和第一电极E12，第一电极E11位于第一显示区R1，第一电极E12位于第二显示区R2。图6中的第二显示区R2为矩形，图7中的第二显示区R2的形状为圆形，本公开的实施例对第二显示区R2的形状不作限定，例如，第二显示区R2的形状还可以为椭圆，第二显示区R2的形状可以根据需要而定。在本公开的一些实施例中，以圆形形状的第二显示区R2为例进行说明。

例如，对于正方形的第二显示区R2和圆形的第二显示区R2，直径一样大的圆形区域，相同PPI的情况下，圆形的第二显示区R2内的第一电极E1的数量比正方形的第二显示区R2内的第一电极E1的数量少约21.46％，需要设置的导电线L1的数量相对较少。从而，在高PPI的情况下，可以选用圆形的第二显示区R2。

例如，如图8所示，第一显示区R1围绕第二显示区R2，第二显示区R2的形状为圆形。如图8所示，第二显示区R2呈轴对称。如图8所示，第二显示区R2包括沿第一方向X延伸的第一对称轴A1和沿第二方向Y延伸的第二对称轴A2。

图8示出了第二显示区R2包括第一子区R21、第二子区R22、第三子区R23、以及第四子区R24。如图8所示，第一子区R21和第二子区R22相对于第二对称轴A2对称设置，第三子区R23以及第四子区R24相对于第二对称轴A2对称设置。

如图8所示，第一子区R21和第三子区R23相对于第一对称轴A1对称设置，第二子区R22以及第四子区R24相对于第一对称轴A1对称设置。

本公开的实施例以第一方向X为行方向，第二方向Y为列方向为例进行说明。当然，在其他的实施例中，第一方向X可以为列方向，第二方向Y可以为行方向。

参考图3，显示面板包括：衬底基板BS、多个第一像素电路10、多个第一发光元件30、多个第二像素电路20、多个第二发光元件40、以及多条导电线L1。

参考图1、图3、图4、图6和图7，衬底基板BS具有第一显示区R1和第二显示区R2，第一显示区R1位于第二显示区R2的至少一侧。

参考图3，多个第一像素电路10位于第一显示区R1；多个第一发光元件30位于第一显示区R1，第一像素电路10配置为驱动至少一个第一发光元件30。

参考图3，多个第二像素电路20位于第一显示区R1；多个第二发光元件40位于第二显示区R2，第二像素电路20配置为驱动至少一个第二发光元件40。

参考图3，第二像素电路20通过至少一条导电线L1与第二发光元件40相连。图3以一个第二像素电路20通过一条导电线L1与一个第二发光元件40相连为例进行说明。

图9为本公开一实施例提供的显示面板的局部示意图。图10为本公开一实施例提供的显示面板的局部示意图。图11为图10中的导电线的示意图。图9为图8所示的第一子区R21的示意图。为了图示清晰，图10所示的第二显示区R2内的第一电极的密度为图9所示的第二显示区R2内的第一电极的密度的一半。在图9和图10中，一个第一电极E12对应一个发光元件40(参考图3)。

如图9和图12所示，多个第二发光元件40包括多个组G，多个组中的至少一组包括多个子组S，每个子组S包括至少一个第二发光元件40，在同一组G中，与不同子组S的第二发光元件40相连的导电线L1位于不同的相邻组的第二发光元件40之间。

如图9和图10所示，多个组G包括第一组G1、第二组G2、第i组Gi，第j组Gj，i为大于或等于1的自然数，j为大于i的自然数。图9示出了16个组，图10示出了8个组。需要说明的是，本公开的实施例中组的个数不限于图9或图10所示，可以根据需要而定。例如，如图9和图10所示，多个组G沿第一方向X排列。例如，如图9和图10所示，每个组沿第二方向Y延伸。

如图9和图10所示，第一组G1包括两个子组S，两个子组S包括第一子组S1和第二子组S2。如图9所示，在第一组G1中，第一子组S1包括四个发光元件40，第二子组S2包括四个发光元件40。如图10所示，在第一组G1中，第一子组S1包括两个发光元件，第二子组S2包括两个发光元件。如图9和图10所示，在第一组G1中，多个子组S沿第二方向Y排列。如图9和图10所示，每个子组S中的发光元件沿第二方向Y排列。

如图9和图10所示，一个发光元件40与一条导电线L1相连。图9所示的导电线L1均位于同一层，图9所示的导电线L1可称作第一导电线L11。图10所示的导电线L1均位于同一层，图10所示的导电线L1可称作第一导电线L11。第一导电线L11位于第一图案层LY1。

如图9和图10所示，与同一子组中的第二发光元件40相连的导电线L1位于同一层。如图9所示，与第一子组S1中的第二发光元件40相连的导电线L1位于同一层。如图9所示，与第二子组S2中的第二发光元件40相连的导电线L1位于同一层。如图9所示，与同一组G中的第二发光元件40相连的导电线L1位于同一层。

如图9和图10所示，在同一组G中，与不同子组中的第二发光元件40相连的导电线L1位于同一层。

如图9所示，在第一组G1中，与第一子组S1的第二发光元件40相连的导电线L1位于第一组G1和第二组G2之间，与第二子组S2的第二发光元件40相连的导电线L1位于第二组G2和第三组G3之间。即，与第一组G1中的第一子组S1的第二发光元件40相连的导电线L1和与第一组G1中的第二子组S2的第二发光元件40相连的导电线L1位于不同的相邻组的第二发光元件40之间。

本公开的实施例提供的显示面板中，导电线分散设置，如图9所示，与第二子组S2的第二发光元件40相连的导电线L1越过与其相邻的组G，即，越过第二组，而使得与第二子组S2的第二发光元件40相连的导电线L1的一部分可以位于第二组G2和第三组G3之间。与同一组G中的各个子组S的第二发光元件40相连的导电线L1均位于相同的相邻组的第二发光元件40之间的情况相比，利于导电线的布线设计。例如，同一组G中的各个子组S的第二发光元件40相连的导电线L1均位于相同的相邻组的第二发光元件40之间的情况包括与第一组G1中的第一子组S1的第二发光元件40相连的导电线 L1位于第一组G1和第二组G2之间，且与第一组G1中的第二子组S2的第二发光元件40相连的导电线L1也位于第一组G1和第二组G2之间。

其他奇数组的导电线的设置方式可以参照第一组的导电线的设置方式，在此不再赘述。

如图9至图12所示，在同一组G中，与同一子组S的第二发光元件40相连的导电线L1位于相同的相邻组的第二发光元件40之间。例如，如图9和图12所示，对于第一组G1，与第一子组S1的第二发光元件40相连的导电线L1均位于第一组G1的第二发光元件40和第二组G1的第二发光元件40之间。第一组G1的第二发光元件40和第二组G1的第二发光元件40相邻。例如，如图9和图12所示，对于第一组G1，与第二子组S2的第二发光元件40相连的导电线L1均位于第三组G3的第二发光元件40和第二组G1的第二发光元件40之间。第三组G3的第二发光元件40和第二组G1的第二发光元件40相邻。与其他组的第二发光元件相连的导电线的设置方式可以参照与第一组G1的第二发光元件相连的导电线的设置方式。

图9至图11示出了与奇数列的发光元件相连的导电线，未示出与偶数列的发光元件相连的导电线。有关于与偶数列的发光元件相连的导电线可参照后续的图12以及图15。图9至图11未示出位于第一显示区的第一电极，有关于位于第一显示区的第一电极可参照后续的图12。

图12为本公开一实施例提供的显示面板的局部示意图。图13为图12中的导电线的示意图。图14为图12中的第一导电线的示意图。图15为图12中的第二导电线的示意图。图16为用于连接第一电极和导电线的过孔的示意图。为了图示清晰，图12至图15未示出用于连接第一电极和导电线的过孔。图17为本公开另一实施例提供的显示面板的局部示意图。图18A为本公开一实施例提供的显示面板的剖视示意图。图18B为本公开一实施例提供的显示面板的剖视示意图。

例如，在本公开的实施例中，一组发光元件也可以看成一组第一电极E1。与发光元件相连的导电线L1即为与该发光元件的第一电极E1相连的导电线L1。

参考图12至图15，第一电极E1从右向左的第一组G1的第一电极E1采用第一导电线L11一一接出来。

在第一组G1的第一电极E1和第二组G2的第一电极E1的间隙布满与第一组G的第一子组S1的第一电极E1相连的第一导电线L11；与第一组G的第二子组S2的第一电极E1相连的第一导电线L11跳过第二组G2的第一电极E1，在第二组G2的第一电极E1和第三组G3的第一电极E1的间隙布局，如此周期设计与奇数组的第一电极E1相连的第一导电线L11。第二导电线L12与第一导电线L11的设计方式相同，只是与偶数组的第一电极E1相连。按照同样的方法设计或者通过左右上下镜像处理可以得到整个第二显示区内的导电线L1的设计。

同一组发光元件可看成同一列发光元件，同一组第一电极可看成同一列第一电极。例如，在同一组中，与不同子组的第二发光元件相连的导电线位于不同的相邻组的第二发光元件之间包括在同一列中，与不同子组的第二发光元件相连的导电线位于不同的相邻列的第二发光元件之间。

例如，在导电线由两个图案层形成，即由第一导电线L11和第二导电线L12构成时，为了减小导电线之间的负载(loading)，第一导电线L11和第二导电线L12是交替在对方间隙走线，尽量减少两层之间的交叠。

为了图示清晰，图12以不同的导电线L1的在第二方向Y上延伸的部分不交叠且位于同一层的导电线彼此靠近为例进行说明，在其他的实施例中，可以适当调整。例如，如图17所示，为了利于制作，在两个相邻组之间的导电线L1中，位于不同层的导电线在第一方向X上交替排布。

图18A示出了第一导电线L11。图18B示出了第二导电线L12。第一导电线L11位于第一图案层LY1，第二导电线L12位于第二图案层LY2。

参考图16、图18A和图18B，第一电极E1通过过孔V1与导电线L1相连。参考图16和图18A，第一电极E1通过贯穿绝缘层403和绝缘层404的过孔V1与导电线L1相连。参考图16和图18B，第一电极E1通过贯穿绝缘层404的过孔V1与导电线L1相连。

参考图18A和图18B，导电线L1通过过孔V2与转接电极CE1相连，转接电极CE1通过过孔V3与第二像素电路20相连。

参考图18A，过孔V2贯穿绝缘层402，过孔V3贯穿绝缘层401。参考图18B，过孔V2贯穿绝缘层403和绝缘层402，过孔V3贯穿绝 缘层401。

图19为本公开一实施例提供的显示面板的局部示意图。图20为图19中的第一导电线、分别与第一导电线相连的第二像素电路和第二发光元件的示意图。图21为图19中的第二导电线、分别与第二导电线相连的第二像素电路和第二发光元件的示意图。图22为图19中的第三导电线、分别与第三导电线相连的第二像素电路和第二发光元件的示意图。图23为交叠的两条导电线之间设有至少两个绝缘层的示意图。

如图19所示，不同的导电线L1可能交叉或交叠，但因交叠和交叉的位置处在不同的导电线之间有绝缘层，不同的导电线L1彼此绝缘，不同的导电线L1不电连接。

参考图19和图20，第一导电线L11位于第一图案层LY1。参考图19和图21，第二导电线L12位于第二图案层LY2。参考图19和图22，第三导电线L13位于第三图案层LY3。本公开的实施例中，以一条导电线由同一图案层的材料形成为例，需要说明的是，在其他的实施例中，同一条导电线也可以由不同的图案层的材料形成，位于不同图案层的部分通过贯穿绝缘层的过孔相连。

参考图19，同一列第二发光元件40分别与同一列的第二像素电路20相连。参考图19，同一行第二发光元件40分别与同一行的第二像素电路20相连。图19以第二像素电路20位于第一显示区R1为例。在其他的实施例中，第二像素电路20可位于周边区。

参考图9、图12、以及图19，多个子组S包括第一子组S1和第二子组S2，与第一子组S1中的第二发光元件40相连的导电线L1和与第二子组S2中的第二发光元件40相连的导电线L1至少间隔一组第二发光元件40。例如，与第一子组S1中的第二发光元件40相连的导电线L1和与第二子组S2中的第二发光元件40相连的导电线L1在第一方向X上至少间隔一组第二发光元件40。图9和图12所示的显示面板以与第一子组S1中的第二发光元件40相连的导电线L1和与第二子组S2中的第二发光元件40相连的导电线L1间隔一组第二发光元件40为例进行说明。图19所示的显示面板以与第一子组S1中的第二发光元件40相连的导电线L1和与第二子组S2中的第二发光元件40相连的导电线L1间隔两组第二发光元件40为例进行说明。

例如，显示面板包括至少两条交叠的导电线L1，至少两条交叠的导电线L1中的两条导电线的交叠部分沿第一方向X延伸。参考图 19至图22，导电线L1包括沿第一方向X延伸的部分P1，不同导电线L1的沿第一方向X延伸的部分P1交叠。如图9所示，第一导电线L11具有沿第一方向X延伸的部分P11、第二导电线L12具有沿第一方向X延伸的部分P12、第三导电线L13具有沿第一方向X延伸的部分P13。参考图19至图22，第一导电线L11以及第三导电线L13具有交叠的部分P0。参考图19至图22，第二导电线L12的沿第一方向X延伸的部分P12不与第一导电线L11的沿第一方向X延伸的部分P11交叠，第二导电线L12的沿第一方向X延伸的部分P12不与第三导电线L13的沿第一方向X延伸的部分P13交叠。

例如，交叠的两条导电线之间设置至少两个绝缘层。如图23所示，交叠的两条导电线L1之间设置至少两个绝缘层。如图23所示，两条导电线L1的交叠部分P0之间设置至少两个绝缘层。如图19和图23所示，第一导电线L11和第三导电线L13在垂直于衬底基板的方向(第三方向Z)上交叠。如图23所示，第一导电线L11和第三导电线L13之间设有绝缘层403和绝缘层404。如图23所示，绝缘层405设置在第三导电线L13之上。例如，发光元件的第一电极通过贯穿绝缘层405、绝缘层404和绝缘层403的过孔与第一导电线L11相连，发光元件的第一电极通过贯穿绝缘层405和绝缘层404的过孔与第二导电线L12相连，发光元件的第一电极通过贯穿绝缘层405的过孔与第三导电线L13相连。

例如，元件A和元件B交叠，或者元件A和元件B垂直于衬底基板的方向上交叠，是指元件A在衬底基板上的正投影与元件B在衬底基板上的正投影交叠。

参考图19，多个子组S还包括第三子组S3，第一子组S1、第二子组S2和第三子组S3依次排列，与第二子组S2中的第二发光元件40相连的导电线L1的穿过第一显示区R1和第二显示区R2的虚拟分隔线VL的部分PR和与第三子组S3中的第二发光元件40相连的导电线L1的穿过第一显示区和第二显示区的虚拟分隔线VL的部分PR至少间隔一组第二发光元件40。图8至图17也示出了虚拟分隔线VL。例如，虚拟分隔线VL可为第一显示区R1和第二显示区R2的分界线，虚拟分隔线VL是一条虚拟的线，可不存在于最终产品中。

参考图19和图20，与第二子组S2中的第二发光元件40相连的第一导电线L11的穿过第一显示区R1和第二显示区R2的虚拟分隔线VL的部分PR1和与第三子组S3中的第二发光元件40相连的第 一导电线L11的穿过第一显示区R1和第二显示区R2的虚拟分隔线VL的部分PR1间隔两组第二发光元件40。

参考图19和图21，与第二子组S2中的第二发光元件40相连的第二导电线L12的穿过第一显示区R1和第二显示区R2的虚拟分隔线VL的部分PR2和与第三子组S3中的第二发光元件40相连的第二导电线L12的穿过第一显示区R1和第二显示区R2的虚拟分隔线VL的部分PR2间隔两组第二发光元件40。

参考图19和图22，与第二子组S2中的第二发光元件40相连的第三导电线L13的穿过第一显示区R1和第二显示区R2的虚拟分隔线VL的部分PR3和与第三子组S3中的第二发光元件40相连的第三导电线L13的穿过第一显示区R1和第二显示区R2的虚拟分隔线VL的部分PR3间隔两组第二发光元件40。

参考图19至图22，多个第二像素电路20间隔分布于多个第一像素电路10之间。在同一行像素单元中，两个相邻的第二像素电路20之间设有多个第一像素电路10。

参考图3和图22，多个第一像素电路10中的至少一个第一像素电路10可以与多个第一发光元件30中的至少一个第一发光元件30连接，且至少一个第一像素电路10在衬底基板BS上的正投影与至少一个第一发光元件30在衬底基板BS上的正投影至少部分交叠。

参考图3和图22，多个第二像素电路20中的至少一个第二像素电路20与多个第二发光元件40中的至少一个第二发光元件40通过至少一条导电线L1连接。参考图3和图22，多个第二像素电路20在衬底基板BS上的正投影与多个第二发光元件40在衬底基板BS上的正投影不交叠。

参考图9至图23，多条导电线L1包括位于第一图案层LY1的多条第一导电线L1、位于第二图案层LY2的多条第二导电线L1、位于第三图案层LY3的多条第三导电线L1，第一图案层LY1、第二图案层LY2、以及第三图案层LY3依次设置，位于第一图案层LY1的一条第一导电线L1在衬底基板BS上的正投影与位于第三图案层LY3的一条第三导电线L1在衬底基板BS上的正投影部分交叠。

例如，第一图案层LY1、第二图案层LY2、以及第三图案层LY3均为透明导电层。

例如，在导电线的空间不够的情况下，通过在垂直于衬底基板的方向上距离较远的导电线交叠，可减少导电线的负载。例如，在包括 三个图案层的情况下，位于中间的第二导电线L12尽量不与第一导电线L11交叠，也尽量不与第三导电线L13交叠。垂直距离较远的第一导电线L11和第三导电线L13可以交叠。

参考图12，第二显示区R2内的第一电极E1的密度与第一显示区内的第一电极E1的密度相同。即，第二显示区R2的分辨率与第一显示区的分辨率相同，本公开的实施例包括但不限于此。

图24为本公开一实施例提供的显示面板的制作方法的示意图。如图24所示，本公开一实施例提供的显示面板的制作方法包括如下步骤。

步骤101、在衬底基板上形成像素电路，衬底基板包括第一显示区和第二显示区，像素电路包括第一像素电路和第二像素电路，第一像素电路位于第一显示区，第二像素电路也位于第一显示区。

步骤102、形成第一绝缘层并在其上形成转接电极，转接电极包括第一转接电极和第二转接电极，第一转接电极与第一像素电路相连，第二转接电极与第二像素电路相连。

步骤103、在转接电极上形成第二绝缘层，在第二绝缘层上形成导电线，导电线的一端与第二转接电极相连，形成导电线包括在第二绝缘层上形成第一导电线，在第一导电线上形成第三绝缘层，并在第三绝缘层上形成第二导电线。

步骤104、在导电线上形成第四绝缘层。

步骤105、在第四绝缘层上形成第一电极，位于第二显示区的第一电极通过贯穿第四绝缘层的过孔与导电线的另一端相连，位于第一显示区的第一电极与第一转接电极相连。

步骤106、在第一电极上形成像素限定层，形成发光功能层以及第二电极，并形成封装层。

例如，封装层用于封装发光元件，避免水氧侵袭。

例如，图24所示的制作方法形成的显示面板可如图9、图12、图18A和图18B所示。第一绝缘层可为图18A和图18B所示的绝缘层401，第二绝缘层可为图18A和图18B所示的绝缘层402，第三绝缘层可为图18A和图18B所示的绝缘层403，第四绝缘层可为图18A和图18B所示的绝缘层404。第一转接电极可为图5所示的转接电极CE1。第二转接电极可为图5所示的转接电极CE2。

在本公开的实施例中，位于不同层的导电线用不同形式的线条表示。比如，用黑色线条表示第一导电线L11、用虚线表示第二导电线 L12、用点划线表示第三导电线L13。

例如，本公开的实施例提供的显示面板，以连接第二显示区R2的左上角的第一子区R21内的第一电极的导电线的设置方式为例进行说明，通过镜像处理可得到连接第二子区R22、第三子区R23、第四子区R24内的第一电极的导电线的设置方式。

如图19至图22所示，导电线L1还具有仅位于第一显示区R1且在第一方向X上位于相邻像素电路100a之间的部分PT。例如，为了利于布图设计，与同一子组S1相连的导电线的相邻的部分PT在第一方向X上间隔至少一个像素电路。当然，与同一子组S1相连的导电线的相邻的部分PT在第一方向X上也可以不间隔像素电路。

图25为本公开一实施例提供的显示面板的制作方法的示意图。如图25所示，本公开一实施例提供的显示面板的制作方法包括如下步骤。

步骤201、在衬底基板上形成像素电路，衬底基板包括第一显示区和第二显示区，像素电路包括第一像素电路和第二像素电路，第一像素电路位于第一显示区，第二像素电路也位于第一显示区。

步骤202、形成第一绝缘层并在其上形成转接电极，转接电极包括第一转接电极和第二转接电极，第一转接电极与第一像素电路相连，第二转接电极与第二像素电路相连。

步骤203、在转接电极上形成第二绝缘层，在第二绝缘层上形成导电线，导电线的一端与第二转接电极相连，形成导电线包括在第二绝缘层上形成第一导电线，在第一导电线上形成第三绝缘层，并在第三绝缘层上形成第二导电线，在第二导电线上形成第四绝缘层，并在第四绝缘层上形成第三导电线。

步骤204、在导电线上形成第五绝缘层。

步骤205、在第五绝缘层上形成第一电极，位于第二显示区的第一电极通过贯穿第五绝缘层的过孔与导电线的另一端相连，位于第一显示区的第一电极与第一转接电极相连。

步骤206、在第一电极上形成像素限定层，形成发光功能层以及第二电极，并形成封装层。

例如，图25所示的制作方法形成的显示面板可如图23所示。图25所示的制作方法形成的显示面板中，第一绝缘层可为图23所示的绝缘层401，第二绝缘层可为图23所示的绝缘层402，第三绝缘层可为图23所示的绝缘层403，第四绝缘层可为图23所示的绝缘层404， 第五绝缘层可为图23所示的绝缘层405。第一转接电极可为图5所示的转接电极CE1。第二转接电极可为图5所示的转接电极CE2。

例如，在本公开的一些实施例中，第一方向X和第二方向Y为平行于衬底基板的主表面的方向，第三方向Z为垂直于衬底基板的主表面的方向。衬底基板的主表面为制作各种元件的表面。剖视图中的衬底基板的上表面即为其主表面。例如，第一方向X和第二方向Y相交。进一步例如，第一方向X垂直于第二方向Y。例如，第一方向X为行方向，第二方向Y为列方向，但不限于此。

本公开的至少一实施例提供一种显示装置，包括上述任一显示面板。

例如，显示装置还包括感光传感器，感光传感器位于显示面板的一侧。

图26A和图26B为本公开一实施例提供的显示装置的示意图。如图26A和图26B所示，传感器SS位于显示面板DS的一侧，并位于第二显示区R2。环境光可透过第二显示区R2而被传感器SS感知。如图26B所示，显示面板的未设置传感器SS的一侧为显示侧，可以显示图像。

例如，显示装置为屏下摄像头的全面屏显示装置(full display with camera，FDC)。例如，显示装置包括OLED或包括OLED的产品。例如，显示装置包括含有上述显示面板的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。

在本公开的实施例中，位于同一层的元件可由同一膜层经同一构图工艺形成。例如，位于同一层的元件可位于同一个元件的远离衬底基板的表面上。

需要说明的是，为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

在本公开的实施例中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本公开的实施例中所形成的结构选择相应的构图工艺。

在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。