具有全光内存缓冲器的光交换器

相关申请的交叉引用

本申请要求于2021年3月28日提交的美国临时专利申请第63/167,082号的优先权，其全部内容通过引用并入本文。

技术领域

本文所公开的各种系统的实施例大体上涉及光交换器，并且更具体地涉及具有全光内存缓冲器的光交换器。

背景技术

数据中心利用光通信更具体地利用光分组交换器(switch)来在通信设备之间路由光信号。在高负载期间，由于竞争或冲突，光分组可能被丢弃或可能被丢失。为了防止分组丢失，一些光交换器可以包括缓冲器。

例如，如图1所示，N×N光分组交换器110包括N个输入端口112-1……112-N和N个输出端口114-1……114N。输入数据信号102可以将光数据分组馈送到输入端口112，并且这些光数据分组可以被路由到输出端口114中的一个以作为输出数据信号104-1……104-N被输出。应当理解，尽管光交换器110包括N个输入端口112和N个输出端口114，但是并不是所有的输入端口112和输出端口114都连接到其它通信设备。交换器110通常包括用于在交换器110内引导数据分组的调度器115。交换器110还可以提供输入端口112和输出端口114之间的分组的波长转换。

分组可以由调度器115引导到缓冲器116中以减慢分组的吞吐量，从而防止由于竞争而丢弃分组或分组丢失。缓冲器116可以包括一个或多个光纤延迟线(FDL)118-1……118-N。FDL 118可以采用可以通常具有1公里或更多的长度的光纤电缆的线圈的形式。分组通过FDL 118的传播时间引入了分组的期望延迟/缓冲。如图所示，FDL 118-1、118-2和118-3逐渐变长，使得分组可以被引导通过更长的FDL 118以进一步延迟该分组。在一些实施方式中，分组可以通过FDL 118循环若干次。附加地或可替代地，缓冲器116可以包括光电(EO)缓冲器120。EO缓冲器120将光分组转换为电数据分组，该电数据分组然后可以使用电内存来缓冲。一旦缓冲周期完成，电数据分组就被转换回光分组以用于路由到输出端口114。

这些已知的缓冲器系统可能受到几个限制。FDL可以引入当使用FDL的多个循环时增加的色散和信号损失。使用放大器来克服信号损失可能导致增加的噪声。此外，FDL具有固定长度，该固定长度只能在经过FDL所花费的时间内“保持”分组，从而需要多个FDL或经过FDL的多个循环来满足多个期望缓冲周期。光电缓冲器可以增加功耗并且引入延迟。此外，这些设备可能是复杂的，从而导致更大机会的部件故障。

因此，将期望提供一种以缓冲机制为特征的光交换器系统，而不引入显著损失、色散和噪声。

发明内容

本文公开的实施例涉及能够实现具有全光分组缓冲的高数据速率光分组交换器的系统、设备和方法。如本文所公开的全光缓冲器可以显著改善在用于高性能计算的光交换器中(例如在用于包括叶脊(spine-leaf)、torus、Clos网络等的数据中心架构中)的缓冲和流控制。如本文所公开的全光缓冲器可以提高分组吞吐量和路由灵活性，减少等待时间，并且减少功耗。

为了提供全光分组交换缓冲器，当前描述的系统可以使用用作光逻辑与门的全光不平衡马赫曾德尔干涉仪(MZI)、光纤延迟线、SOA的组合用于损失补偿和光色散补偿。如下文进一步描述的，该布置允许缓冲的分组多次循环通过缓冲器，其中在每个循环上对分组进行整形和再生。因此，如本文所公开的全光缓冲器可以克服当前缓冲器解决方案的限制，以通过在克服损失和色散问题以及避免使用光电缓冲器的同时能够实现扩展的分组缓冲来防止分组的丢弃、分组丢失和竞争。

有利地，缓冲器还可以提供波长转换，使得在交换器中可以不需要附加波长转换部件。此外，还可以在缓冲器中光学地处理色散管理，以补偿由FDL引入的色散。使用光色散管理可以降低解决方案的计算复杂度。在一些实施例中，本文所述的缓冲器可以利用集成WDM来在单个FDL上同时缓冲多个分组。在一些实施例中，可以使用共享半导体基板上的集成电路(IC)来提供全光分组交换器，以进一步降低功率和尺寸要求。

根据一些公开的实施例，光交换器包括：调度器；以及用于缓冲光分组的缓冲器，包括布置在电路中的用于生成时钟信号的时钟发生器、光学不平衡马赫曾德尔干涉仪(MZI)、以及光纤延迟线(FDL)，该FDL具有FDL长度，其中，光分组具有光分组信号，其中调度器被配置为将光分组插入到缓冲器中并且确定光分组通过电路的循环次数，其中MZI基于光分组信号调制时钟信号以在光分组通过电路的每次循环之后创建重新整形的光分组，并且其中FDL在光分组中引入与FDL长度成比例的延迟。

在一些实施例中，电路还包括电路半导体光放大器(SOA)以补偿在FDL中引入的损失。在一些实施例中，电路还包括光色散管理(DM)模块，以补偿在FDL中引入的色散。

在一些实施例中，时钟发生器包括可调谐激光器和光电(EO)调制器，该光电(EO)调制器被配置为基于时钟信号来调制可调谐激光器的激光器输出。在一些实施例中，交换器在多个缓冲器之间还包括WDM复用器和用于与该WDM复用器共享FDL的WDM解复用器。

在一些实施例中，FDL是单芯光纤电缆或多芯光纤电缆中的一种。在一些实施例中，重新整形的光分组是波长转换的光分组。在一些实施例中，MZI包括一对MZI SOA。在一些实施例中，MZI SOA是量子点SOA。

在一些实施例中，缓冲器还包括用于引导光分组通过该对MZI SOA的光分组分离器，其中光分组分离器在该对MZI SOA之间不等地分离信号强度。在一些实施例中，时钟和光分组在反向传播方向被馈送到该对MZI SOA中的每一个，以用于导致时钟信号和光分组信号的交叉增益调制(XGM)和交叉相位调制(XPM)。

在一些实施例中，交换器在缓冲器的出口处还包括出口SOA，并且调度器还被配置为激活出口SOA以从缓冲器释放光分组。在一些实施例中，时钟发生器包括可调谐激光器，并且其中调度器还被配置为在释放光分组之后使出口SOA和可调谐激光器断电，从而清空缓冲器。在一些实施例中，调度器还被配置为对出口SOA的激活进行定时，使得该定时与nT时段一致，其中n是整数并且T是通过缓冲器的光分组循环时间，使得光分组从缓冲的光分组的开始到结束通过出口SOA被释放，并且使得防止通过出口SOA释放部分光分组。

在一些实施例中，所释放的光分组是波长转换的光分组。

根据一些公开的实施例，一种用于对具有光分组信号的光分组进行光缓冲的方法包括：提供包括调度器和缓冲器的光交换器，其中该缓冲器包括布置在电路中的用于生成时钟信号的时钟发生器、光不平衡马赫曾德尔干涉仪(MZI)和光纤延迟线(FDL)，该FDL具有FDL长度；配置调度器，以将光分组插入到缓冲器中并且确定光分组通过电路的循环次数；使用MZI基于光分组信号对时钟信号进行调制，以在光分组通过电路的每次循环后创建重新整形的光分组；使用FDL在光分组中引入与FDL长度成比例的延迟。

在一些实施例中，电路还包括电路半导体光放大器(SOA)以补偿在FDL中引入的损失。在一些实施例中，电路还包括光色散管理(DM)模块，以补偿在FDL中引入的色散。在一些实施例中，时钟发生器包括可调谐激光器和光电(EO)调制器，该EO调制器被配置为基于时钟信号来调制可调谐激光器的激光器输出。

在一些实施例中，该方法还包括在多个缓冲器之间提供WDM复用器和用于与该WDM复用器共享FDL的WDM解复用器。在一些实施例中，FDL是单芯光纤电缆或多芯光纤电缆中的一种。在一些实施例中，重新整形的光分组是波长转换的光分组。

在一些实施例中，MZI包括一对MZI SOA。在一些实施例中，MZI SOA是量子点SOA。在一些实施例中，缓冲器还包括用于引导光分组通过该对MZI SOA的光分组分离器，其中光分组分离器在该对MZI SOA之间不等地分离信号强度。

在一些实施例中，时钟和光分组在反向传播方向被馈送到该对MZI SOA中的每一个，以用于导致时钟信号和光分组信号的交叉增益调制(XGM)和交叉相位调制(XPM)。在一些实施例中，光交换器在缓冲器的出口处包括出口SOA，并且调度器还被配置为激活出口SOA以从缓冲器释放光分组。在一些实施例中，时钟发生器包括可调谐激光器，并且调度器还被配置为在释放光分组之后使出口SOA和可调谐激光器断电，从而清空缓冲器。

在一些实施例中，调度器还被配置为对出口SOA的激活进行定时，以使该定时与nT时段一致，其中n是整数并且T是通过缓冲器的光分组循环时间，使得光分组从光分组的开始到结束通过出口SOA被释放并且使得防止通过出口SOA释放部分光分组。在一些实施例中，所释放的光分组是波长转换的光分组。

提供该发明内容是为了以简化的形式介绍将在下面的详细描述中进一步描述的一些概念。本发明内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。

附图的简要描述

当结合附图考虑时，从以下详细描述中，本文所公开的方面、实施例和特征将变得显而易见。在所阐述的附图和描述中，相同的附图标记表示对于不同的实施例或配置是共同的那些部件：

图1示出了光分组交换器的框图；

图2A-2B示出了根据一些实施例的光分组交换器的框图；

图2C-2D示出了根据一些实施例的光分组交换器的操作；

图3A-3C示出了根据一些实施例的光分组交换器的框图。

具体实施方式

本文所公开的实施例涉及实现具有全光分组缓冲的高数据速率光分组交换器的系统、设备和方法。

图2A-2B示出了根据一些实施例的全光分组交换器。如图2A所示，N×N光分组交换器210可以包括N个输入端口212-1……212-N和N输出端口214-1……214N。输入数据信号102可以将光数据分组馈送到输入端口212，并且这些光数据分组可以被路由到输出端口214中的一个以作为输出数据信号104被输出。数据信号102、104是基于分组的光数据信号。应当理解，尽管光交换器210包括N个输入端口212和N个输出端口214，但是并不是所有的输入端口212和输出端口214都连接到其它通信设备。交换器110包括用于在交换器210内引导数据分组的调度器216。

分组可以由调度器216引导到缓冲器220中以减慢分组的吞吐量，从而防止由于竞争而导致的分组的丢弃或分组丢失。调度器216是如本文所定义的计算设备。调度器216与如下面进一步描述的缓冲器220的部件进行数据通信。

在一些实施例中，光分组交换器210的部件可以被提供作为在共享半导体基板上的集成电路(IC)。应当理解，除了调度器216和缓冲器220之外的其它交换器内部部件对于交换器210的操作可能是必需的，但是为了降低附图的复杂性，在附图中没有示出这些部件。参考图2B更详细地描述缓冲器220的部件，并且缓冲器220的部件可以包括时钟发生器221、光学不平衡马赫曾德尔干涉仪(MZI)245和在电路布置中所配置的FDL 247。如下所述的缓冲器220的部件221、245和247是示例性实施方式并且可以设想其它实施方式。在一些实施例中，缓冲器220的部件可以作为IC形成在公共半导体上。

在时钟发生器221中，可调谐连续波(CW)激光器222可以提供源激光信号(这里表示为λ

来自时钟发生器221的光时钟信号可以被馈送到到用作光逻辑与门的不平衡马赫曾德尔干涉仪(MZI)245，该光逻辑与门如例如在Singh,Pallavi等人的“All-OpticalLogic Gates:Designs,Classification,and Comparison”Advances in OpticalTechnologies(2014)(“全光逻辑门：设计，分类和比较”光学技术的进展(2014))中所述，借此通过引用并入。在MZI 245内，光时钟信号可以被分离器230分成上支路231和下支路233。分离器230到上支路231和下支路233的分离比可以由调度器216控制，以优化缓冲器220的功能。分离比的非限制性示例包括50/50、90/10和80/20。在一些实施方式中，时钟发生器221可以使用可调谐脉冲激光器(未示出)来实现。

在MZI 245中，分离器230的输出可以连接到循环器232-1和232-2。循环器232-1和232-2继而可以分别连接到半导体光放大器(SOA)234-1和234-2。在图2B-2D中，示出了具有顺时针或逆时针方向的循环器，但是应当理解，所采用的方向将是功能性的。SOAS234-1和234-2可以分别由驱动器236-1和236-2供电。在一些实施例中，SOA 234-1和234-2可以是量子点SOA。

从可以在耦合器238处与MZI 245通信的端口212提供要缓冲的输入分组(这里表示为λ

MZI 245在耦合器244处的输出可以连接到分离器246。分离器246可以连接到SOA252和FDL 247。SOA 252可以连接到输出端口214之一。

在一些实施例中，MZI 245可以使用包括可调谐滤波器(未示出)的共传播方案来实现。在一些实施例中，MZI 245可以用超非线性干涉仪(UNI)配置(未示出)代替。在一些实施例中，MZI 245可以用Sagnac干涉仪(SI)门代替。

FDL 247的长度基本上确定了由分组通过缓冲器220中的FDL 247的单个循环引入的延迟，并且因此确定了光缓冲器内存大小。作为非限制性示例，1km的FDL将引入大约5μs的延迟。对于100Gbps的数据速率，这种延迟转换为0.5Mbit的近似光缓冲器内存大小。

FDL 247的输出可以连接到SOA 248。SOA 248的输出可以连接到光色散管理(DM)模块250。DM 250可以校正由FDL 247引入的色散管理。在一些实施例中，DM 250可以包括由温度控制器(未示出)控制的啁啾布拉格光栅。DM 250的输出可以连接到耦合器238。

在缓冲器220中，调度器216可以监视和控制所有部件，并且提供对诸如激光器222、SOA 234-1、SOA 234-2、SOA 248,DM 250、驱动器224、236和SOA 252等可调整部件的自动调整。调度器216可以被配置为确保时钟信号和要缓冲的光分组的同步。

缓冲器220内的信号路径在图2C和2D中图示。在使用中，如图2C所示，第二波长的光时钟信号(这里表示为λ

可以在耦合器238处从端口212向MZI 245提供要缓冲的第一波长的输入光数据分组(这里也被称为数据信号，并且这里被称为λ

然后，分离器240可以将分组λ

循环器242可以将分组λ

调制的时钟信号λ

分组λ

如图2D所示，来自DM 250的输出信号，这里表示为λ

循环器242可以将分组λ

因此，分组重新整形和再生过程可以能够实现分组通过FDL 247的多次循环，其中分组在每次循环上被有效地再生。

如同第一循环(图2C)一样，调制的时钟信号λ

如由调度器216所确定的，分组λ

图3A-3C示出了根据一些实施例的全光分组交换器。如图3A所示，N×N光分组交换器310与上述分组交换器210相同，但是另外可以包括多个全光缓冲器220-1、220-2……220-M和共享的FDL 347。在一些实施例中，共享的FDL 347可以使用单芯光纤电缆。在一些实施例中，共享的FDL 347可以利用多芯光纤电缆。在一些实施例中，在共享的FDL 347中，每个光纤纤芯可以传输多达64个波长。

如图3B和3C所示，共享的FDL 347可以由多个光缓冲器220使用波分复用(WDM)共享。WDM复用器(mux)312可以从缓冲器220-1的分离器246-1接收信号，并且可以将所接收的信号与从其它缓冲器220的分离器246接收的信号进行组合，以便通过共享的FDL 347进行传输。

在通过共享的FDL 347传输之后，WDM解复用器(demux)314可以将复用的信号分离以用于传输到每个缓冲器220的SOA 248。

在本申请的权利要求或说明书中，除非另有说明，否则诸如“基本上”和“大约”的形容词修改本发明的实施例的一个或多个特征的条件或关系特征，被理解为表示该条件或特征被定义为在对于其预期的应用的实施例的操作可接受的容限内。

本公开的方法和系统的实施方式可以涉及手动地，自动地或其组合地执行或完成某些选定任务或步骤。此外，根据本公开的方法和系统的优选实施例的实际仪器和设备，可以通过硬件(HW)或者通过任何固件的任何操作系统上的软件(SW)或者通过其组合来实现几个选定步骤。例如，作为硬件，本公开的选定步骤可以实现为芯片或电路。作为软件或算法，本公开的选定步骤可以被实现为由使用任何合适操作系统的计算机执行的多个软件指令。在任何情况下，本公开的方法和系统的选定步骤可以被描述为由数据处理器(例如用于执行多个指令的计算平台)执行。

尽管本公开针对计算设备或计算机来描述，但是应当注意，可选地，可以将以数据处理器和执行一个或多个指令的能力为特征的任何设备描述为计算设备，包括但不限于任何类型的个人计算机(PC)、服务器、分布式服务器、主控单元、虚拟服务器、云计算平台、蜂窝电话、IP电话、智能电话、智能手表或PDA(个人数字助理)。彼此通信的这种设备中的任何两个或更多个可以可选地形成“网络”或“计算机网络”。

应当理解，当权利要求书或说明书提到“一”或“一个”元件时，这种引用不应被解释为仅存在该元件中的一个。在本申请的说明书和权利要求书中，动词“包括”、“包含”和“具有”中的每一个以及它们的同义词被用于指示动词的一个或多个对象不一定是动词的一个或多个对象的部件、元件或部分的完整列表。

虽然本公开描述了有限数量的实施例，但是应当理解，可以对这样的实施例进行许多变化，修改和其它应用。本公开应被理解为不限于本文所述的具体实施例，而仅由所附权利要求的范围来限定。