一种器件串联单元模块、封装方法及器件串联模块

技术领域

本申请涉及器件封装领域，特别是涉及一种器件串联单元模块、封装方法及器件串联模块。

背景技术

随着城市配电网负荷密度高，对供电可靠性和电能质量有较高要求，然而城市供电走廊紧缺、用地成本高，通过架设新线路来满足负荷的持续增长变得愈发困难。从充分利用原有交流配电系统存量资产的角度出发，将部分现有交流线路改造成为直流线路，并通过换流器与交流线路连接构建交直流混合中压配电网，是一种极具前景的技术模式。

当前，中压配网的交直流换流器一般采用模块化多电平技术(MMC)，存在占地面积大的问题(10MW换流器柜占地>30m

如图1所示的包含有源箝位电路的中压换流器中，包括直流电压为V

由此可见，采用有源箝位电路后，功率器件的开关尖刺与主功率回路的寄生电感L

鉴于上述技术，寻求一种器件串联单元模块是本领域技术人员亟待解决的问题。

发明内容

本申请的目的是提供一种器件串联单元模块、封装方法及器件串联模块。可以解决现有技术中寄生电感带来的开关尖刺问题。

为解决上述技术问题，本申请提供一种器件串联单元模块，包括主功率芯片、辅助功率芯片、驱动板、陶瓷基板、第一电容端子、第二电容端子、主功率芯片的栅极控制端子、主功率芯片的源极控制端子、辅助功率芯片的栅极控制端子和辅助功率芯片的源极控制端子；其中陶瓷基板包括第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板；

驱动板位于第一主陶瓷基板上；

主功率芯片和辅助功率芯片集成封装，主功率芯片设置在第一主陶瓷基板上；

主功率芯片的栅极控制端子和主功率芯片的源极控制端子均设置在驱动板上，主功率芯片的栅极控制端子和主功率芯片的源极控制端子通过键合线与主功率芯片互连；

辅助功率芯片、辅助功率芯片的栅极控制端子、辅助功率芯片的源极控制端子和第一电容端子设置在辅助陶瓷基板上；

第二电容端子设置在第二主陶瓷基板上；

第一主陶瓷基板，用于与第一功率端子互连，第二主陶瓷基板，用于与第二功率端子互连；

第二主陶瓷基板通过键合线与第一主功率芯片互连，第一主陶瓷基板通过键合线与辅助功率芯片互连。

优选地，辅助陶瓷基板位于第一主陶瓷基板的上侧，第二主陶瓷基板位于第一主陶瓷基板和辅助陶瓷基板的右侧；

驱动板的投影位于主功率芯片的左侧，驱动板的投影位于第一功率端子的右侧；主功率芯片的右侧为所述第二功率端子。

优选地，第一主陶瓷基板的上层铜层包括主漏极区；

主漏极区与主功率芯片的漏极和第一功率端子焊接互连；

第二主陶瓷基板的上层铜层包括主源极区；

主源极区与第二功率端子和第二电容端子焊接互连；

辅助陶瓷基板的上层铜层包括辅助漏极区、辅助栅极区和辅助源极区；

辅助漏极区与辅助功率芯片的漏极和第一电容端子焊接互连，辅助栅极区与辅助芯片的栅极控制端子互连，辅助源极区与辅助功率芯片的源极控制端子互连。

优选地，第二主陶瓷基板上的主源极区通过绑定线、铜线或铜夹中任意一种方式与主功率芯片的源极互连；

第一主陶瓷基板上的主漏极区通过绑定线、铜线或铜夹中任意一种方式与辅助功率芯片的源极互连。

优选地，还包括：高压隔离基板、散热基板；

其中，第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板的下层铜层与高压隔离基板的上层铜层焊接；

高压隔离基板的下层铜层与散热基板焊接。

优选地，还包括：多孔铜基应力缓冲层；

其中，多孔铜基应力缓冲层设置在主功率芯片的上表面和辅助功率芯片的上表面。

为解决上述技术问题，本申请还提供一种用于上述的器件串联单元模块的封装方法，其特征在于，包括：

在主功率芯片的漏极焊盘和源极焊盘、以及辅助功率芯片的漏极焊盘和源极焊盘上预制烧结铜薄膜，以形成附着有烧结铜薄膜的主功率芯片和附着有烧结铜薄膜的辅助功率芯片；

在陶瓷基板放置驱动板区域预制所述烧结铜薄膜、在高压隔离基板放置陶瓷基板所在区域预制烧结铜薄膜、在散热基板放置高压隔离基板所在区域预制烧结铜薄膜、在驱动板放置主功率芯片栅极驱动电阻所在区域预制烧结铜薄膜，以形成附着有烧结铜薄膜的所述陶瓷基板、附着有烧结铜薄膜的高压隔离基板、附着有烧结铜薄膜的散热基板和附着有烧结铜薄膜的驱动板；

将附着有烧结铜薄膜的散热基板、附着有烧结铜薄膜的陶瓷基板、附着有烧结铜薄膜的高压隔离基板和附着有烧结铜薄膜的驱动板叠层放置在各功能区域的相互连接位置，并在无氧压力辅助烧结条件下形成由附着有烧结铜薄膜的散热基板、附着有烧结铜薄膜的陶瓷基板、附着有烧结铜薄膜的高压隔离基板和附着有烧结铜薄膜的驱动板组成的一体化板级烧结组件；

在一体化板级烧结组件指定区域放置附着有烧结铜薄膜的主功率芯片、附着有烧结铜薄膜的辅助功率芯片和主功率芯片栅极驱动电阻，并在无氧压力辅助烧结条件下形成芯片级烧结组件；

在芯片级烧结组件的主功率芯片和辅助功率芯片的多孔铜基应力缓冲层区域和功能区指定区域键合主功率芯片的源极键合线和辅助功率芯片的键合线。

优选地，在主功率芯片的漏极焊盘和源极焊盘、以及辅助功率芯片的漏极焊盘和源极焊盘上预制烧结铜薄膜，以形成附着有烧结铜薄膜的主功率芯片和附着有烧结铜薄膜的辅助功率芯片，包括：

分别在主功率芯片的漏极焊盘和辅助功率芯片的漏极焊盘上预制10μm～100μm厚度的所述烧结铜薄膜；

将带有10μm～100μm厚度的烧结铜薄膜的主功率芯片和带有10μm～100μm厚度的烧结铜薄膜的辅助功率芯片放置在小于100℃的氮气无氧气氛下干燥1～30分钟，以在主功率芯片的漏极焊盘和辅助功率芯片的漏极焊盘上形成烧结铜薄膜；

分别在主功率芯片的源极焊盘和辅助功率芯片的源极焊盘上预制30μm～200μm厚度的烧结铜薄膜；

将带有30μm～200μm厚度的烧结铜薄膜的主功率芯片和带有30μm～200μm厚度的烧结铜薄膜的辅助功率芯片放置在小于150℃的氮气无氧气氛下干燥10～20分钟，以在主功率芯片的源极焊盘和辅助功率芯片的源极焊盘上形成烧结铜薄膜，以形成附着有烧结铜薄膜的主功率芯片和附着有烧结铜薄膜的辅助功率芯片。

优选地，获取附着有烧结铜薄膜的陶瓷基板、附着有烧结铜薄膜的高压隔离基板、附着有烧结铜薄膜的散热基板和附着有烧结铜薄膜的驱动板，包括：

在陶瓷基板、高压隔离基板、散热基板和驱动板的烧结区域预制50μm～500μm厚度的烧结铜薄膜；

将带有50μm～500μm厚度的烧结铜薄膜的陶瓷基板、带有50μm～500μm厚度的烧结铜薄膜的高压隔离基板、带有50μm～500μm厚度的烧结铜薄膜的散热基板和带有50μm～500μm厚度的烧结铜薄膜的驱动板放置在小于100℃的氮气无氧气氛下干燥30～60分钟，以形成附着有烧结铜薄膜的陶瓷基板、附着有烧结铜薄膜的高压隔离基板、附着有烧结铜薄膜的散热基板和附着有烧结铜薄膜的驱动板。

优选地，在一体化板级烧结组件指定区域放置附着有烧结铜薄膜的主功率芯片、附着有烧结铜薄膜的辅助功率芯片和主功率芯片栅极驱动电阻，并在无氧压力辅助烧结条件下形成芯片级烧结组件，包括：

将一体化板级烧结组件、附着有烧结铜薄膜的主功率芯片、附着有烧结铜薄膜的辅助功率芯片和主功率芯片栅极驱动电阻放置在烧结温度为200℃～300℃，烧结压力为5MPa～20MPa，烧结气氛中氮气含量小于5ppm的环境下烧结1～10分钟，以形成芯片级烧结组件。

为解决上述技术问题，本申请还提供一种器件串联模块，包括N个上的器件串联单元模块，N个器件串联单元模块串联连接；

位于首个的器件串联单元模块的第一主陶瓷基板与第一功率端子互连；

位于末个的器件串联单元模块的第二主陶瓷基板与第二功率端子互连；

位于第M个器件串联单元模块的第一主陶瓷基板通过金属条与第M-1个器件串联单元模块的第二主陶瓷基板互连，其中N为大于零的整数，M为大于1且不大于N的整数。

本申请所提供的一种器件串联单元模块，通过将主功率芯片和辅助功率芯片进行集成封装，压缩了主功率芯片和辅助功率芯片的环路面积，减少了寄生电感，减小开关尖刺。同时本申请中的陶瓷基板和驱动板在不同的层面上，驱动板不影响陶瓷基板中的第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板上的电流流向，整体上又进一步降低了主功率电流的流经路线，从而更进一步减小电路中的寄生电感，整体上有效地减小主功率芯片、辅助功率芯片以及之间的连接带来的开关尖刺。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请提供的现有技术中的中压变换器的电路图；

图2为本申请实施例提供的器件串联单元模块的示意图；

图3为本申请实施例提供的第一结构示意图；

图4为本申请实施例提供的第二结构示意图；

图5为本申请实施例提供的第三结构示意图；

图6为本申请实施例提供的第四结构示意图；

图7为本申请实施例提供的器件串联单元模块的具体结构示意图；

图8为本申请实施例提供的第五结构示意图；

图9为本申请实施例提供的器件串联单元模块的垂直结构示意图；

图10为本申请实施例提供的器件串联模块的第一示意图；

图11为本申请实施例提供的器件串联模块的第二示意图；

图12为本申请实施例提供的器件串联模块的第三示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种器件串联单元模块、封装方法及器件串联模块。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

当前，中压配网的交直流换流器一般采用模块化多电平技术(MMC)，存在占地面积大的问题(10MW换流器柜占地>30m

如图1所示的包含有源箝位电路的中压换流器中，包括直流电压为V

由此可见，采用有源箝位电路后，功率器件的开关尖刺与主功率回路的寄生电感L

为解决上述技术问题，本申请提供一种器件串联单元模块，包括主功率芯片、辅助功率芯片、驱动板、陶瓷基板、第一电容端子、第二电容端子、主功率芯片的栅极控制端子、主功率芯片的源极控制端子、辅助功率芯片的栅极控制端子和辅助功率芯片的源极控制端子；其中陶瓷基板包括第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板；

驱动板位于第一主陶瓷基板上；

主功率芯片和辅助功率芯片集成封装，主功率芯片设置在第一主陶瓷基板上；

主功率芯片的栅极控制端子和主功率芯片的源极控制端子均设置在驱动板上，主功率芯片的栅极控制端子和主功率芯片的源极控制端子通过键合线与主功率芯片互连；

辅助功率芯片、辅助功率芯片的栅极控制端子、辅助功率芯片的源极控制端子和第一电容端子设置在辅助陶瓷基板上；

第二电容端子设置在第二主陶瓷基板上；

第一主陶瓷基板与第一功率端子互连，第二主陶瓷基板与第二功率端子互连；

第二主陶瓷基板通过键合线与第一主功率芯片互连，第一主陶瓷基板通过键合线与辅助功率芯片互连。

在具体的实施例中，如图2所示，4为主功率芯片、5为辅助功率芯片、3为驱动板、2为陶瓷基板、13为第一电容端子、14为第二电容端子、8为主功率芯片的栅极控制端子、9为主功率芯片的源极控制端子、11为辅助功率芯片的栅极控制端子、12为辅助功率芯片的源极控制端子，除此之外，在连接关系中还包括第一功率端子和第二功率端子，其中，6为第一功率端子，7为第二功率端子。驱动板3位于第一主陶瓷基板的上层，主功率芯片的栅极控制端子8和主功率芯片的源极控制端子9设置在驱动板3上，其示意图如图3所示。整体结构中，陶瓷基板分为三个区域，也就是第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板，其中主功率芯片4设置在第一主陶瓷基板上，第一功率端子6与第一主陶瓷基板互连，并且驱动板3上的主功率芯片的栅极控制端子8和主功率芯片的源极控制端子9通过对应的键合线与主功率芯片4中的栅极和源极互连，其示意图如图4所示。辅助功率芯片5、辅助功率芯片的栅极控制端子11、辅助功率芯片的源极控制端子12和第一电容端子13设置在辅助陶瓷基板上，并且辅助功率芯片5通过键合线与第一主陶瓷基板互连，其示意图如图5所示。第二电容端子14设置在第二主陶瓷基板上，第二功率端子7与第二主陶瓷基板互连，第二主陶瓷基板通过键合线与第一主陶瓷基板互连，其示意图如图6所示。

其中，驱动板3和陶瓷基板2分层，此设计保证了在器件串联单元模块工作时，由于陶瓷基板2和驱动板3在不同的层面上，驱动板3不影响陶瓷基板2上的电流流向，整体上降低了主功率电流的流经路线；主功率芯片4和辅助功率芯片5集成封装降低了器件串联单元模块的整体体积大小，并且同样压缩了主功率芯片4和辅助功率芯片5的环路面积；主功率芯片的栅极控制端子和主功率芯片的源极控制端子，通过一个端子控制器件串联单元模块中的多颗主功率芯片；辅助功率芯片的栅极控制端子和辅助功率芯片的源极控制端子同理。

其中，需要说明的是，当器件串联单元模块的个数为一个时，器件串联单元模块中的第一主陶瓷基板与第一功率端子互连，器件串联单元模块中的第二主陶瓷基板与第二功率端子互连；当器件串联单元模块的个数为多个时，也就是多个器件串联单元模块串联时，首个器件串联单元模块的第一主陶瓷基板与第一功率端子互连；末个器件串联单元模块的第二主陶瓷基板与第二功率端子互连；位于第M个器件串联单元模块的第一主陶瓷基板通过金属条与第M-1个器件串联单元模块的第二主陶瓷基板互连，其中N为大于零的整数，M为大于1且不大于N的整数。

本申请提供的一种器件串联单元模块，包括主功率芯片、辅助功率芯片、驱动板、陶瓷基板、第一电容端子、第二电容端子、主功率芯片的栅极控制端子、主功率芯片的源极控制端子、辅助功率芯片的栅极控制端子和辅助功率芯片的源极控制端子；其中陶瓷基板包括第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板；驱动板位于第一主陶瓷基板上；主功率芯片和辅助功率芯片集成封装，主功率芯片设置在第一主陶瓷基板上；主功率芯片的栅极控制端子和主功率芯片的源极控制端子设置在驱动板上，并通过键合线与主功率芯片互连；辅助功率芯片、辅助功率芯片的栅极控制端子、辅助功率芯片的源极控制端子和第一电容端子设置在辅助陶瓷基板上；第二电容端子设置在第二主陶瓷基板上；第一主陶瓷基板与第一功率端子互连，第二主陶瓷基板第与二功率端子互连；第二主陶瓷基板通过键合线与第一主功率芯片互连，第一主陶瓷基板通过键合线与辅助功率芯片互连。可见，本申请提供的器件串联单元模块中，通过将主功率芯片和辅助功率芯片进行集成封装，压缩了主功率芯片和辅助功率芯片的环路面积，同时本申请中的陶瓷基板和驱动板在不同的层面上，驱动板不影响陶瓷基板中的第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板上的电流流向，整体上又降低了主功率电流的流经路线，减小了电路中的寄生电感，减小主功率芯片、辅助功率芯片以及之间的连接带来的开关尖刺。

在上述实施例的基础上，作为一种优选的实施例，辅助陶瓷基板位于第一主陶瓷基板的上侧，第二主陶瓷基板位于第一主陶瓷基板和辅助陶瓷基板的右侧；

驱动板的投影位于主功率芯片的左侧，驱动板的投影位于第一功率端子的右侧，主功率芯片的右侧为第二功率端子。

在具体的实施例中，辅助陶瓷基板位于第一主陶瓷基板的上侧，第二主陶瓷基板位于第一主陶瓷基板和辅助陶瓷基板的右侧。而辅助陶瓷基板上包括辅助功率芯片5、辅助功率芯片的栅极控制端子11、辅助功率芯片的源极控制端子12和第一电容端子13；第一主陶瓷基板上包括主功率芯片4、驱动板3和第一功率端子6；第二主陶瓷基板上包括第二电容端子14和第二功率端子7。其中，在辅助陶瓷基板上，辅助功率芯片的栅极控制端子11的左侧为辅助功率芯片的源极控制端子12，辅助功率芯片的栅极控制端子11的右侧为辅助功率芯片5，辅助功率芯片5的右侧为第一电容端子13。在第一主陶瓷基板上，驱动板3的投影位于主功率芯片4的左侧，驱动板3的投影位于第一功率端子6的右侧，主功率芯片4的右侧为第二功率端子7，在第二主陶瓷基板上，第二功率端子7的上侧为第二电容端子14。根据本申请提供的各器件的位置关系，保证功率电路的大电流流经路径为第一功率端子6、主功率芯片、第二功率端子7，而用于均压的辅助芯片不增加主功率的回路寄生电感，如图3所示，其中黑色箭头表示主功率大电流。

而在整体的器件串联单元模块中，作为一种优选，还包括主功率芯片栅极驱动电阻，其设置在驱动板上。

综上述实施例所述，具体的一种器件串联单元模块的平面图如图7所示，其中，4为主功率芯片、5为辅助功率芯片、6为第一功率端子、7为第二功率端子、8为主功率芯片的栅极控制端子、9为主功率芯片的源极控制端子，10为主功率芯片栅极驱动电阻、11为辅助功率芯片的栅极控制端子、12为辅助功率芯片的源极控制端子、13为第一电容端子、14为第二电容端子、16为主功率芯片源极键合线、17为主功率芯片栅极键合线、18为主功率芯片源极控制键合线、19为辅助功率芯片源极键合线、20为辅助功率芯片栅极键合线、21为辅助功率芯片源极控制键合线。

其中，主功率芯片源极键合线16用于连接主功率芯片4和第二主陶瓷基板；主功率芯片栅极键合线17经由主功率芯片栅极驱动电阻10连接主功率芯片4和主功率芯片的栅极控制端子8；主功率芯片源极控制键合线18用于连接主功率芯片4和主功率芯片的源极控制端子9；辅助功率芯片源极键合线19用于连接辅助功率芯片5和第一主陶瓷基板；辅助功率芯片栅极键合线20用于连接辅助功率芯片5和辅助功率芯片的栅极控制端子11；辅助功率芯片源极控制键合线21用于连接辅助功率芯片5和辅助功率芯片的源极控制端子12。

在上述实施例的基础上，作为一种优选的实施例，第一主陶瓷基板的上层铜层包括主漏极区；

主漏极区与主功率芯片的漏极和第一功率端子焊接互连；

第二主陶瓷基板的上层铜层包括主源极区；

主源极区与第二功率端子和第二电容端子焊接互连；

辅助陶瓷基板的上层铜层包括辅助漏极区、辅助栅极区和辅助源极区；

辅助漏极区与辅助功率芯片的漏极和第一电容端子焊接互连，辅助栅极区与辅助芯片的栅极控制端子互连，辅助源极区与辅助功率芯片的源极控制端子互连。

在上述实施例的基础上，作为一种优选的实施例，第二主陶瓷基板上的主源极区通过绑定线、铜线或铜夹中任意一种方式与主功率芯片的源极互连；

第一主陶瓷基板上的主漏极区通过绑定线、铜线或铜夹中任意一种方式与辅助功率芯片的源极互连。

在具体的实施例中，第一主陶瓷基板和主功率芯片4以及第一功率端子6的连接方式为：第一主陶瓷基板的上层铜层包括主漏极区，主漏极区与主功率芯片4的漏极和第一功率端子6焊接互连；第二主陶瓷基板和第二功率端子7以及第二电容端子14的连接方式为：第二主陶瓷基板的上层铜层包括主源极区，主源极区与第二功率端7子和第二电容端子14焊接互连；辅助陶瓷基板和辅助功率芯片5、第一电容端子13、辅助功率芯片的栅极控制端子11和辅助功率芯片的源极控制端子12的连接方式为：辅助陶瓷基板的上层铜层包括辅助漏极区、辅助栅极区和辅助源极区；辅助漏极区与辅助功率芯片5的漏极和第一电容端子13焊接互连，辅助栅极区与辅助芯片的栅极控制端子11互连，辅助源极区与辅助功率芯片的源极控制端子12互连。

综上述内容可知，第二主陶瓷基板和主功率芯片通过键合线相连，具体的连接方式为：第二主陶瓷基板上的主源极区通过绑定线、铜线或铜夹中任意一种方式与主功率芯片的源极互连；第一主陶瓷基板和辅助功率芯片通过键合线相连，具体的连接方式为：第一主陶瓷基板上的主漏极区通过绑定线、铜线或铜夹中任意一种方式与辅助功率芯片的源极互连。

其中，需要说明的是，本申请实施例提供的连接方式仅是一种可以实现的方式，但是不限于只有该种实现方式，可以根据用户的需要，自行设置。

在上述实施例的基础上，作为一种优选的实施例：高压隔离基板、散热基板；

其中，第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板的下层铜层与高压隔离基板的上层铜层焊接；

高压隔离基板的下层铜层与散热基板焊接。

还包括：多孔铜基应力缓冲层；

其中，多孔铜基应力缓冲层设置在主功率芯片的上表面和辅助功率芯片的上表面。

在具体的实施例中，器件串联单元模块还包括高压隔离基板、散热基板和多孔铜基应力缓冲层，其中由于多孔铜基应力缓冲层设置在主功率芯片的上表面和辅助功率芯片的上表面，因此多孔铜基应力缓冲层分为主功率芯片的源极多孔铜基应力缓冲层和辅助功率芯片的源极多孔铜基应力缓冲层。除此之外，还包括：主功率芯片的漏极焊盘连接层、主功率芯片的源极焊盘、陶瓷基板连接层、驱动板连接层、高压隔离基板连接层、主功率芯片的源极多孔铜基应力缓冲层、辅助功率芯片的源极焊盘、辅助功率芯片的漏极焊盘连接层、辅助功率芯片的源极多孔铜基应力缓冲层。其中，以主功率芯片为例，如图8所示，17为主功率芯片栅极键合线、18为主功率芯片源极控制键合线、22为主功率芯片的漏极焊盘连接层、23为主功率芯片的源极焊盘、27为主功率芯片源极多孔铜基应力缓冲层。辅助功率芯片结构与主功率芯片结构相同，包括：辅助功率芯片源极键合线、辅助功率芯片栅极键合线、辅助功率芯片源极控制键合线、辅助功率芯片源极焊盘、辅助芯片漏极焊盘连接层和辅助功率芯片源极多孔铜基应力缓冲层。图9为垂直结构示意图，其中1为高压隔离基板、2为陶瓷基板、3为驱动板、15为散热基板、24为陶瓷基板连接层、25为驱动板连接层、26为高压隔离基板连接层。

其中，陶瓷基板连接层24用于连接陶瓷基板2和高压隔离基板1；驱动板连接层25用于连接驱动板3和陶瓷基板2中的第一主陶瓷基板；高压隔离基板连接层26用于连接高压隔离基板1和散热基板15。

本申请提供的一种器件串联单元模块，包括主功率芯片、辅助功率芯片、驱动板、陶瓷基板、第一电容端子、第二电容端子、主功率芯片的栅极控制端子、主功率芯片的源极控制端子、辅助功率芯片的栅极控制端子和辅助功率芯片的源极控制端子；其中陶瓷基板包括第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板；驱动板位于所述第一主陶瓷基板上；主功率芯片和辅助功率芯片集成封装，主功率芯片设置在第一主陶瓷基板上；主功率芯片的栅极控制端子和主功率芯片的源极控制端子设置在驱动板上，并通过键合线与主功率芯片互连；辅助功率芯片、辅助功率芯片的栅极控制端子、辅助功率芯片的源极控制端子和第一电容端子设置在辅助陶瓷基板上；第二电容端子设置在第二主陶瓷基板上；第一主陶瓷基板与第一功率端子互连，第二主陶瓷基板与第二功率端子互连；第二主陶瓷基板通过键合线与第一主功率芯片互连，第一主陶瓷基板通过键合线与辅助功率芯片互连。可见，本申请提供的器件串联单元模块中，通过将主功率芯片和辅助功率芯片进行集成封装，压缩了主功率芯片和辅助功率芯片的环路面积，而且本申请中的陶瓷基板和驱动板在不同的层面上，驱动板不影响陶瓷基板中的第一主陶瓷基板、第二主陶瓷基板和辅助陶瓷基板上的电流流向，整体上又降低了主功率电流的流经路线，减小了电路中的寄生电感，减小主功率芯片、辅助功率芯片以及之间的连接带来的开关尖刺。同时本申请中的主功率芯片、辅助功率芯片与陶瓷基板和陶瓷基板与高压隔离基板采用低界面热阻铜烧结界面，高效的散热封装设计可提升同等芯片数量单元模块的通流能力。各功率芯片源极采用铜线键合方法，可提升芯片源极的电流承载能力和高温极端环境的服役寿命。

根据上述内容可知，本申请还提供一种器件串联模块，包括N个上的器件串联单元模块，N个器件串联单元模块串联连接；位于首个的器件串联单元模块的第一主陶瓷基板与第一功率端子互连；位于末个的器件串联单元模块的第二主陶瓷基板与第二功率端子互连；位于第M个器件串联单元模块的第一主陶瓷基板通过金属条与第M-1个器件串联单元模块的第二主陶瓷基板互连，其中N为大于零的整数，M为大于1且不大于N的整数。如图10、11和12所示，也就是多个器件串联单元模块串联相连，其中只有首个器件串联单元模块的第一主陶瓷基板上连接第一功率端子，末个器件串联单元模块的第二主陶瓷基板上连接第二功率端子，其余位于首个和末个器件串联单元模块中间的器件串联单元模块的第一主陶瓷基板和第二主陶瓷基板上设置的都是金属条，也就是说，用金属条用于连接两个器件串联单元模块，作为两个功率端子实现电流的传输。其本申请提供的一种器件串联模块，进一步实现主功率回路的最小化，降低低寄生电感，减小主功率芯片的开关振荡以及改善若干单元模块串联应用鲁棒性。

其中，需要说明的是，金属条仅是一种可以实现的方式，但是不限于只有该种实现方式，可以根据用户的需要，自行设置。

为解决上述技术问题，本申请提供一种用于上述的器件串联单元模块的封装方法，包括如下步骤：

步骤一：在主功率芯片的漏极焊盘和源极焊盘、以及辅助功率芯片的漏极焊盘和源极焊盘上预制烧结铜薄膜，以形成附着有烧结铜薄膜的主功率芯片和附着有烧结铜薄膜的辅助功率芯片。

在具体的实施例中，也就是分别在主功率芯片的漏极焊盘和辅助功率芯片的漏极焊盘上预制10μm～100μm厚度的烧结铜薄膜；然后将带有10μm～100μm厚度的烧结铜薄膜的主功率芯片和带有10μm～100μm厚度的烧结铜薄膜的辅助功率芯片放置在小于100℃的氮气无氧气氛下干燥1～30分钟，以在主功率芯片的漏极焊盘和辅助功率芯片的漏极焊盘上形成烧结铜薄膜；其次分别在主功率芯片的源极焊盘和辅助功率芯片的源极焊盘上预制30μm～200μm厚度的烧结铜薄膜；将带有30μm～200μm厚度的烧结铜薄膜的主功率芯片和带有30μm～200μm厚度的烧结铜薄膜的辅助功率芯片放置在小于150℃的氮气无氧气氛下干燥10～20分钟，以在主功率芯片的源极焊盘和辅助功率芯片的源极焊盘上形成烧结铜薄膜，以形成附着烧结铜薄膜的主功率芯片和附着烧结铜薄膜的辅助功率芯片。

步骤二：在陶瓷基板放置驱动板所在区域预制烧结铜薄膜、在高压隔离基板放置陶瓷基板所在区域预制烧结铜薄膜、在散热基板放置高压隔离基板所在区域预制烧结铜薄膜、在驱动板放置主功率芯片栅极驱动电阻所在区域预制烧结铜薄膜，以形成附着有烧结铜薄膜的陶瓷基板、附着有烧结铜薄膜的高压隔离基板、附着有烧结铜薄膜的散热基板和附着有烧结铜薄膜的驱动板。

在具体的实施例中，在陶瓷基板、高压隔离基板、散热基板和驱动板的烧结区域预制50μm～500μm厚度的烧结铜薄膜；然后将带有50μm～500μm厚度的烧结铜薄膜的陶瓷基板、带有50μm～500μm厚度的烧结铜薄膜的高压隔离基板、带有50μm～500μm厚度的烧结铜薄膜的散热基板和带有50μm～500μm厚度的烧结铜薄膜的驱动板放置在小于100℃的氮气无氧气氛下干燥30～60分钟，以形成附着有烧结铜薄膜的陶瓷基板、附着有烧结铜薄膜的高压隔离基板、附着有烧结铜薄膜的散热基板和附着有烧结铜薄膜的驱动板。

步骤三：将附着有烧结铜薄膜的散热基板、附着有烧结铜薄膜的陶瓷基板、附着有烧结铜薄膜的高压隔离基板和附着有烧结铜薄膜的驱动板叠层放置在各功能区域的相互连接位置，并在无氧压力辅助烧结条件下形成由附着有烧结铜薄膜的散热基板、附着有烧结铜薄膜的陶瓷基板、附着有烧结铜薄膜的高压隔离基板和附着有烧结铜薄膜的驱动板组成的一体化板级烧结组件。

步骤四：在一体化板级烧结组件指定区域放置附着有烧结铜薄膜的主功率芯片、附着有烧结铜薄膜的辅助功率芯片和主功率芯片栅极驱动电阻，并在无氧压力辅助烧结条件下形成芯片级烧结组件。

在具体的实施例中，将一体化板级烧结组件、附着有烧结铜薄膜的主功率芯片、附着有烧结铜薄膜的辅助功率芯片和主功率芯片栅极驱动电阻放置在烧结温度为200℃～300℃，烧结压力为5MPa～20MPa，烧结气氛中氮气含量小于5ppm的环境下烧结1～10分钟，以形成芯片级烧结组件。

步骤五：在芯片级烧结组件的主功率芯片和辅助功率芯片的多孔铜基应力缓冲层区域和功能区指定区域键合主功率芯片的源极键合线和辅助功率芯片的键合线。

其中，需要说明的是，本申请实施例提供的具体数值以及相应的封装方法仅是一种可以实现的方式，但是不限于只有该种实现方式，可以根据用户的需要，自行设置。

可见，本申请通过上述封装方法提供的器件串联单元模块，压缩了主功率芯片和辅助功率芯片的环路面积，以及降低了主功率电流的流经路线，减小了电路中的寄生电感，以便减小主功率芯片、辅助功率芯片以及之间的连接带来的开关尖刺。同时本申请中的主功率芯片、辅助功率芯片与陶瓷基板和陶瓷基板与高压隔离基板采用低界面热阻铜烧结界面，高效的散热封装设计可提升同等芯片数量单元模块的通流能力。各功率芯片源极采用铜线键合方法，可提升芯片源极的电流承载能力和高温极端环境的服役寿命。

以上对本申请所提供的一种器件串联单元模块、封装方法及器件串联模块进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。