显示面板和显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

相关技术中，像素驱动电路中的驱动晶体管存在磁滞现象，驱动晶体管的磁滞现象会导致显示面板的闪烁问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本公开的一个方面，提供一种显示面板，所述显示面板包括：衬底基板、第五导电层、电极层、像素界定层，第五导电层位于所述衬底基板的一侧，所述第五导电层包括电源线；电极层位于所述第五导电层背离所述衬底基板的一侧，所述电极层包括多个电极部，所述电极部包括相连接的本体部和增设部，所述增设部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影至少部分交叠；像素界定层位于所述电极层背离所述衬底基板的一侧，包括多个像素开口，多个所述像素开口与多个所述电极部一一对应设置，所述像素开口在所述衬底基板上的正投影和与其对应的所述电极部的本体部在所述衬底基板的正投影重合。

本公开一种示例性实施例中，多个所述电极部包括三种不同颜色的第一电极部、第二电极部、第三电极部，所述第一电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积大于所述第二电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积，所述第一电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积大于所述第三电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积。

本公开一种示例性实施例中，所述第一电极部为蓝色子像素单元对应的B电极部，所述第二电极部为红色子像素单元对应的R电极部，所述第三电极部为绿色子像素单元对应的G电极部；所述第一电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积大于所述第二电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积；所述第二电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积大于所述第三电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积。

本公开一种示例性实施例中，所述显示面板还包括多个行列分布的像素驱动电路，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；所述第二电极部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影的交叠面积大于所述第三电极部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影的交叠面积，所述第三电极部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影的交叠面积大于所述第一电极部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影的交叠面积。

本公开一种示例性实施例中，多个所述电极部包括：多个R电极部、多个G电极部、多个B电极部，行方向上相邻的R电极部和B电极部之间设置有两个沿列方向分布的G电极部。

本公开一种示例性实施例中，所述R电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积为S1，所述R电极部的本体部在所述衬底基板上的正投影的面积为S2，S1/S2大于等于0.8且小于等于1.9。

本公开一种示例性实施例中，所述G电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积为S3，所述G电极部的本体部在所述衬底基板上的正投影的面积为S4，S3/S4大于等于1且小于等于1.7。

本公开一种示例性实施例中，所述B电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积为S5，所述B电极部的本体部在所述衬底基板上的正投影的面积为S6，S5/S6大于等于1.6且小于等于2。

本公开一种示例性实施例中，所述R电极部的本体部在所述衬底基板上的正投影的面积为S2，所述R电极部的增设部在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影的交叠面积为S7，S7/S2大于等于0.04且小于等于1.14。

本公开一种示例性实施例中，所述G电极部的增设部包括第一增设部和第二增设部，在位于同一行相邻列的R电极部和G电极部中，所述G电极部的第一增设部在所述衬底基板上的正投影位于所述G电极部的本体部在所述衬底基板上的正投影面向所述R电极部在所述衬底基板上的正投影的一侧，所述G电极部的第二增设部在所述衬底基板上的正投影位于所述G电极部的本体部在所述衬底基板上的正投影面向另一G电极部在所述衬底基板上的正投影的一侧；所述G电极部的本体部在所述衬底基板上的正投影的面积为S4，所述G电极部的增设部在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影的交叠面积为S8，S8/S4大于等于0.1且小于等于0.8。

本公开一种示例性实施例中，所述B电极部的增设部包括第三增设部和第四增设部，在位于同一行相邻列的B电极部和G电极部中，所述B电极部的第三增设部在所述衬底基板上的正投影位于所述B电极部的本体部在所述衬底基板上的正投影面向所述G电极部在所述衬底基板上的正投影的一侧，所述B电极部的第四增设部在所述衬底基板上的正投影位于所述B电极部的本体部在所述衬底基板上的正投影远离所述B电极部的第三增设部在衬底基板上的正投影的一侧；所述B电极部的本体部在所述衬底基板上的正投影的面积为S6，所述B电极部的增设部在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影的交叠面积为S9，S9/S6大于等于0.1且小于等于0.5。

本公开一种示例性实施例中，所述第五导电层还包括多个第七桥接部，多个所述第七桥接部与多个所述电极部一一对应设置，所述电极部通过过孔连接与其对应设置的所述第七桥接部；所述R电极部通过第一过孔连接所述第七桥接部，所述R电极部包括相对设置的第一侧边和第二侧边，所述R电极部的第一侧边和第二侧边在衬底基板上的正投影沿列方向延伸，在位于同一行相邻列的R电极部和G电极部中，所述R电极部的第一侧边在所述衬底基板上的正投影位于所述R电极部第二侧边在所述衬底基板上的正投影与所述G电极部在所述衬底基板上的正投影之间，所述R电极部的第一侧边在所述衬底基板上的正投影的延长线经过所述第一过孔在所述衬底基板上的正投影；所述B电极部通过第二过孔连接所述第七桥接部，所述B电极部包括相对的第三侧边和第四侧边，所述B电极部的第三侧边和第四侧边在所述衬底基板上的正投影均沿列方向延伸，所述B电极部的第三侧边和第四侧边在所述衬底基板上的正投影的延长线位于所述第二过孔在所述衬底基板上的正投影的两侧。

本公开一种示例性实施例中，所述显示面板还包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管、第六晶体管、第七晶体管；所述第一晶体管的第一极连接所述驱动晶体管的栅极，所述第一晶体管的第二极连接第一初始信号线，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第七晶体管的第一极连接所述第六晶体管的第二极，所述第七晶体管的第二极连接第二初始信号线。所述显示面板还包括：第一有源层、第二有源层、第四导电层，第一有源层位于所述衬底基板和所述第五导电层之间，所述第一有源层包括第三有源部、第六有源部、第七有源部、第十有源部、第十一有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区，所述第十有源部连接于所述第七有源部和所述第六有源部之间，所述第十一有源部连接于所述第六有源部和所述第三有源部之间；第二有源层位于所述第一有源层和所述第五导电层之间，所述第二有源层包括第一有源部和第二有源部、第十二有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部与所述第一有源部连接，用于形成所述第二晶体管的沟道区，所述第十二有源部连接于所述第二有源部远离所述第一有源部的一端；第四导电层位于所述第二有源层和所述第五导电层之间，所述第四导电层包括第二桥接部、第三桥接部，所述第二桥接部通过过孔连接所述第十有源部，所述第三桥接部分别通过过孔连接所述第十一有源部和所述第十二有源部；所述第二桥接部和所述第三桥接部在列方向上相对设置。

本公开一种示例性实施例中，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；所述像素驱动电路包括驱动晶体管、第六晶体管、第七晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第七晶体管的第一极连接所述第六晶体管的第二极，所述第七晶体管的第二极连接第二初始信号线。所述显示面板还包括：第一有源层、第四导电层，第一有源层位于所述衬底基板和所述第五导电层之间，所述第一有源层包括第三有源部、第六有源部、第七有源部、第十有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区，所述第十有源部连接于所述第七有源部和所述第六有源部之间；第四导电层位于所述第一有源层和所述第五导电层之间，所述第四导电层包括第一桥接部和第二桥接部，所述第二桥接部通过过孔连接所述第十有源部，所述第一桥接部与所述重复单元一一对应设置，且所述第一桥接部通过过孔连接所述电源线；在行方向上相邻的所述第二桥接部在所述衬底基板上的正投影之间的距离等于L5，在行方向上相邻所述第二桥接部和所述第一桥接部在所述衬底基板上的正投影之间的距离等于L6，L5/L6大于等于0.8且小于等于1.2。

本公开一种示例性实施例中，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；所述像素驱动电路包括驱动晶体管、第四晶体管、第五晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第五晶体管的第一极连接所述电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极。所述显示面板还包括：第一有源层、第四导电层，第一有源层所述第一有源层位于所述衬底基板和所述第五导电层之间，所述第一有源层还包括：第三有源部、第五有源部、第八有源部、第九有源部，第三有源部用于形成所述驱动晶体管的沟道区；第五有源部用于形成所述第五晶体管的沟道区；第八有源部连接于所述第五有源部远离所述第三有源部的一侧；第九有源部连接于同一所述重复单元中两所述第八有源部之间；第四导电层位于所述第一有源层和所述第五导电层之间，所述第四导电层包括：多个第一桥接部，多个所述第一桥接部与多个所述重复单元一一对应设置，所述第一桥接部通过过孔连接所述第九有源部，且所述第一桥接部通过过孔连接所述电源线；所述第一桥接部包括用于连接所述第九有源部的第一过孔连接部和用于连接所述电源线的两个第二过孔连接部，两所述第二过孔连接部连接于所述第一过孔连接部的两侧，且所述第一桥接部上形成有位于所述第一过孔连接部和所述第二过孔连接部之间的缺口；所述电源线在所述衬底基板上的正投影、所述数据线在所述衬底基板上的正投影均沿列方向延伸，每列所述像素驱动电路对应设置一条所述电源线和一条所述数据线；所述数据线包括直线延伸部，所述直线延伸部在所述衬底基板上的正投影沿列方向直线延伸；在同一所述重复单元中，两条所述数据线在所述衬底基板上的正投影位于两条所述电源线在所述衬底基板上的正投影之间，且所述数据线的直线延伸部在所述衬底基板上的正投影和与其相邻的所述电源线在所述衬底基板上的正投影在行方向上的最小距离为L1，所述缺口在所述衬底基板上的正投影在行方向上的尺寸为L4，L1/L4大于等于0.9且小于等于1.1。

本公开一种示例性实施例中，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；所述像素驱动电路包括驱动晶体管、第四晶体管、第五晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第五晶体管的第一极连接所述电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述电源线在所述衬底基板上的正投影、所述数据线在所述衬底基板上的正投影均沿列方向延伸，每列所述像素驱动电路对应设置一条所述电源线和一条所述数据线；所述数据线包括直线延伸部，所述直线延伸部在所述衬底基板上的正投影沿列方向直线延伸；在同一所述重复单元中，两条所述数据线在所述衬底基板上的正投影位于两条所述电源线在所述衬底基板上的正投影之间，且所述数据线的直线延伸部在所述衬底基板上的正投影和与其相邻的所述电源线在所述衬底基板上的正投影在行方向上的最小距离为L1，两所述数据线中直线延伸部在所述衬底基板上的正投影在行方向上的最小距离为L2，L1/L2大于等于1.4。

本公开一种示例性实施例中，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第四晶体管、第五晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第五晶体管的第一极连接所述电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述电源线在所述衬底基板上的正投影、所述数据线在所述衬底基板上的正投影均沿列方向延伸，每列所述像素驱动电路对应设置一条所述电源线和一条所述数据线；所述数据线包括直线延伸部，所述直线延伸部在所述衬底基板上的正投影沿列方向直线延伸；所述数据线的直线延伸部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影在行方向上的最小距离为L1，所述数据线的直线延伸部在所述衬底基板上的正投影在行方向上的尺寸为L3，L1/L3大于等于1.4且小于等于3。

本公开一种示例性实施例中，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，所述第一晶体管的第二极连接第一初始信号线，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述显示面板还包括：第一有源层、第二有源层，第一有源层位于所述衬底基板和所述第五导电层之间，所述第一有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；第二有源层位于所述第一有源层和所述第五导电层之间，所述第二有源层包括：第一有源部和第二有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部与所述第一有源部连接，用于形成所述第二晶体管的沟道区；所述电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在行方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在行方向上的尺寸；所述第二延伸部在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影、所述第二有源部在所述衬底基板上的正投影。

本公开一种示例性实施例中，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；每列所述像素驱动电路对应设置一条所述电源线，在行方向上相邻所述重复单元中，相邻所述电源线的所述第二延伸部相连接；所述像素驱动电路包括驱动晶体管、电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接所述电源线，所述显示面板还包括：第一有源层、第二导电层，第一有源层位于所述衬底基板和所述第五导电层之间，所述第一有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；第二导电层位于所述第一有源层和所述第五导电层之间，所述第二导电层包括：第一导电部，所述第一导电部用于形成所述电容的第二电极；在同一所述重复单元中，相邻所述第一导电部连接。

本公开一种示例性实施例中，在同一所述重复单元中，相邻所述第一导电部通过第一连接部连接；所述像素驱动电路包括驱动晶体管、第五晶体管，所述第五晶体管的第一极连接所述电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述第一有源层还包括：第五有源部、第八有源部、第九有源部，第五有源部用于形成所述第五晶体管的沟道区；第八有源部连接于所述第五有源部远离所述第三有源部的一侧；第九有源部连接于同一所述重复单元中两所述第八有源部之间；所述显示面板还包括：第一导电层、第四导电层，第一导电层位于所述第一有源层和所述第五导电层之间，所述第一导电层包括：使能信号线，所述使能信号线在所述衬底基板上的正投影沿行方向延伸，且覆盖所述第五有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第五晶体管的栅极；第四导电层位于所述第一导电层和所述第五导电层之间，所述第四导电层包括：多个第一桥接部，多个所述第一桥接部与多个所述重复单元一一对应设置，所述第一桥接部分别通过过孔连接所述第九有源部、第一连接部，且所述第一桥接部通过过孔连接所述电源线。

本公开一种示例性实施例中，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第四晶体管、第六晶体管、第七晶体管、电容，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第七晶体管的第一极连接所述第六晶体管的第二极，所述第七晶体管的第二极连接第二初始信号线，所述电容的第一电极连接所述驱动晶体管的栅极，第二电极连接所述电源线；所述显示面板还包括：第一有源层、第一导电层，第一有源层位于所述衬底基板和所述第五导电层之间，所述第一有源层包括：第三有源部、第四有源部、第六有源部、第七有源部，第三有源部用于形成所述驱动晶体管的沟道区；第四有源部连接于所述第三有源部的一侧，用于形成所述第四晶体管的沟道区；第六有源部连接于所述第三有源部远离所述第四有源部的一侧，用于形成所述第六晶体管的沟道区；第七有源部连接于所述第六有源部远离所述第三有源部的一侧，用于形成所述第七晶体管的沟道区；第一导电层位于所述第一有源层和所述第五导电层之间，所述第一导电层包括：第二栅线、使能信号线、第二复位信号线、第二导电部，第二栅线在所述衬底基板上的正投影沿行方向延伸且覆盖所述第四有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；使能信号线在所述衬底基板上的正投影沿行方向延伸且覆盖所述第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第六晶体管的栅极；第二复位信号线在所述衬底基板上的正投影沿行方向延伸且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；第二导电部，在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第二导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极；其中，在同一所述像素驱动电路中，所述第二导电部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述使能信号线在所述衬底基板上的正投影之间；所述第二复位信号线在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧。

本公开一种示例性实施例中，本行像素驱动电路中的第二栅线复用为上一行像素驱动电路中的第二复位信号线。

本公开一种示例性实施例中，所述像素驱动电路还包括第一晶体管、第二晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，所述第一晶体管的第二极连接第一初始信号线，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述显示面板还包括：第二导电层、第二有源层、第三导电层，第二导电层位于所述第一导电层和所述第五导电层之间；第二有源层位于所述第二导电层和所述第五导电层之间，所述第二有源层包括：第一有源部、第二有源部，第一有源部用于形成所述第一晶体管的沟道区；第二有源部连接所述第一有源部，用于形成所述第二晶体管的沟道区；第三导电层位于所述第二有源层和所述第五导电层之间，所述第三导电层包括：第一复位信号线、第一栅线，第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的顶栅；第一栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅；在同一所述像素驱动电路中，所述第一栅线在所述衬底基板上的正投影位于所述第二导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间，所述第一复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧。

本公开一种示例性实施例中，所述第二导电层包括：所述第一初始信号线、第三复位信号线、第三栅线，所述第一初始信号线在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧；第三复位信号线通过过孔连接所述第一复位信号线，在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第三复位信号线的部分结构用于形成所述第一晶体管的底栅；第三栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第二晶体管的底栅。

本公开一种示例性实施例中，所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接所述电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极，栅极连接所述使能信号线；所述第一晶体管、第二晶体管为N型晶体管；所述驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。

本公开一种示例性实施例中，所述显示面板还包括：第二导电层、第三导电层、第四导电层，第二导电层位于所述第一导电层和所述第五导电层之间；第三导电层位于所述第二导电层和所述第五导电层之间；第四导电层位于所述第三导电层和所述第五导电层之间，所述第四导电层包括所述第二初始信号线。

本公开一种示例性实施例中，多个所述电极部包括：多个R电极部、多个G电极部、多个B电极部；多个所述电极部沿行列方向阵列分布，多个所述电极部包括在行方向依次交替分布的第一电极列和第二电极列，所述第一电极列包括沿列方向依次交替分布的R电极部和B电极部，所述第二电极列包括沿列方向间隔分布的多个G电极部；多个所述电极部包括在列方向依次交替分布的第一电极行和第二电极行，所述第一电极行包括沿行方向依次交替分布的R电极部和B电极部，所述第二电极行包括沿行方向间隔分布的多个G电极部。

本公开一种示例性实施例中，所述R电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积为S10，所述R电极部的本体部在所述衬底基板上的正投影的面积为S11，S10/S11大于等于1.1且小于等于2；所述G电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积为S12，所述G电极部的本体部在所述衬底基板上的正投影的面积为S13，S12/S13大于等于0.2且小于等于1；所述B电极部在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积为S14，所述B电极部的本体部在所述衬底基板上的正投影的面积为S15，S14/S15大于等于0.8且小于等于1.5。

本公开一种示例性实施例中，所述R电极部的本体部在所述衬底基板上的正投影的面积为S11，所述R电极部的增设部在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影的交叠面积为S16，S16/S11大于等于0.2且小于等于1.1；所述G电极部的本体部在所述衬底基板上的正投影的面积为S13，所述G电极部的增设部在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影的交叠面积为S17，S17/S13大于等于0.15且小于等于0.95；所述B电极部的本体部在所述衬底基板上的正投影的面积为S15，所述B电极部的增设部在所述衬底基板上的正投影和所述电源线在所述衬底基板上的正投影的交叠面积为S18，S18/S15大于等于0.05且小于等于0.4。

本公开一种示例性实施例中，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；所述像素驱动电路包括驱动晶体管、第四晶体管、第五晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第五晶体管的第一极连接所述电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述电源线在所述衬底基板上的正投影、所述数据线在所述衬底基板上的正投影均沿列方向延伸，每列所述像素驱动电路对应设置一条所述电源线和一条所述数据线；所述电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在行方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在行方向上的尺寸；在同一所述重复单元中，两条所述数据线在所述衬底基板上的正投影位于两条所述电源线在所述衬底基板上的正投影之间；在行方向上相邻所述重复单元中，相邻所述电源线的所述第二延伸部相连接；所述R电极部在所述衬底基板上的正投影和相连接的两所述第二延伸部在所述衬底基板上的正投影均交叠，所述B电极部在所述衬底基板上的正投影和相连接的两所述第二延伸部在所述衬底基板上的正投影均交叠，所述G电极部在所述衬底基板上的正投影和同一所述重复单元中两所述数据线在所述衬底基板上的正投影均交叠。

根据本公开的一个方面，提供一种显示装置，其中，该显示装置包括上述的显示面板。

本公开通过在电极部上设置增设部以增加电极部与电源线的交叠面积，从而增加了发光单元电极部的自身电容，进而延长了发光单元发光前的充电时长。即该设置可以减小发光单元在驱动晶体管电流输出不稳定时段发光的时长，从而该设置可以改善显示面板的闪烁问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中像素驱动电路的电路结构示意图；

图2为图1所示的像素驱动电路一种驱动方法中各节点的时序图；

图3为本公开显示面板一种示例性实施例的结构版图；

图4为图3中第五导电层的结构版图；

图5为图3中电极层的结构版图；

图6为驱动晶体管在不同灰阶下栅漏极电压的仿真变化曲线图；

图7为本公开显示面板另一种示例性实施例中的结构版图；

图8为图7中遮光层的结构版图；

图9为图7中第一有源层的结构版图；

图10为图7中第一导电层的结构版图；

图11为图7中第二导电层的结构版图；

图12为图7中第二有源层的结构版图；

图13为图7中第三导电层的结构版图；

图14为图7中第四导电层的结构版图；

图15为图7中第五导电层的结构版图；

图16为图7中遮光层、第一有源层的结构版图；

图17为图7中遮光层、第一有源层、第一导电层的结构版图；

图18为图7中遮光层、第一有源层、第一导电层、第二导电层的结构版图；

图19为图7中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；

图20为图7中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；

图21为图7中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图22为图7中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图；

图23为相关技术中像素驱动电路数据信号端和第一电源端的实测时序图；

图24为相关技术中显示面板在特定画面中的显示状态图；

图25为显示面板的沿图7中虚线AA剖开的部分剖视图；

图26为本公开显示面板另一种示例性实施例中的结构版图；

图27为图26中第五导电层和电极层的结构版图；

图28为图26中第五导电层的结构版图；

图29为图26中电极层的结构版图；

图30为图26中沿虚线BB的部分剖视图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为相关技术中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第二栅极驱动信号端G2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；驱动晶体管T3的栅极连接节点N；第二晶体管T2的第一极连接节点N，第二极连接驱动晶体管T3的第二极，栅极连接第一栅极驱动信号端G1；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第二极连接第七晶体管T7的第一极，栅极连接使能信号端EM，第七晶体管T7的第二极连接第二初始信号端Vinit2，栅极连接第二复位信号端Re2；第一晶体管T1的第一极连接节点N，第二极连接第一初始信号端Vinit1，栅极连接第一复位信号端Re1；电容C的第一电极连接节点N，第二电极连接第一电源端VDD。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1和第二晶体管T2可以为N型晶体管，例如，第一晶体管T1和第二晶体管T2可以为N型金属氧化物晶体管，N型金属氧化物晶体管具有较小的漏电流，从而可以避免发光阶段，节点N通过第一晶体管T1和第二晶体管T2漏电。同时，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，例如，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型低温多晶体硅晶体管，P型低温多晶体硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第一初始信号端和第二初始信号端可以根据实际情况输出相同或不同电压信号。

如图2所示，为图1中像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序。该像素驱动电路的驱动方法可以包括第一复位阶段t1、补偿阶段t2，第二复位阶段t3、发光阶段t4。在第一复位阶段t1：第一复位信号端Re1输出高电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向节点N写入电压Vdata+Vth(即电压Vdata与Vth之和)，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压，在第二复位阶段t3，第二复位信号端Re2输出低电平信号，第七晶体管T7导通，第二初始信号端Vinit2向第六晶体管T6的第二极输入初始信号。发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。

驱动晶体管输出电流公式如下：

I＝(μWCox/2L)(Vgs-Vth)

其中，I为驱动晶体管输出电流；μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。

根据上述驱动晶体管输出电流公式，将本公开像素驱动电路中驱动晶体管的栅极电压Vdata+Vth和源极电压Vdd带入上述公式可以得到：本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)

然而，由于驱动晶体管T3存在磁滞现象，尤其在低频显示中，驱动晶体管的磁滞现象更加明显，驱动晶体管的磁滞现象会造成像素驱动电路发光阶段初期驱动晶体管的输出电流并不能达到目标灰阶所要求的驱动电流，从而导致显示面板出现闪烁现象。

基于此，本示例性实施例提供一种显示面板，该显示面板可以包括衬底基板、第五导电层、电极层、像素界定层，如图3-5所示，图3为本公开显示面板一种示例性实施例的结构版图，图4为图3中第五导电层的结构版图，图5为图3中电极层的结构版图。第五导电层位于所述衬底基板的一侧，所述第五导电层包括电源线VDD；电极层位于所述第五导电层背离所述衬底基板的一侧，所述电极层包括R电极部R、G电极部G、B电极部B，R电极部R包括相连接的本体部R1和增设部R3，G电极部G包括相连接的本体部G1和增设部G3，B电极部B包括相连接的本体部B1和增设部B3，各个电极部的增设部在所述衬底基板上的正投影和所述电源线VDD在所述衬底基板上的正投影至少部分交叠；像素界定层位于所述电极层背离所述衬底基板的一侧，像素界定层包括多个像素开口(未画出)，多个所述像素开口与多个所述电极部一一对应设置，所述像素开口在所述衬底基板上的正投影和与其对应的所述电极部的本体部在所述衬底基板的正投影重合。其中，像素开口内用于形成发光单元，电极部的增设部可以指电极部中除了本体部以外的所有结构。

本示例性实施例通过在电极部上设置增设部以增加电极部与电源线VDD的交叠面积，从而增加了发光单元电极部的自身电容，进而延长了发光单元发光前的充电时长。本示例性实施例中，上述驱动晶体管电流输出不稳定时段可以完全位于或至少部分位于发光单元的充电时段，即该设置可以减小发光单元在驱动晶体管电流输出不稳定时段发光的时长，从而该设置可以改善显示面板的闪烁问题。

如图6所示，为驱动晶体管在不同灰阶下栅漏极电压的仿真变化曲线图。其中，A表示高灰阶下驱动晶体管栅漏电压随时间的变化曲线，B表示中灰阶下驱动晶体管栅漏电压随时间的变化曲线，C1表示低灰阶下发光单元电极部电容为0时驱动晶体管栅漏电压随时间的变化曲线，C2表示低灰阶下发光单元电极部电容为13f时驱动晶体管栅漏电压随时间的变化曲线。根据图6可以看出，在低灰阶下，当发光单元电极部的电容增加时，驱动晶体管栅漏电压会延时t时长才能到达能够正常驱动发光单元发光的电压V。即该仿真图可以说明通过增加发光单元电极的电容可以延长发光单元的充电时长。

本示例性实施例中，如图3-5所示，该显示面板中像素单元可以为GGRB分布。即所述R电极部R、G电极部G、B电极部B可以沿同一电极行依次交替分布；在同一电极行中，R电极部R和B电极部B之间设置有两个沿列方向分布的G电极部G，在相邻电极行中，同一颜色的电极部位于不同列，在相间隔一电极行的两电极行中，同一颜色的电极部位于同一列。其中，R电极部可以为红色发光单元的阳极，G电极部可以为绿色发光单元的阳极，B电极部可以为蓝色发光单元的阳极。应该理解的是，在其他示例性实施例中，该显示面板的像素单元还可以以其他方式分布，例如，真RGB分布方式等。

本示例性实施例中，该显示面板中的像素驱动电路可以如图1所示，应该理解的是，在其他示例性实施例中，显示面板中的像素驱动电路还可以为其他结构。只要显示面板存在由于驱动晶体管磁滞现象造成的闪存问题，均可以通过上述结构进行改善。

本示例性实施例中，如图3-5所示，所述R电极部R在所述衬底基板上的正投影与所述电源线VDD在所述衬底基板上的正投影的交叠面积为S1，所述R电极部的本体部R1在所述衬底基板上的正投影的面积为S2，S1/S2可以大于等于0.8且小于等于1.9，例如，S1/S2可以等于0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9等。

本示例性实施例中，如图3-5所示，所述G电极部G在所述衬底基板上的正投影与所述电源线VDD在所述衬底基板上的正投影的交叠面积为S3，所述G电极部的本体部G1在所述衬底基板上的正投影的面积为S4，S3/S4可以大于等于1且小于等于1.7，例如，S3/S4可以等于1、1.1、1.2、1.3、1.4、1.5、1.6、1.7等。

本示例性实施例中，如图3-5所示，所述B电极部B在所述衬底基板上的正投影与所述电源线在所述衬底基板上的正投影的交叠面积为S5，所述B电极部的本体部B1在所述衬底基板上的正投影的面积为S6，S5/S6可以大于等于1.6且小于等于2，例如，S5/S6可以等于1.6、1.7、1.8、1.9、2等。

本示例性实施例中，如图3-5所示，所述R电极的增设部包括第五增设部R35，在位于同一行相邻列的R电极部R和G电极部G中，所述R电极部R的第五增设部R35在所述衬底基板上的正投影位于所述R电极部的本体部R1在所述衬底基板上的正投影面向所述G电极部G在所述衬底基板正投影的一侧。所述R电极部的本体部R1在所述衬底基板上的正投影的面积为S2，所述R电极部的增设部R3在所述衬底基板上的正投影和电源线在衬底基板上的正投影的交叠面积为S7，S7/S2可以大于等于0.04且小于等于1.14，例如S7/S2可以等于0.04、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.14。

本示例性实施例中，如图3-5所示，所述G电极部的增设部G3可以包括第一增设部G31和第二增设部G32，在位于同一行相邻列的R电极部和G电极部中，所述G电极部的第一增设部G31在所述衬底基板上的正投影位于所述G电极部的本体部G1在所述衬底基板上的正投影面向所述R电极部R在衬底基板上的正投影的一侧，所述G电极部的第二增设部G32在所述衬底基板上的正投影位于所述G电极部的本体部G1在所述衬底基板上的正投影面向另一G电极部在所述衬底基板上的正投影的一侧。所述G电极部的本体部G1在所述衬底基板上的正投影的面积为S4，所述G电极部的增设部G3在所述衬底基板上的正投影和电源线在衬底基板上的正投影的交叠面积为S8，S8/S4可以大于等于0.1且小于等于0.8，例如，S8/S4可以等于0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8等。

本示例性实施例中，如图3-5所示，所述B电极部的增设部可以包括第三增设部B31和第四增设部B32，在位于同一行相邻列的B电极部和G电极部中，所述B电极部的第三增设部B31在所述衬底基板上的正投影位于所述B电极部的本体部B1在所述衬底基板上的正投影面向所述G电极部在衬底基板上的正投影的一侧，所述B电极部的第四增设部B32在所述衬底基板上的正投影位于所述B电极部的本体部B1在所述衬底基板上的正投影远离所述B电极部中第三增设部B31在衬底基板上的正投影的一侧。所述B电极部的本体部B1在所述衬底基板上的正投影的面积为S6，所述B电极部的增设部在所述衬底基板上的正投影和电源线在衬底基板上的正投影的交叠面积为S9，S9/S6大于等于0.1且小于等于0.5，例如，S9/S6可以等于0.1、0.2、0.3、0.4、0.5等。

本示例性实施例中，S5可以大于S1，S1可以大于S3。S5/S1可以大于等于1.2且小于等于3，例如，S5/S1可以等于1.2、1.5、2、2.2、2.5、2.7、3等。S1/S3可以大于等于1.1且小于等于2，例如，S1/S3可以等于1.1、1.3、1.5、1.7、2等。

如图3-5所示，第五导电层还可以包括数据线Da，数据线Da可以用于提供图1中的数据信号端。R电极部在所述衬底基板上的正投影与所述数据线Da在所述衬底基板上的正投影的交叠面积可以大于所述G电极部在所述衬底基板上的正投影与所述数据线Da在所述衬底基板上的正投影的交叠面积；G电极部在所述衬底基板上的正投影与所述数据线Da在所述衬底基板上的正投影的交叠面积可以大于B电极部在所述衬底基板上的正投影与所述数据线Da在所述衬底基板上的正投影的交叠面积。其中，B电极部在衬底基板上的正投影可以与数据线Da在衬底基板上的正投影不交叠。

本示例性实施例还提供另一种显示面板，该显示面板可以包括依次层叠设置的衬底基板、遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层、电极层，其中，上述层级之间可以设置有绝缘层。如图7-22所示，图7为本公开显示面板另一种示例性实施例中的结构版图，图8为图7中遮光层的结构版图，图9为图7中第一有源层的结构版图，图10为图7中第一导电层的结构版图，图11为图7中第二导电层的结构版图，图12为图7中第二有源层的结构版图，图13为图7中第三导电层的结构版图，图14为图7中第四导电层的结构版图，图15为图7中第五导电层的结构版图，图16为图7中遮光层、第一有源层的结构版图，图17为图7中遮光层、第一有源层、第一导电层的结构版图，图18为图7中遮光层、第一有源层、第一导电层、第二导电层的结构版图，图19为图7中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图20为图7中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图21为图7中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；图22为图7中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。如图22所示，多个像素驱动电路中可以包括在行方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以镜像对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在行方向X和列方向Y上阵列分布的多个重复单元。此外，该显示面板可以包括图3所示显示面板的所有结构。

如图7、8、16所示，遮光层可以包括在行方向X和列方向Y上分布的多个遮光部61，相邻遮光部之间可以相互连接。遮光层可以为导体结构，例如，遮光层可以为遮光金属层。

如图7、9、17所示，第一有源层可以包括第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77、第八有源部78、第九有源部79、第十有源部710、第十一有源部711。其中，第三有源部73可以用于形成驱动晶体管T3的沟道区；第四有源部74可以用于形成第四晶体管T4的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管T6的沟道区；第七有源部77可以用于形成第七晶体管T7的沟道区；第八有源部78连接于第五有源部75远离第三有源部73的一侧，第九有源部79连接于第一像素驱动电路P1中第八有源部78和第二像素驱动电路P2中第八有源部78之间。第十有源部710连接于第六有源部76和第七有源部77之间，第十一有源部711连接于第六有源部76和第三有源部73之间。其中，第八有源部78可以用于形成第五晶体管的第一极，本示例性实施例中，通过第九有源部79连接相邻两像素驱动电路中的第八有源部，从而可以降低该相邻像素驱动电路中第一电源端的电压差。如图16所示，遮光部61在衬底基板上的正投影可以覆盖第三有源部73在衬底基板上的正投影，遮光部61可以降低光照对驱动晶体管特性的影响。第一有源层可以由多晶硅材料形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。

如图7、10、17所示，第一导电层可以包括：第二导电部12、第二栅线G2、使能信号线EM、第二复位信号线Re2。第二栅线G2可以用于提供图1中第二栅极驱动信号端；使能信号线EM可以用于提供图1中的使能信号端；第二复位信号线Re2可以用于提供图1中的第二复位信号端。第二栅线G2在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影均可以沿行方向X延伸。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。第二栅线G2在衬底基板上的正投影覆盖第四有源部74在衬底基板上的正投影，第二栅线G2的部分结构用于形成第四晶体管的栅极。使能信号线EM在衬底基板上的正投影覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以分别用于形成第五晶体管T5、第六晶体管T6的栅极。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极。第二导电部12在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第二导电部12可以用于形成驱动晶体管T3的栅极和电容的第一电极。如图17所示，本行像素驱动电路中的第二栅线G2可以复用为上一行像素驱动电路中的第二复位信号线Re2。该设置可以提高像素驱动电路的集成度，降低像素驱动电路的布图面积。遮光层可以连接一稳定电源端，例如，遮光层可以连接图1中的第一电源端、第一初始信号端、第二初始信号端等，遮光部61可以对第二导电部12起到稳压作用，从而降低驱动晶体管T3栅极在发光阶段的电压波动。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。

如图7、11、18所示，第二导电层可以包括：第一初始信号线Vinit1、第三复位信号线2Re1、第三栅线2G1、多个第一导电部21。其中，第一初始信号线Vinit1用于提供图1中的第一初始信号端，第三复位信号线2Re1可以用于提供图1中的第一复位信号端，第三栅线2G1可以用于提供图1中的第一栅极驱动信号端。第一初始信号线Vinit1在衬底基板上的正投影、第三复位信号线2Re1在衬底基板上的正投影、第三栅线2G1在衬底基板上的正投影均可以沿行方向X延伸。如图11所示，第二导电层还可以包括多个第一连接部22，在同一重复单元中，第一连接部22连接于在行方向上相邻的两第一导电部21之间。此外，在其他示例性实施例中，在行方向上相邻的重复单元中，相邻第一导电部21也可以相连接。

如图7、12、19所示，第二有源层可以包括有源部81，有源部81可以包括相连接的第一有源部811、第二有源部812、第十二有源部813，第一有源部811可以用于形成第一晶体管的沟道区；第二有源部812可以用于形成第二晶体管T2的沟道区；第十二有源部813连接于第二有源部812远离第一有源部811的一端。其中，第二有源层可以由氧化铟镓锌形成，相应的，第一晶体管T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第三栅线2G1在衬底基板上的正投影可以覆盖第二有源部812在衬底基板上的正投影，第三栅线2G1的部分结构可以用于形成第二晶体管的底栅。第三复位信号线2Re1在衬底基板上的正投影可以覆盖第一有源部811在衬底基板上的正投影，第三复位信号线2Re1的部分结构可以用于形成第一晶体管T1的底栅。

如图7、13、20所示，第三导电层可以包括第一复位信号线3Re1、第一栅线3G1。第一复位信号线3Re1在衬底基板上的正投影、第一栅线3G1在衬底基板上的正投影均可以沿行方向X延伸。第一复位信号线3Re1可以用于提供图1中的第一复位信号端，第一复位信号线3Re1在衬底基板上的正投影可以覆盖第一有源部811在衬底基板上的正投影，第一复位信号线3Re1的部分结构可以用于形成第一晶体管T1的顶栅，同时，第一复位信号线3Re1可以通过位于显示面板边沿走线区的过孔连接第三复位信号线2Re1。第一栅线3G1可以用于提供图1中的第一栅极驱动信号端，第一栅线3G1在衬底基板上的正投影可以覆盖第二有源部812在衬底基板上的正投影，第一栅线3G1的部分结构可以用于形成第二晶体管T2的顶栅，同时，第一栅线3G1可以通过位于显示面板边沿走线区的过孔连接第三栅线2G1。如图7、20所示，在同一像素驱动电路中，第二导电部12在所述衬底基板上的正投影可以位于所述第一栅线3G1在所述衬底基板上的正投影和所述使能信号线EM在所述衬底基板上的正投影之间；第一复位信号线3Re1在所述衬底基板上的正投影可以位于第一栅线3G1在所述衬底基板上的正投影远离所述第二导电部12在所述衬底基板上的正投影的一侧。第二栅线G2在衬底基板上的正投影可以位于第一栅线3G1在所述衬底基板上的正投影和第一复位信号线3Re1在所述衬底基板上的正投影之间。第二复位信号线Re2在所述衬底基板上的正投影可以位于所述使能信号线EM在所述衬底基板上的正投影远离所述第二导电部12在所述衬底基板上的正投影的一侧。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第三导电层覆盖的区域形成导体结构。

如图7、14、21所示，第四导电层可以包括第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第二初始信号线Vinit2。其中，第一桥接部41可以通过两个过孔H连接第一连接部22，且通过过孔连接第九有源部79，以连接第五晶体管的第一极和电容C的第二电极。需要说明的是，本示例性实施例中黑色方块表示过孔的位置，本示例性实施例仅对部分过孔进行了标注。第一桥接部41可以以第一像素驱动电路P1和第二像素驱动电路P2的镜像对称面镜像对称。第二桥接部42可以通过过孔连接第十有源部710，以连接第六晶体管T6的第二极和第七晶体管T7的第一极。第三桥接部43可以分别通过过孔连接第十一有源部711、第十二有源部813，以连接第二晶体管T2的第二极、第六晶体管T6的第一极、驱动晶体管T3的第二极。第四桥接部44可以分别通过过孔连接第一有源部811和第二有源部812之间的第二有源层、第二导电部12，以连接第二晶体管T2的第一极和驱动晶体管的栅极。如图11所示，第一导电部21上形成有开口211，连接于第二导电部12和第四桥接部44之间的过孔在衬底基板上的正投影位于开口211在衬底基板上的正投影以内，以使该过孔内的导电结构与第一导电部21相互绝缘。第五桥接部45可以分别通过过孔连接第一有源部811远离第二有源部812一侧的第二有源层、第一初始信号线Vinit1，以连接第一晶体管的第二极和第一初始信号端。其中，在行方向上相邻的两重复单元中，相邻两像素驱动电路可以共用同一第五桥接部45。第六桥接部46可以通过过孔连接第四有源部74远离第三有源部73一侧的第一有源层，以连接第四晶体管的第一极。第二初始信号线Vinit2可以用于提供图1中的第二初始信号端，第二初始信号线Vinit2可以通过过孔连接第七有源部77远离第六有源部76一侧的第一有源层，以连接第七晶体管的第二极和第二初始信号端。

如图7、14、21所示，所述第二桥接部42和所述第三桥接部43可以在列方向Y上相对设置，即第二桥接部42在衬底基板上的正投影沿列方向Y无限延伸所覆盖区域和第三桥接部43在衬底基板上的正投影沿列方向Y无限延伸所覆盖区域相交。如图7、14、21所示，在行方向上相邻的所述第二桥接部42在所述衬底基板上的正投影之间的距离等于L5，在行方向上相邻所述第二桥接部42和所述第一桥接部41在所述衬底基板上的正投影之间的距离等于L6，L5/L6大于等于0.8且小于等于1.2，例如，L5/L6可以等于0.8、0.9、1、1.1、1.2。

如图7、15、22所示，第五导电层可以包括多条电源线VDD、多条数据线Da、第七桥接部57。其中，电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影均可以沿列方向Y延伸。电源线VDD可以用于提供图1中的第一电源端，数据线Da可以用于提供图1中的数据信号端。如图7所示，每列像素驱动电路可以对应设置一条电源线，第一像素驱动电路P1中的电源线VDD可以通过过孔连接第一桥接部41，第二像素驱动电路P2中的电源线VDD可以通过过孔连接同一第一桥接部41，从而连接第五晶体管的第一极和第一电源端。数据线Da可以通过过孔连接第六桥接部46，以连接第四晶体管的第一极和数据信号端。第七桥接部57可以通过过孔连接第二桥接部42，以连接第七晶体管的第一极。如图15所示，电源线VDD可以包括第一延伸部VDD1、第二延伸部VDD2、第三延伸部VDD3，第二延伸部VDD2连接于第一延伸部VDD1和第三延伸部VDD3之间，第二延伸部VDD2在所述衬底基板上的正投影在行方向X上的尺寸可以大于第一延伸部VDD1在所述衬底基板上的正投影在行方向X上的尺寸，且所述第二延伸部VDD2在所述衬底基板上的正投影在行方向X上的尺寸可以大于所述第三延伸部VDD3在所述衬底基板上的正投影在行方向X上的尺寸。第二延伸部VDD2在衬底基板上的正投影可以覆盖第一有源部811在衬底基板上的正投影、第二有源部812在衬底基板上的正投影，第二延伸部VDD2可以降低光照对第一晶体管T1、第二晶体管T2的特性影响。在行方向上相邻的两重复单元中，相邻两像素驱动电路中第二延伸部VDD2可以相互连接，从而电源线VDD和第一导电部21可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。

如图23所示，为相关技术中像素驱动电路数据信号端和第一电源端的实测时序图。其中，Da表示数据信号端的时序，VDD表示第一电源端的时序。当子像素单元的灰阶从高灰阶变为低灰阶时，数据信号端Da的信号电压变高，由于数据信号线和电源线之间存在寄生电容，第一电源端VDD被拉高，第一电源端VDD的电压在恢复过程中将节点N的电压拉低，从而产生亮线。当子像素单元的灰阶从低灰阶变为高灰阶时，数据信号端Da的信号电压变低，由于数据信号线和电源线之间存在寄生电容，第一电源端VDD被拉低，第一电源端VDD的电压在恢复过程中将节点N的电压拉高，从而产生暗线。如图24所示，为相关技术中显示面板在特定画面中的显示状态图，该画面会由于上述的数据线和电源线之间的耦合作用，产生异常的亮线D1和暗线D2。

基于此，如图7、15、22所示，本示例性实施例中，所述数据线Da可以包括直线延伸部Da1，所述直线延伸部Da1在所述衬底基板上的正投影沿列方向Y直线延伸。在同一重复单元中，两条所述数据线Da在所述衬底基板上的正投影位于两条所述电源线VDD在所述衬底基板上的正投影之间，且所述数据线Da的直线延伸部Da1在所述衬底基板上的正投影和与其相邻的所述电源线VDD在所述衬底基板上的正投影在行方向上的最小距离为L1，两所述数据线中直线延伸部在所述衬底基板上的正投影在行方向上的最小距离为L2，L1/L2可以大于等于1.4，例如，L1/L2可以等于1.4、1.5、2、3、4、5等。

如图7、14、21所示，所述第一桥接部41可以包括用于连接所述第九有源部79的第一过孔连接部411和用于连接所述电源线VDD的两个第二过孔连接部412，两所述第二过孔连接部412连接于所述第一过孔连接部411的两侧，且所述第一桥接部41上形成有位于所述第一过孔连接部411和所述第二过孔连接部412之间的缺口413。所述缺口在所述衬底基板上的正投影在行方向上的尺寸为L4，L1/L4大于等于0.9且小于等于1.1，例如，L1/L4可以等于0.9、1、1.1等。第一桥接部41中缺口413尺寸的设置可以使得第一桥接部41可以作为第五导电层构图工艺时的定位结构。

本示例性实施例可以通过增加数据线Da和电源线VDD之间的距离，降低了数据线和电源线之间的耦合作用，从而改善上述数据线和电源线串扰的技术问题。

如图7、15、22所示，本示例性实施例中，所述数据线Da的直线延伸部Da1在所述衬底基板上的正投影与所述电源线VDD在所述衬底基板上的正投影在行方向上的最小距离为L1，所述数据线的直线延伸部Da1在所述衬底基板上的正投影在行方向上的尺寸为L3，L1/L3大于等于1.4且小于等于3，例如，L1/L3可以等于1.4、1.5、1.8、2、2.5、3等。该设置同样通过增加数据线Da和电源线VDD之间的距离，降低了数据线和电源线之间的耦合作用，从而改善了显示效果。

如图7所示，电极层可以R电极部R、G电极部G、B电极部B，各个电极部可以通过过孔连接第七桥接部57，以连接第七晶体管的第一极。如图7所示，所述R电极部通过第一过孔H1连接所述第七桥接部，所述R电极部R包括相对设置的第一侧边R21和第二侧边R22，所述R电极部的第一侧边R21和第二侧边R22在衬底基板上的正投影沿列方向Y延伸，在位于同一行相邻列的R电极部和G电极部中，所述R电极部的第一侧边R21在所述衬底基板上的正投影位于所述R电极部第二侧边R22在所述衬底基板上的正投影与所述G电极部G在所述衬底基板上的正投影之间，所述R电极部的第一侧边R21在所述衬底基板上的正投影的延长线经过所述第一过孔H1在所述衬底基板上的正投影。所述B电极部通过第二过孔H2连接所述第七桥接部57，所述B电极部包括相对的第三侧边B23和第四侧边B24，所述B电极部的第三侧边B23和第四侧边B24在所述衬底基板上的正投影均沿列方向Y延伸，所述B电极部的第三侧边B23和第四侧边B24在所述衬底基板上的正投影的延长线位于所述第二过孔H2在所述衬底基板上的正投影的两侧。

需要说明的是，如图7、21、22所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔；画于电极层背离衬底基板一侧的黑色方块表示电极层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。

图25为显示面板的沿图7中虚线AA剖开的部分剖视图。如图25所示，该显示面板还可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95、第一介电层96、第一平坦层97、第二平坦层98，其中，衬底基板90、遮光层、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、第一介电层96、第四导电层、第一平坦层97、第五导电层、第二平坦层98、电极层依次层叠设置。第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；第一介电层96可以为氮化硅层；第一平坦层97、第二平坦层98的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层、第三导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第四导电层、第五导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。电极层可以包括氧化铟锡层。

如图26-29所示，图26为本公开显示面板另一种示例性实施例中的结构版图，图27为图26中第五导电层和电极层的结构版图，图28为图26中第五导电层的结构版图，图29为图26中电极层的结构版图。该显示面板与图7所示显示面板可以仅区别在于电极层的结构版图不同。多个所述电极部包括：多个R电极部R、多个G电极部G、多个B电极部B。多个所述电极部沿行列方向阵列分布，多个所述电极部包括在行方向依次交替分布的第一电极列RW1和第二电极列RW2，所述第一电极列RW1包括沿列方向依次交替分布的R电极部和B电极部，所述第二电极列RW2包括沿列方向间隔分布的多个G电极部；多个所述电极部包括在列方向依次交替分布的第一电极行LI1和第二电极行LI2，所述第一电极行L1包括沿行方向依次交替分布的R电极部和B电极部，所述第二电极行L2包括沿行方向间隔分布的多个G电极部。其中，相邻电极列中的两电极部在衬底基板上的正投影在列方向上延伸所覆盖的区域可以交叠，相邻电极行中的两电极部在衬底基板上的正投影在行方向上延伸所覆盖的区域可以交叠。

本示例性实施例中，如图26-29所示，所述R电极部R在所述衬底基板上的正投影与所述电源线VDD在所述衬底基板上的正投影的交叠面积为S10，所述R电极部的本体部R1在所述衬底基板上的正投影的面积为S11，S10/S11大于等于1.1且小于等于2，例如，S10/S11可以为1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、19、2等。所述G电极部在所述衬底基板上的正投影与所述电源线VDD在所述衬底上的正投影的交叠面积为S12，所述G电极部的本体部G1在所述衬底基板上的正投影的面积为S13，S12/S13大于等于0.2且小于等于1，例如，S12/S13可以等于0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1等。所述B电极部在所述衬底基板上的正投影与所述电源线VDD在所述衬底基板上的正投影的交叠面积为S14，所述B电极部的本体部B1在所述衬底基板上的正投影的面积为S15，S14/S15大于等于0.8且小于等于1.5，例如，S14/S15可以等于0.8、0.9、1、1.1、1.2、1.3、1.4、1.5。

本示例性实施例中，如图26-29所示，所述R电极部的本体部R1在所述衬底基板上的正投影的面积为S11，所述R电极部的增设部R3在所述衬底基板上的正投影和所述电源线VDD在所述衬底基板上的正投影的交叠面积为S16，S16/S11大于等于0.2且小于等于1.1，例如，S16/S11可以等于0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1等。所述G电极部的本体部G1在所述衬底基板上的正投影的面积为S13，所述G电极部的增设部G3在所述衬底基板上的正投影和所述电源线VDD在所述衬底基板上的正投影的交叠面积为S17，S17/S13大于等于0.15且小于等于0.95，例如，S17/S13可以等于0.15、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.95等。所述B电极部的本体部B1在所述衬底基板上的正投影的面积为S15，所述B电极部的增设部B3在所述衬底基板上的正投影和所述电源线VDD在所述衬底基板上的正投影的交叠面积为S18，S18/S15大于等于0.05且小于等于0.4，例如，S18/S15可以等于0.05、0.1、0.2、0.3、0.4等。

本示例性实施例中，如图26-29所示，所述R电极部在所述衬底基板上的正投影和相连接的两所述第二延伸部VDD2在所述衬底基板上的正投影均交叠，所述B电极部在所述衬底基板上的正投影和相连接的两所述第二延伸部VDD2在所述衬底基板上的正投影均交叠，所述G电极部在所述衬底基板上的正投影和同一所述重复单元中两所述数据线Da在所述衬底基板上的正投影均交叠。

如图30所示，为图26中沿虚线BB的部分剖视图。该显示面板可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95、第一介电层96、第一平坦层97、第二平坦层98、像素界定层99，其中，衬底基板90、遮光层、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、第一介电层96、第四导电层、第一平坦层97、第五导电层、第二平坦层98、电极层、像素界定层99依次层叠设置。像素界定层99上设置有像素开口991。如图30所示，第五绝缘层95可以为图案化结构，用于隔绝第三导电层和第二有源层。应该理解的是，在其他示例性实施例中，第五绝缘层95也可以为整层结构。此外，位于第一有源层和第一导电层之间的第二绝缘层92也可以为图案化结构。

需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。

本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。