显示设备

本申请基于并要求于2022年6月30日在韩国知识产权局提交的第10-2022-0080712号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

一个或更多个实施例涉及一种显示设备，并且更具体地，涉及一种其中显示设备的无效空间的面积减小并且布线之间的信号干扰减小的显示设备。

背景技术

通常，被构造为控制发光二极管的亮度等的薄膜晶体管布置在显示设备的显示区域中。薄膜晶体管被构造为通过使用传输到薄膜晶体管的数据信号、驱动电压和共电压来控制相应的发光二极管以发射具有特定颜色的光。

为了提供数据信号、驱动电压和共电压，数据驱动电路、驱动电压供应线、共电压供应线等位于显示区域外部的外围区域中。外围区域是无法实现图像的无效空间。

发明内容

随着能够在显示设备中显示图像的显示区域的比例增大，作为无效空间的外围区域减小。需要屏蔽层以防止由于外围区域的减小而导致的叠置布线之间的干扰。因为屏蔽层防止从包括有机材料的层产生的气体的排出，所以从相邻发光二极管发射的光的质量可能劣化。

一个或更多个实施例包括一种显示设备，所述显示设备能够显示高质量图像，同时减小无效空间的面积。然而，这仅仅是示例，并且公开的范围不限于此。

另外的方面将部分地在下面的描述中阐述，并且部分地将从描述中明显，或者可通过实践公开的所呈现的实施例来获知。

根据一个或更多个实施例，一种显示设备包括：基底，包括显示区域、在显示区域的拐角处的第一拐角区域和设置在第一拐角区域外部的第二拐角区域；无机绝缘层，设置在基底上；第一平坦化层和第二平坦化层，设置在无机绝缘层上，第一平坦化层和第二平坦化层中的每个平坦化层与第一拐角区域叠置；第三平坦化层，设置在第二平坦化层上并且与第一拐角区域和第二拐角区域叠置；显示元件层，设置在第三平坦化层上，显示元件层包括像素电极、发射层和对电极；第一屏蔽层，设置在第三平坦化层上并且与第一拐角区域和第二拐角区域叠置，其中，多个第一孔限定在第一屏蔽层中；以及第二屏蔽层，设置在无机绝缘层上并且与第二拐角区域叠置。

在实施例中，对电极可从显示区域延伸到第一拐角区域，并且在平面图中，第一拐角区域可被第一屏蔽层和对电极覆盖。

在实施例中，第二屏蔽层可在第二拐角区域中与无机绝缘层直接接触。

在实施例中，显示设备还可包括：第三屏蔽层，设置在第二平坦化层与第三平坦化层之间并与第一拐角区域叠置，多个第二孔可限定在第三屏蔽层中，其中，多个第一孔可与多个第二孔叠置。

在实施例中，多个第一孔和多个第二孔的叠置面积可以是第一拐角区域的总面积的13％或更大。

在实施例中，第二屏蔽层和第三屏蔽层可一体地形成为单个主体。

在实施例中，在平面图中，第二拐角区域可被第一屏蔽层和第二屏蔽层覆盖。

根据一个或更多个实施例，一种显示设备包括：基底，包括显示区域、围绕显示区域的至少一部分的第一外围区域和设置在第一外围区域外部的第二外围区域；无机绝缘层，设置在基底上；第一平坦化层、第二平坦化层和第三平坦化层，以所陈述的顺序依次设置在无机绝缘层上；显示元件层，设置在第三平坦化层上，显示元件层包括像素电极、发射层和对电极；第一屏蔽层，设置在第三平坦化层上，其中，多个第一孔可限定在第一屏蔽层中；第二屏蔽层，设置在第二平坦化层上并且与第一外围区域叠置，其中，多个第二孔可限定在第二屏蔽层中；以及第三屏蔽层，设置在第一平坦化层与第二平坦化层之间并且与第二外围区域叠置，其中，多个第三孔可限定在第三屏蔽层中。

在实施例中，对电极可从显示区域延伸到第一外围区域，并且在平面图中，第一外围区域可被第一屏蔽层、第二屏蔽层和对电极覆盖。

在实施例中，显示设备还可包括：谷部，穿过第一平坦化层、第二平坦化层和第三平坦化层，其中，第一屏蔽层可覆盖谷部。

在实施例中，多个第一孔可与谷部间隔开。

在实施例中，显示设备还可包括：谷部，穿过第一平坦化层、第二平坦化层和第三平坦化层，其中，对电极可覆盖谷部。

在实施例中，显示设备还可包括：第一驱动电路，设置在基底与第一平坦化层之间并且与第一外围区域叠置；以及第二驱动电路，设置在基底与第一平坦化层之间并且与第二外围区域叠置。

在实施例中，第一外围区域中的多个第一孔和多个第二孔的叠置面积可以是第一外围区域的总面积的13％或更大。

在实施例中，在平面图中，第二外围区域可被第一屏蔽层和第三屏蔽层覆盖。

在实施例中，显示设备还可包括：第四屏蔽层，与第二外围区域叠置，其中，多个第四孔可限定在第四屏蔽层中，其中，第四屏蔽层可设置在与第三屏蔽层不同的层，并且在平面图中，第二外围区域可被第一屏蔽层、第三屏蔽层和第四屏蔽层覆盖。

在实施例中，显示设备还可包括：第四屏蔽层，设置在第二平坦化层上并且与第二外围区域叠置，其中，多个第四孔可限定在第四屏蔽层中；以及第五屏蔽层，设置在无机绝缘层上并且与第二外围区域叠置，其中，多个第五孔可限定在第五屏蔽层中，其中，在平面图中，第二外围区域可被第一屏蔽层、第三屏蔽层、第四屏蔽层和第五屏蔽层覆盖。

根据一个或更多个实施例，一种显示设备包括：基底，包括显示区域、围绕显示区域的至少一部分的第一外围区域和设置在第一外围区域外部的第二外围区域；无机绝缘层，设置在基底上；第一平坦化层、第二平坦化层和第三平坦化层，以所陈述的顺序依次设置在无机绝缘层上；显示元件层，设置在第三平坦化层上，显示元件层包括像素电极、发射层和对电极；第一屏蔽层，设置在第三平坦化层上，其中，多个第一孔可限定在第一屏蔽层中；第三屏蔽层，在第一平坦化层与第二平坦化层之间并且与第二外围区域叠置，其中，多个第三孔可限定在第三屏蔽层中；以及第四屏蔽层，设置在与第一屏蔽层和第三屏蔽层不同的层并且与第二外围区域叠置，其中，多个第四孔可限定在第四屏蔽层中。

在实施例中，对电极可从显示区域延伸到第一外围区域，并且在平面图中，第一外围区域可被第一屏蔽层和对电极覆盖。

在实施例中，显示设备还可包括：第五屏蔽层，与第二外围区域叠置，其中，多个第五孔可限定在第五屏蔽层中，其中，第五屏蔽层可设置在与第一屏蔽层、第三屏蔽层和第四屏蔽层不同的层，并且在平面图中，第二外围区域可被第一屏蔽层、第三屏蔽层、第四屏蔽层和第五屏蔽层覆盖。

通过附图、权利要求和详细描述，将更好地理解公开的其他方面、特征和优点。

附图说明

从结合附图的以下描述中，公开的某些实施例的以上和其他方面、特征和优点将更加明显，在附图中：

图1是示意性地示出根据实施例的显示设备的一部分的平面图；

图2是示意性地示出根据实施例的显示设备的一部分的剖视图；

图3是示意性地表示根据实施例的显示设备中的发光二极管和电连接到发光二极管的像素电路的等效电路图；

图4是示出根据实施例的显示设备的输入感测层的平面图；

图5是示意性地示出根据实施例的显示设备中的显示区域的一部分的剖视图；

图6是示意性地示出根据实施例的显示设备中的拐角区域的一部分的放大平面图；

图7和图8是示意性地示出根据实施例的显示设备的一部分的放大平面图，并且图9是示意性地示出显示设备的一部分的剖视图；

图10是示意性地示出根据实施例的显示设备的一部分的放大平面图，并且图11是示意性地示出显示设备的一部分的剖视图；

图12是示意性地示出根据实施例的显示设备中的外围区域的一部分的放大平面图；

图13和图14是示意性地示出根据实施例的显示设备的一部分的放大平面图，并且图15、图16、图17、图18和图19是示意性地示出根据各种实施例的显示设备的一部分的剖视图；以及

图20和图21是示意性地示出根据实施例的显示设备的一部分的剖视图。

具体实施方式

现在将详细参照实施例，实施例的示例在附图中示出，其中相似的附图标记始终表示相似的元件。在这方面，呈现的实施例可具有不同的形式，并且不应被解释为限于本文阐述的描述。因此，下面仅通过参照附图来描述实施例，以解释本描述的方面。如本文中所使用的，术语“和/或”包括一个或更多个相关所列项目的任何组合和所有组合。在整个公开中，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或它们的变型。

由于本描述允许各种改变和许多实施例，因此某些实施例将在附图中示出并且在书面描述中详细描述。公开的效果和特征以及实现它们的方法将参照下面参照附图详细描述的实施例来阐明。然而，公开不限于以下实施例，并且可以以各种形式体现。

在下文中，将参照附图详细描述实施例。当参照附图描述实施例时，相同或对应的元件由相同的附图标记表示。

将理解的是，虽然在说明书中，“第一”、“第二”等可在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。

除非上下文另有明确指出，否则如本文中使用的单数形式“一”、“一个”和“该(所述)”也意在包括复数形式。

还将理解的是，本文中使用的术语“包括”和/或“包含”指明存在所陈述的特征或元件，但不排除存在或添加一个或更多个其他特征或元件。

还将理解的是，当层、区域或元件被称为“在”另一层、区域或元件“上”时，它可直接地或间接地在所述另一层、区域或元件上。也就是说，例如，可存在居间层、区域或元件。

还将理解的是，当层、区域或元件被称为彼此连接时，它们可彼此直接连接或者彼此间接连接且居间层、区域或元件置于它们之间。例如，当层、区域或元件被称为彼此电连接时，它们可彼此直接电连接或者彼此间接电连接且居间层、区域或元件置于它们之间。

在该说明书中，表述“A和/或B”表示仅A、仅B或A和B两者。在该说明书中，表述“A和B中的至少一个(种/者)”表示仅A、仅B或A和B两者。

在本说明书中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上解释。例如，x轴、y轴和z轴可彼此垂直，或者可表示彼此不垂直的不同方向。

当可不同地实现某个实施例时，可与所描述的顺序不同地执行具体的工艺顺序。例如，两个连续描述的工艺可基本上同时执行或者以与所描述的顺序相反的顺序执行。

此外，为了便于解释，可夸大或减小附图中的元件的尺寸。例如，因为附图中的元件的尺寸和厚度为了便于解释而任意地示出，所以公开不限于此。

图1是示意性地示出根据实施例的显示设备的一部分的平面图。

如图1中所示，根据本实施例的显示设备包括显示面板10。公开可应用于任何类型的显示设备，只要显示设备包括显示面板10即可。例如，显示设备可以是各种产品(诸如智能电话、平板电脑、膝上型电脑、电视或广告牌)。

显示面板10包括显示区域DA和显示区域DA外部的外围区域PA。显示区域DA能够显示图像，并且多个像素P可布置在显示区域DA中。当从与显示面板10基本上垂直的方向观察时，显示区域DA可具有各种形状(诸如圆形形状、椭圆形形状、多边形形状或特定图形形状)。图1示出显示区域DA具有带有圆角的近似矩形形状。

像素P中的每个指子像素，并且可包括显示元件(诸如有机发光二极管(OLED))。像素P中的每个可发射例如红光、绿光、蓝光或白光。

外围区域PA可在显示区域DA外部。被构造为驱动像素P的外部电路可布置在外围区域PA中。第一扫描驱动电路11、第二扫描驱动电路12、发射控制驱动电路13、端子14、第一电源线15和第二电源线16可布置在外围区域PA中。

第一扫描驱动电路11可被构造为通过扫描线SL将扫描信号提供到像素P。第二扫描驱动电路12可与第一扫描驱动电路11平行地布置并且显示区域DA置于第二扫描驱动电路12与第一扫描驱动电路11之间。显示区域DA中的一些像素P可电连接到第一扫描驱动电路11，其他像素P可电连接到第二扫描驱动电路12。当必要时，可省略第二扫描驱动电路12，并且显示区域DA中的所有像素P可电连接到第一扫描驱动电路11。

发射控制驱动电路13可布置为更靠近第一扫描驱动电路11，并且可被构造为通过发射控制线EL将发射控制信号提供到像素P。虽然图1示出发射控制驱动电路13仅布置在显示区域DA的一侧上，但是如在第一扫描驱动电路11和第二扫描驱动电路12中一样，发射控制驱动电路13可布置在显示区域DA的两侧上。

外围区域PA可包括延伸到显示区域DA的-y方向的弯曲区域BA。弯曲区域BA朝向显示区域DA的后表面弯曲，因此，可减小当从显示设备的前面观察时可见的非显示区域的面积。

驱动芯片20可布置在弯曲区域BA中。驱动芯片20可包括被构造为驱动显示面板10的集成电路。集成电路可以是被构造为生成数据信号的数据驱动集成电路，但是公开不限于此。虽然驱动芯片20安装在与显示区域DA的显示表面相同的表面上，但是当显示面板10如上所述弯曲时，驱动芯片20可位于显示区域DA的后表面上。

端子14可布置在弯曲区域BA中。端子14可暴露而不被绝缘层覆盖，以便电连接到印刷电路板30。印刷电路板30的端子34可电连接到显示面板10的端子14。

印刷电路板30被构造为将信号或电力从控制器(未示出)传输到显示面板10。由控制器生成的控制信号可通过印刷电路板30传输到第一扫描驱动电路11、第二扫描驱动电路12和发射控制驱动电路13。此外，控制器可被构造为将第一电源电压(ELVDD或驱动电压)传输到第一电源线15，并将第二电源电压(ELVSS或共电压)提供到第二电源线16。第一电源电压(ELVDD)可通过连接到第一电源线15的驱动电压线PL传输到像素P中的每个像素，并且第二电源电压(ELVSS)可传输到像素P的连接到第二电源线16的对电极。第一电源线15可具有从显示区域DA的下侧在一个方向(例如，x方向)上延伸的形状。第二电源线16可具有带有一侧开口的环形形状，并且可具有部分地围绕显示区域DA的形状。

另一方面，控制器可被构造为生成数据信号，并且生成的数据信号可通过驱动芯片20传输到输入线IL，并且可通过连接到输入线IL的数据线DL传输到像素P。作为参考，术语“线”可指“布线”。这同样适用于下面要描述的实施例和修改。

外围区域PA可包括拐角区域CNA，所述拐角区域CNA至少部分地围绕显示区域DA的与弯曲区域BA相邻的拐角部分。拐角区域CNA可以是其中在y方向上延伸的外围区域PA连接到在x方向上延伸的外围区域PA的区域。

在下文中，将描述有机发光显示设备作为根据实施例的显示设备的示例，但是根据公开的显示设备不限于此。在另一实施例中，根据公开的显示设备的示例可包括无机发光显示器(或无机电致发光(EL)显示器)、量子点发光显示器等。例如，显示设备中包括的显示元件的发射层可包括有机材料或无机材料。此外，显示设备可包括发射层和位于从发射层发射的光的路径上的量子点。

图2是示意性地示出根据实施例的显示设备1的一部分的剖视图。

参照图2，显示设备1可包括显示面板10和覆盖窗CW。

显示面板10可包括基底100、显示层200、封装层300和输入感测层400。基底100可包括绝缘材料(诸如玻璃、石英或聚合物树脂)。基底100可以是刚性基底或可弯曲、可折叠、可卷曲的柔性基底。例如，基底100可包括聚合物树脂(诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素)。基底100可具有包括无机层(未示出)和包含上述聚合物树脂的层的多层结构。例如，基底100可包括具有上述聚合物树脂的两个层和在两个层之间的无机阻挡层。

显示层200可设置在基底100上。显示层200可包括像素并且可被构造为显示图像。显示层200可包括显示元件和电连接到显示元件的像素电路。此外，显示层200可包括连接到像素电路的扫描线、数据线、驱动电压线和驱动电路，以及将数据线连接到驱动电路的扇出线。

封装层300可设置在显示层200上，以便封装显示元件。封装层300可包括至少一个有机封装层并且提供更平坦的基体表面。因此，即使当下面要描述的输入感测层400通过连续工艺形成时，也可降低缺陷率。

输入感测层400可直接设置在封装层300上。输入感测层400可包括触摸电极和连接到触摸电极的输入感测线，并且输入感测层400可被构造为感测用户触摸。在公开中，操作输入感测层400的方法没有特别限制，并且输入感测层400可被构造为通过使用电容法、电磁感应法或压力感测法来感测外部输入。

构成显示面板10的“层”可通过与其他组件连续的工艺形成。例如，显示面板10的基底100可用作提供基体表面的基体层。显示层200、封装层300和输入感测层400可设置在由其他组件提供的基体表面上。

覆盖窗CW可设置在显示面板10上。覆盖窗CW可保护显示面板10的上表面。覆盖窗CW可通过使用光学透明粘合剂(OCA)或光学透明树脂(OCR)结合到显示面板10。

虽然图2中未示出，但是功能模块可以可选择地在覆盖窗CW与显示面板10之间。功能模块可包括至少一个功能层。功能层可被构造为执行滤色、颜色转换、偏振等。功能层可以是包括片的片层、包括膜的膜层、薄膜层、涂层、面板、板等。一个功能层可包括单层，或者可包括多个层叠的薄膜或涂层。例如，功能层可以是滤色器或光学膜等。

图3是示意性地表示根据实施例的显示设备中的发光二极管和电连接到发光二极管的像素电路的等效电路图。

如图3中所示，像素P可包括像素电路PC和电连接到像素电路PC的有机发光二极管OLED。

像素电路PC可包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst可连接到信号线SL1、SL2、SLp、SLn、EL和DL、第一初始化电压线VL1、第二初始化电压线VL2以及驱动电压线PL。这些线中的至少一条线(例如，驱动电压线PL)可被相邻像素P共用。

薄膜晶体管T1、T2、T3、T4、T5、T6和T7可包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7。

有机发光二极管OLED可包括像素电极(第一电极)和对电极(第二电极)。有机发光二极管OLED的像素电极(第一电极)可经由发射控制晶体管T6连接到驱动晶体管T1，并且可被构造为接收驱动电流。对电极可被构造为接收第二电源电压ELVSS。有机发光二极管OLED可被构造为发射具有与驱动电流对应的亮度的光。

薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一些薄膜晶体管可以是n沟道金属氧化物半导体场效应晶体管(MOSFET)，即，NMOS，并且其他薄膜晶体管可以是p沟道MOSFET，即，PMOS。例如，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的补偿晶体管T3和第一初始化晶体管T4可以是NMOS，并且其他薄膜晶体管可以是PMOS。可选地，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7可以是NMOS，其他薄膜晶体管可以是PMOS。可选地，所有薄膜晶体管T1、T2、T3、T4、T5、T6和T7可以是NMOS或PMOS。薄膜晶体管T1、T2、T3、T4、T5、T6和T7可包括非晶硅或多晶硅。当必要时，作为NMOS的薄膜晶体管可包括氧化物半导体。在下文中，为了方便起见，将描述补偿晶体管T3和第一初始化晶体管T4是包括氧化物半导体的NMOS并且其他薄膜晶体管是PMOS的情况。

信号线可包括被构造为传输第一扫描信号Sn的第一扫描线SL1、被构造为传输第二扫描信号Sn'的第二扫描线SL2、被构造为将前一扫描信号Sn-1传输到第一初始化晶体管T4的前一扫描线SLp、被构造为将下一扫描信号Sn+1传输到第二初始化晶体管T7的下一扫描线SLn、被构造为将发射控制信号En传输到操作控制晶体管T5和发射控制晶体管T6的发射控制线EL、以及与第一扫描线SL1相交并且被构造为传输数据信号Dm的数据线DL。

驱动电压线PL可被构造为将第一电源电压ELVDD传输到驱动晶体管T1，第一初始化电压线VL1可被构造为传输用于使驱动晶体管T1初始化的第一初始化电压Vint1，并且第二初始化电压线VL2可被构造为传输用于使有机发光二极管OLED的像素电极(第一电极)初始化的第二初始化电压Vint2。

驱动晶体管T1的驱动栅电极可通过第二节点N2连接到存储电容器Cst。驱动晶体管T1的源区和漏区中的一个可通过第一节点N1经由操作控制晶体管T5连接到驱动电压线PL。驱动晶体管T1的源区和漏区中的另一个可通过第三节点N3经由发射控制晶体管T6电连接到有机发光二极管OLED的像素电极(第一电极)。驱动晶体管T1可被构造为根据开关晶体管T2的开关操作接收数据信号Dm，并将驱动电流供应到有机发光二极管OLED。即，驱动晶体管T1可被构造为响应于施加到第二节点N2的电压而控制从电连接到驱动电压线PL的第一节点N1流到有机发光二极管OLED的电流量，施加到第二节点N2的电压通过数据信号Dm改变。

开关晶体管T2的开关栅电极可连接到被构造为传输第一扫描信号Sn的第一扫描线SL1。开关晶体管T2的源区和漏区中的一个可连接到数据线DL。开关晶体管T2的源区和漏区中的另一个可通过第一节点N1连接到驱动晶体管T1，并且经由操作控制晶体管T5连接到驱动电压线PL。开关晶体管T2可被构造为响应于施加到第一扫描线SL1的电压而将数据信号Dm从数据线DL传输到第一节点N1。即，开关晶体管T2可被构造为响应于通过第一扫描线SL1接收的第一扫描信号Sn而导通，并且执行通过第一节点N1将数据信号Dm从数据线DL传输到驱动晶体管T1的开关操作。

补偿晶体管T3的补偿栅电极连接到第二扫描线SL2。补偿晶体管T3的源区和漏区中的一个可通过第三节点N3经由发射控制晶体管T6连接到有机发光二极管OLED的第一电极。补偿晶体管T3的源区和漏区中的另一个可通过第二节点N2连接到存储电容器Cst的第一电容器电极CE1和驱动晶体管T1的驱动栅电极。补偿晶体管T3可被构造为响应于通过第二扫描线SL2接收的第二扫描信号Sn'而导通，并且二极管连接(diode-connect)驱动晶体管T1。

第一初始化晶体管T4的第一初始化栅电极可连接到前一扫描线SLp。第一初始化晶体管T4的源区和漏区中的一个可连接到第一初始化电压线VL1。第一初始化晶体管T4的源区和漏区中的另一个可通过第二节点N2连接到存储电容器Cst的第一电容器电极CE1和驱动晶体管T1的驱动栅电极。第一初始化晶体管T4可被构造为响应于施加到前一扫描线SLp的电压而将第一初始化电压Vint1从第一初始化电压线VL1施加到第二节点N2。即，第一初始化晶体管T4可被构造为响应于通过前一扫描线SLp接收的前一扫描信号Sn-1而导通，并且执行将第一初始化电压Vint1传输到驱动晶体管T1的驱动栅电极的初始化操作，以便使驱动晶体管T1的驱动栅电极的电压初始化。

操作控制晶体管T5的操作控制栅电极可连接到发射控制线EL。操作控制晶体管T5的源区和漏区中的一个可连接到驱动电压线PL。操作控制晶体管T5的源区和漏区中的另一个可通过第一节点N1连接到驱动晶体管T1和开关晶体管T2。

发射控制晶体管T6的发射控制栅电极可连接到发射控制线EL。发射控制晶体管T6的源区和漏区中的一个可通过第三节点N3连接到驱动晶体管T1和补偿晶体管T3。发射控制晶体管T6的源区和漏区中的另一个可电连接到有机发光二极管OLED的像素电极(第一电极)。

操作控制晶体管T5和发射控制晶体管T6可被构造为响应于通过发射控制线EL接收的发射控制信号En而同时导通，并且将驱动电压ELVDD传输到有机发光二极管OLED，使得驱动电流流过有机发光二极管OLED。

第二初始化晶体管T7的第二初始化栅电极可连接到下一扫描线SLn。第二初始化晶体管T7的源区和漏区中的一个可连接到有机发光二极管OLED的像素电极(第一电极)。第二初始化晶体管T7的源区和漏区中的另一个可连接到第二初始化电压线VL2并且被构造为接收第二初始化电压Vint2。第二初始化晶体管T7可被构造为响应于通过下一扫描线SLn接收的下一扫描信号Sn+1而导通，并且使有机发光二极管OLED的像素电极(第一电极)初始化。此后，下一扫描线SLn可与第一扫描线SL1相同。在这种情况下，扫描线SL可被构造为传输具有时间差的相同的电信号。因此，扫描线SL可用作第一扫描线SL1和下一扫描线SLn。即，下一扫描线SLn可以是与图3中所示的像素P相邻并与数据线DL电连接的像素的第一扫描线。

如图3中所示，第二初始化晶体管T7可连接到下一扫描线SLn。然而，公开不限于此，并且第二初始化晶体管T7可连接到发射控制线EL并且响应于发射控制信号En而被驱动。

存储电容器Cst可包括第一电容器电极CE1和第二电容器电极CE2。存储电容器Cst的第一电容器电极CE1通过第二节点N2连接到驱动晶体管T1的驱动栅电极，并且存储电容器Cst的第二电容器电极CE2连接到驱动电压线PL。存储电容器Cst可存储与驱动晶体管T1的驱动栅电极电压和第一电源电压ELVDD之间的差对应的电荷。

根据实施例的像素P的详细操作如下。

在初始化时段期间，当通过前一扫描线SLp供应前一扫描信号Sn-1时，第一初始化晶体管T4响应于前一扫描信号Sn-1而导通，并且驱动晶体管T1通过从第一初始化电压线VL1供应的第一初始化电压Vint1而初始化。

在数据编程时段期间，当通过第一扫描线SL1和第二扫描线SL2分别供应第一扫描信号Sn和第二扫描信号Sn'时，开关晶体管T2和补偿晶体管T3分别响应于第一扫描信号Sn和第二扫描信号Sn'而导通。此时，驱动晶体管T1通过导通的补偿晶体管T3二极管连接，并且正向偏置。将从数据线DL供应的数据信号Dm减去驱动晶体管T1的阈值电压(Vth)的补偿电压(Dm+Vth，其中Vth为负值)施加到驱动晶体管T1的驱动栅电极。第一电源电压ELVDD和补偿电压(Dm+Vth)被施加到存储电容器Cst的两端，并且与存储电容器Cst的两端之间的电压差对应的电荷存储在存储电容器Cst中。

在发射时段期间，操作控制晶体管T5和发射控制晶体管T6响应于从发射控制线EL供应的发射控制信号En而导通。根据驱动晶体管T1的驱动栅电极的电压与第一电源电压ELVDD之间的电压差而产生驱动电流，并且驱动电流通过发射控制晶体管T6供应到有机发光二极管OLED。

如上所述，薄膜晶体管T1至T7中的一些可包括氧化物半导体。例如，补偿晶体管T3和第一初始化晶体管T4可包括氧化物半导体。

在多晶硅的情况下，因为多晶硅具有高可靠性，所以可精确地控制预期的电流流动。因此，直接影响显示设备的亮度的驱动晶体管T1被构造为包括包含具有高可靠性的多晶硅的半导体层，因此，可实现高分辨率显示设备。另一方面，因为氧化物半导体具有高载流子迁移率和低泄漏电流，所以即使当驱动时间长时，电压降也不会大。即，在氧化物半导体的情况下，因为即使在低频驱动期间，根据电压降的图像的颜色变化也不大，所以低频驱动是可行的。因此，因为补偿晶体管T3和第一初始化晶体管T4包括氧化物半导体，所以可实现其中防止泄漏电流的出现并且降低功耗的显示设备。

另一方面，氧化物半导体对光敏感，因此，电流的量等可能由于来自外部的光而改变。因此，可通过在氧化物半导体下方设置金属层来吸收或反射来自外部的光。因此，如图3中所示，包括氧化物半导体的补偿晶体管T3和第一初始化晶体管T4的栅电极可分别设置在氧化物半导体层的上方和下方。即，当从与基底100的上表面垂直的方向(z方向)观察时，设置在氧化物半导体下方的金属层可与氧化物半导体叠置。

公开不限于参照图3描述的薄膜晶体管和存储电容器的数量和电路设计，并且薄膜晶体管和存储电容器的数量和电路设计可进行各种改变。

图4是示出根据实施例的显示设备的输入感测层400的平面图。

参照图4，输入感测层400包括被构造为感测用户触摸的触摸感测区域TSA和设置在触摸感测区域TSA周围的触摸外围区域TPA。触摸感测区域TSA可与基底(见图1的100)的显示区域(见图1的DA)叠置，并且触摸外围区域TPA可与基底(见图1的100)的外围区域(图1的PA)叠置。

驱动电极TE和感测电极RE中的每个可具有菱形平面形状，但不限于此。例如，驱动电极TE和感测电极RE中的每个在平面图中可具有包括多个开口的网格结构或网状结构。

驱动电极TE可在y方向上布置，并且在y方向上彼此相邻的驱动电极TE可彼此电连接。感测电极RE可在与y方向交叉的x方向上布置，并且在x方向上彼此相邻的感测电极RE可彼此电连接。

驱动电极TE和感测电极RE可彼此间隔开。在y方向上彼此相邻的驱动电极TE与在x方向上彼此相邻的感测电极RE相交的点处，在y方向上彼此相邻的驱动电极TE可通过第一触摸连接电极BE1彼此连接，并且在x方向上彼此相邻的感测电极RE可通过第二触摸连接电极BE2彼此连接。

输入感测线TSL可布置在触摸外围区域TPA中。触摸感测区域TSA的驱动电极TE可通过第一输入感测线TSL1连接到第一输入感测垫(pad，也称为焊盘)TP1。触摸感测区域TSA的感测电极RE可通过第二输入感测线TSL2连接到第二输入感测垫TP2。第一输入感测线TSL1和第二输入感测线TSL2中的一些可以是未连接到驱动电极TE和感测电极RE的接地布线或引导布线。

图5是示意性地示出根据实施例的显示设备中的显示区域的一部分的剖视图。

参照图5，有机发光二极管OLED布置在显示区域DA中，并且有机发光二极管OLED电连接到基底100与有机发光二极管OLED之间的像素电路PC。

基底100可包括玻璃或聚合物树脂。在实施例中，基底100可具有其中包括聚合物树脂的基体层和包括无机绝缘材料(诸如氧化硅(SiO

缓冲层201可在形成像素电路PC之前形成在基底100上。缓冲层201可包括无机绝缘材料(诸如氮化硅(SiN

如上面参照图3所述，像素电路PC可包括多个晶体管和存储电容器。在这方面，图5示出驱动晶体管T1、补偿晶体管T3和存储电容器Cst。

驱动晶体管T1可包括设置在缓冲层201上的半导体层A1(在下文中被称为驱动半导体层A1)和与驱动半导体层A1的沟道区域C1叠置的驱动栅电极GE1。驱动半导体层A1可包括硅基半导体材料(例如多晶硅)。驱动半导体层A1可包括沟道区域C1、以及分别设置在沟道区域C1的两侧的第一区域B1和第二区域D1。第一区域B1和第二区域D1是包括比沟道区域C1高的杂质浓度的区域。第一区域B1和第二区域D1中的一个可与源区对应，并且第一区域B1和第二区域D1中的另一个可与漏区对应。

第一栅极绝缘层203可设置在驱动半导体层A1与驱动栅电极GE1之间。第一栅极绝缘层203可包括无机绝缘材料(诸如氧化硅(SiO

驱动栅电极GE1可包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电材料，并且可包括包含上述导电材料的单层或多层。

存储电容器Cst可包括彼此叠置的第一电容器电极CE1和第二电容器电极CE2。在实施例中，存储电容器Cst的第一电容器电极CE1可包括驱动栅电极GE1。换句话说，驱动栅电极GE1可包括存储电容器Cst的第一电容器电极CE1。例如，驱动栅电极GE1和存储电容器Cst的第一电容器电极CE1可一体地形成为单个主体。

第二栅极绝缘层205可设置在存储电容器Cst的第一电容器电极CE1与第二电容器电极CE2之间。第一电容器电极CE1和第二电容器电极CE2彼此间隔开并且第二栅极绝缘层205置于它们之间。第二栅极绝缘层205可包括无机绝缘材料(诸如氧化硅(SiO

存储电容器Cst的第二电容器电极CE2可包括低电阻导电材料(诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti))，并且可包括包含上述低电阻导电材料的单层或多层结构。穿过第二电容器电极CE2的孔可形成在第二电容器电极CE2中，并且驱动栅电极GE1的至少一部分可与孔叠置。

第一层间绝缘层207可设置在存储电容器Cst上。第一层间绝缘层207可包括无机绝缘材料(诸如氧化硅(SiO

补偿晶体管T3的半导体层A3(在下文中被称为补偿半导体层A3)可设置在第一层间绝缘层207上。补偿半导体层A3可包括氧化物类半导体材料。例如，补偿半导体层A3可包括Zn氧化物类材料(例如，Zn氧化物、In-Zn氧化物、Ga-In-Zn氧化物等)。在一些实施例中，补偿半导体层A3可包括其中诸如铟(In)、镓(Ga)或锡(Sn)的金属包括在ZnO中的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体。

补偿半导体层A3可包括沟道区域C3，以及分别在沟道区域C3的两侧的第一区域B3和第二区域D3。第一区域B3和第二区域D3中的一个可以是源区，并且第一区域B3和第二区域D3中的另一个可以是漏区。

补偿晶体管T3可包括与补偿半导体层A3的沟道区域C3叠置的补偿栅电极GE3。补偿栅电极GE3可具有双栅极结构，所述双栅极结构包括设置在补偿半导体层A3下方的下栅电极G3A和在沟道区域C3上方的上栅电极G3B。

下栅电极G3A可与存储电容器Cst的第二电容器电极CE2设置在相同的层(例如，设置在第二栅极绝缘层205上)。下栅电极G3A可包括与存储电容器Cst的第二电容器电极CE2的材料相同的材料。

上栅电极G3B可设置在补偿半导体层A3上并且第三栅极绝缘层209置于它们之间。第三栅极绝缘层209可包括无机绝缘材料(诸如氧化硅(SiO

第二层间绝缘层210可设置在上栅电极G3B上。第二层间绝缘层210可包括无机绝缘材料(诸如氧化硅(SiO

驱动晶体管T1和补偿晶体管T3可通过节点连接线166彼此电连接。节点连接线166可设置在第二层间绝缘层210上。节点连接线166的一侧可连接到驱动晶体管T1的驱动栅电极GE1，并且节点连接线166的另一侧可连接到补偿晶体管T3的补偿半导体层A3(第一区域B3)。

节点连接线166可包括铝(Al)、铜(Cu)和/或钛(Ti)，并且可包括包含上述材料的单层或多层。例如，节点连接线166可具有包括钛层、铝层和钛层的三层结构。

第一平坦化层211可覆盖节点连接线166并且可设置在第二层间绝缘层210上。第一平坦化层211可包含有机绝缘材料。有机绝缘材料可包括光致抗蚀剂、苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物和/或它们的任何混合物。

第一信号线1220可设置在第一平坦化层211上。第一信号线1220可包括铝(Al)、铜(Cu)和/或钛(Ti)，并且可包括包含上述材料的单层或多层。例如，第一信号线1220可具有包括钛层、铝层和钛层的三层结构。

第二平坦化层212可设置在第一信号线1220上。第二平坦化层212可包括有机绝缘材料。有机绝缘材料可包括光致抗蚀剂、BCB、聚酰亚胺、HMDSO、PMMA、聚苯乙烯、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物和/或它们的任何混合物。数据线DL和第二信号线1230可设置在第二平坦化层212上。

数据线DL和第二信号线1230可包括铝(Al)、铜(Cu)和/或钛(Ti)，并且可包括包含上述材料的单层或多层。例如，数据线DL和第二信号线1230可具有包括钛层、铝层和钛层的三层结构。

在实施例中，第一信号线1220和第二信号线1230可被构造为供应驱动电流、第二初始化电压(见图3的Vint2)或第二电源电压(见图3的ELVSS)。第一信号线1220和第二信号线1230可彼此电连接。例如，第一信号线1220可通过穿过第二平坦化层212的接触孔电连接到第二信号线1230。

第三平坦化层213可设置在数据线DL和第二信号线1230上。第三平坦化层213可包括有机绝缘材料。有机绝缘材料可包括光致抗蚀剂、BCB、聚酰亚胺、HMDSO、PMMA、聚苯乙烯、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物和/或它们的任何混合物。

发光二极管(例如，有机发光二极管OLED)可设置在第三平坦化层213上。有机发光二极管OLED的像素电极221可包括反射层，所述反射层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的任何化合物或混合物。在另一实施例中，像素电极221还可在反射层上方和/或下方包括导电氧化物层。导电氧化物层可包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In

堤层215可设置在像素电极221和第三平坦化层213上。可在堤层215中限定与像素电极221叠置的开口，并且堤层215可覆盖像素电极221的边缘。堤层215可包括从聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和酚醛树脂中选择的至少一种有机绝缘材料。

有机发光二极管OLED的中间层222的至少一部分可位于由堤层215形成的开口中。有机发光二极管OLED的发射区域可由开口限定。

中间层222包括发射层222b。发射层222b可包括有机材料，所述有机材料包括发射红光、绿光、蓝光或白光的荧光材料或磷光材料。发射层222b可包括低分子量有机材料或高分子量有机材料。第一功能层222a和/或第二功能层222c(诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和电子注入层(EIL))可以可选择地进一步设置在发射层222b下方和上方。

发射层222b可具有与像素电极221中的每个像素电极对应的图案化形状。中间层222中包括的除了发射层222b之外的层可进行各种修改。例如，这些层可遍布像素电极221一体地形成为单个主体。

对电极223可包括具有低逸出功的导电材料。例如，对电极223可包括(半)透明层，所述(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的任何合金。可选地，对电极223还可在包括上述材料的(半)透明层上包括包含ITO、IZO、ZnO或In

间隔件217可设置在堤层215上。间隔件217可与堤层215在相同的工艺中形成，或者可在单独的工艺中单独形成。在实施例中，间隔件217可包括诸如聚酰亚胺的有机绝缘材料。

堤层215和间隔件217可包括阻光材料，并且可设置为黑色。阻光材料可包括炭黑、碳纳米管、包括黑色染料的树脂或膏、金属颗粒(例如，镍、铝、钼和它们的任何合金)、金属氧化物颗粒(例如，氧化铬)或金属氮化物颗粒(例如，氮化铬)。当堤层215包括阻光材料时，可减少由于堤层215下方的金属结构导致的外部光的反射。

有机发光二极管OLED可被封装层300覆盖。封装层300可包括至少一个有机封装层和至少一个无机封装层。在实施例中，图6示出封装层300包括第一无机封装层310和第二无机封装层330以及设置在第一无机封装层310与第二无机封装层330之间的有机封装层320。

第一无机封装层310和第二无机封装层330可包括从氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅中选择的至少一种无机材料。第一无机封装层310和第二无机封装层330可以是包括上述无机材料的单层或多层。有机封装层320可包括聚合物类材料。聚合物类材料可包括丙烯酸树脂、环氧类树脂、聚酰亚胺、聚乙烯等。在实施例中，有机封装层320可包括丙烯酸酯。

图6是示意性地示出根据实施例的显示设备中的拐角区域的一部分的放大平面图。即，图6是图1中所示的显示设备中的拐角区域CNA的放大图，并且示意性地示出第一平坦化层211、第二平坦化层212、第三平坦化层213和对电极223。

参照图6，围绕显示区域DA的至少一部分的第一坝DAM1、第二坝DAM2和第三坝DAM3可布置在拐角区域CNA中。第一坝DAM1和第二坝DAM2可具有带有一侧开口的环形形状，以便围绕显示区域DA的至少一部分。第三坝DAM3可在x方向上从第一坝DAM1和第二坝DAM2延伸。即，第一坝DAM1和第二坝DAM2连接到第三坝DAM3的一端。第一坝DAM1、第二坝DAM2和第三坝DAM3可包括至少一个有机层。第一坝DAM1、第二坝DAM2和第三坝DAM3可包括与显示区域(见图5的DA)的第一平坦化层211、第二平坦化层212、第三平坦化层213、堤层215和间隔件217中的至少一个的材料相同的材料。在本说明书中，表述A和B包括彼此相同的材料可意味着A和B通过相同的工艺同时形成。第一坝DAM1、第二坝DAM2和第三坝DAM3可被构造为控制形成封装层(见图5的300)的有机封装层(见图5的320)的单体的流动。

平坦化层PIL在第一坝DAM1、第二坝DAM2和第三坝DAM3内侧布置在拐角区域CNA中。平坦化层PIL可包括显示区域DA的延伸到外围区域PA并以所述的顺序依次堆叠的第一平坦化层(见图5的211)、第二平坦化层(见图5的212)和第三平坦化层(见图5的213)。围绕显示区域DA的至少一部分的开口可分别形成在第一平坦化层(见图5的211)、第二平坦化层(见图5的212)和第三平坦化层(见图5的213)中的每个平坦化层中。当从与基底100的上表面基本上垂直的方向观察时，第一平坦化层(见图5的211)的开口、第二平坦化层(见图5的212)的开口和第三平坦化层(见图5的213)的开口可彼此叠置并形成谷部V。谷部V可具有其中围绕显示区域DA的至少一部分的一侧敞开的环形形状。因为各自具有有机材料的第一平坦化层(见图5的211)、第二平坦化层(见图5的212)和第三平坦化层(见图5的213)的全部或至少一部分从谷部V去除，所以可阻挡或减少诸如湿气的杂质从基底100的外部渗透到显示区域DA中的路径。在拐角区域CNA中，谷部V可在与y方向和x方向交叉的w3方向上延伸。

如图6中所示，对电极223的端部223E可与谷部V相邻并且在w3方向上延伸。在这方面，图6示出对电极223的端部223E设置在谷部V外侧，使得对电极223覆盖谷部V。在实施例中，对电极223的端部223E可设置在谷部V内侧，使得对电极223不与谷部V叠置。

对电极223的端部223E可在x方向上从谷部V结束的点延伸。第一拐角区域CNA1和第二拐角区域CNA2可基于对电极223的在x方向上延伸的端部223E来限定。第一拐角区域CNA1可与对电极223叠置，并且第二拐角区域CNA2可在第一拐角区域CNA1外部以便围绕第一拐角区域CNA1。第二拐角区域CNA2可不与对电极223叠置。

第一平坦化层211、第二平坦化层212和第三平坦化层213可设置为与第一拐角区域CNA1叠置。第一平坦化层211和第二平坦化层212不与第二拐角区域CNA2叠置，并且仅第三平坦化层213可设置为与第二拐角区域CNA2叠置。第一平坦化层211和第二平坦化层212的大部分可从第二拐角区域CNA2去除。

图7和图8是示意性地示出根据实施例的显示设备的一部分的放大平面图，并且图9是示意性地示出显示设备的一部分的剖视图。图7和图8是示出图6的区域C的放大平面图，并且图9是沿着图7的线D-D'截取的显示设备的剖视图。

图7示意性地示出对电极223和第一屏蔽层710，并且图8示意性地示出对电极223和第二屏蔽层720。

参照图7、图8和图9，第一拐角区域CNA1和第二拐角区域CNA2可基于对电极223的端部223E来限定。第一拐角区域CNA1可与对电极223叠置，并且第二拐角区域CNA2可不与对电极223叠置。

一个或更多个无机绝缘层IIL可设置在基底100上。一个或更多个无机绝缘层IIL中的每个可包括与显示区域(见图5的DA)中的缓冲层(见图5的201)、第一栅极绝缘层(见图5的203)、第二栅极绝缘层(见图5的205)、第一层间绝缘层(见图5的207)、第三栅极绝缘层(见图5的209)和第二层间绝缘层(见图5的210)中的至少一个的材料相同的材料。

多条辐线SPL可设置在一个或更多个无机绝缘层IIL之间。辐线SPL中的每条可被构造为将信号传输到像素电路(见图5的PC)或有机发光二极管(见图5的OLED)。辐线SPL中的每条可包括与显示区域(见图5的DA)中的驱动晶体管(见图5的T1)的驱动栅电极(见图5的GE1)和补偿晶体管(见图5的T3)的下栅电极(见图5的G3A)和上栅电极(见图5的G3B)中的一个的材料相同的材料。例如，辐线SPL可包括与驱动栅电极GE1设置在同一层的下线和与下栅电极G3A设置在同一层的上线。

第一平坦化层211与第一拐角区域CNA1叠置并且设置在一个或更多个无机绝缘层IIL上，并且第二平坦化层212与第一拐角区域CNA1叠置并且设置在第一平坦化层211上。第一平坦化层211的端部和第二平坦化层212的端部可邻近对电极223的端部223E。因此，第一平坦化层211和第二平坦化层212可不与第二拐角区域CNA2的全部或大部分叠置。

第三平坦化层213可一体地形成为单个主体，以覆盖第一拐角区域CNA1和第二拐角区域CNA2。在第一拐角区域CNA1中，第三平坦化层213可设置在第二平坦化层212上。

第一屏蔽层710可设置在第三平坦化层213上。第一屏蔽层710可设置为与第一拐角区域CNA1和第二拐角区域CNA2叠置。与第一拐角区域CNA1叠置的多个第1-1孔710H1可形成在第一屏蔽层710中并且彼此间隔开，并且与第二拐角区域CNA2叠置的多个第1-2孔710H2可形成在第一屏蔽层710中并且彼此间隔开。

第1-1孔710H1和第1-2孔710H2可用作被构造为排出在第一屏蔽层710下方的有机层中产生的气体的路径。例如，第1-1孔710H1可被构造为在第一拐角区域CNA1中排出设置在第一屏蔽层710下方的第一平坦化层211、第二平坦化层212和第三平坦化层213中产生的气体。第1-2孔710H2可被构造为在第二拐角区域CNA2中排出在第一屏蔽层710下方的第三平坦化层213中产生的气体。

第一屏蔽层710可包括与显示区域(见图5的DA)中的像素电极(见图5的221)的材料相同的材料。例如，第一屏蔽层710可在使像素电极(见图5的221)图案化的工艺期间形成。

第二屏蔽层720可设置为与第二拐角区域CNA2叠置。第二屏蔽层720可在第二拐角区域CNA2中设置在无机绝缘层IIL上。第二屏蔽层720可不与对电极223叠置，或者可部分地与对电极223叠置。例如，第二屏蔽层720的端部720E可与对电极223的端部223E叠置，或者可在对电极223的端部223E内侧。对电极223的端部223E的内侧指靠近基底100的显示区域(见图1的DA)的一侧。第二屏蔽层720可不与第一拐角区域CNA1叠置，或者可仅覆盖邻近第一拐角区域CNA1的边界的部分区域。因此，从与第一拐角区域CNA1叠置的第一平坦化层211和第二平坦化层212中产生的气体可容易地通过第一屏蔽层710的第1-1孔710H1排出。

第二屏蔽层720可包括与显示区域(见图5的DA)中的数据线(见图5的DL)和第二信号线(见图5的1230)的材料相同的材料。例如，第二屏蔽层720可在使数据线DL和第二信号线1230图案化的工艺期间形成。

在第二拐角区域CNA2中，第二屏蔽层720可与无机绝缘层IIL的上表面直接接触。在第二拐角区域CNA2中，在第二屏蔽层720与无机绝缘层IIL的上表面之间没有或有非常少量的有机材料产生气体，因此，第二屏蔽层720可覆盖第二拐角区域CNA2的整个表面。例如，第二屏蔽层720可不包括与第二拐角区域CNA2叠置的通孔。

堤层215可设置在第三平坦化层213和第一屏蔽层710上。当从与基底100的上表面基本垂直的方向观察时，堤层215可具有带有通孔的网格形状。可省略第一拐角区域CNA1和第二拐角区域CNA2上的堤层215。

对电极223可设置在堤层215和第一屏蔽层710上，并且可与第一拐角区域CNA1叠置。对电极223可从显示区域(见图1的DA)延伸到第一拐角区域CNA1，并且可一体地形成为单个主体。当从与基底100的上表面基本垂直的方向观察时，对电极223可覆盖第一拐角区域CNA1。因为对电极223不具有开口或通孔，所以对电极223可覆盖由穿过第一屏蔽层710的第1-1孔710H1暴露的第一拐角区域CNA1。

封装层300可设置在对电极223和堤层215上。封装层300可经过第一拐角区域CNA1从显示区域(见图1的DA)延伸到第二拐角区域CNA2。如上所述，封装层300可包括至少一个无机封装层和至少一个有机封装层。在这方面，图9示出封装层300包括第一无机封装层310、第二无机封装层330和设置在第一无机封装层310与第二无机封装层330之间的有机封装层320。

第一触摸绝缘层401可设置在封装层300上。第一触摸绝缘层401可以是提供输入感测层(见图4的400)的基体表面的绝缘层。第一触摸绝缘层401可包括无机材料或复合材料。第一触摸绝缘层401可包括从氧化铝(Al

输入感测线TSL可设置在第一触摸绝缘层401上。如上所述，输入感测线TSL可布置在触摸外围区域(见图4的TPA)中，并且触摸外围区域TPA可与基底100的第一拐角区域CNA1和第二拐角区域CNA2叠置。在第一拐角区域CNA1和第二拐角区域CNA2中，输入感测线TSL可设置为与辐线SPL叠置。由于输入感测线TSL和辐线SPL在平面图中彼此叠置，因此耦合效应可能导致在通过输入感测线TSL传输的电信号中出现噪声，或者可能导致在通过辐线SPL传输的电信号中出现噪声。在根据实施例的显示设备的情况下，当从与基底100基本垂直的方向观察时，第一拐角区域CNA1被第一屏蔽层710和对电极223覆盖，并且第二拐角区域CNA2被第一屏蔽层710和第二屏蔽层720覆盖。因此，可防止或最小化输入感测线TSL与辐线SPL之间的耦合效应的出现。

图10是示意性地示出根据实施例的显示设备的一部分的放大平面图，并且图11是示意性地示出显示设备的一部分的剖视图。图10是示出图6中所示的显示设备的区域C的放大平面图，并且图11是沿着图7的线D-D'截取的显示设备的剖视图。图10和图11分别与图8和图9相似，但是与图8和图9的不同之处在于，显示设备还包括与第一拐角区域CNA1叠置的第三屏蔽层730。在下文中，将省略相同或相似的组件的描述，并且将主要描述差异。

参照图10和图11，第一拐角区域CNA1和第二拐角区域CNA2可基于对电极223的端部223E来限定。第一拐角区域CNA1可与对电极223叠置，并且第二拐角区域CNA2可不与对电极223叠置。

第一屏蔽层710可设置在第三平坦化层213上并且与第一拐角区域CNA1和第二拐角区域CNA2叠置。与第一拐角区域CNA1叠置的多个第1-1孔710H1可形成在第一屏蔽层710中并且彼此间隔开，并且与第二拐角区域CNA2叠置的多个第1-2孔710H2可形成在第一屏蔽层710中并且彼此间隔开。

第二屏蔽层720可设置在无机绝缘层IIL上并且与第二拐角区域CNA2叠置。第二屏蔽层720可不与对电极223叠置，或者可部分地与对电极223叠置。与第二拐角区域CNA2叠置的通孔可不形成在第二屏蔽层720中。也就是说，当从与基底100的上表面基本垂直的方向观察时，第二屏蔽层720可覆盖第二拐角区域CNA2的整个表面。

第三屏蔽层730可进一步设置在第一屏蔽层710下方并且与第一拐角区域CNA1叠置。在这方面，图11示出第三屏蔽层730在第二平坦化层212与第三平坦化层213之间。第三屏蔽层730可包括与显示区域(见图5的DA)中的数据线(见图5的DL)和第二信号线(见图5的1230)的材料相同的材料。例如，第三屏蔽层730可在使数据线(见图5的DL)和第二信号线(见图5的1230)图案化的工艺期间形成。第三屏蔽层730可与第二屏蔽层720一体地形成为单个主体。

第三屏蔽层730可彼此间隔开。多个第三孔730H可限定在第三屏蔽层730中。第三孔730H可设置为分别与第一屏蔽层710的第1-1孔710H1叠置。在一些实施例中，当从与基底100基本垂直的方向观察时，第三孔730H中的每个孔的中心可与第1-1孔710H1中的每个孔的中心叠置。

第一屏蔽层710的第1-1孔710H1与第三屏蔽层730的第三孔730H叠置的叠置开口区域OVA的面积可以是第一拐角区域CNA1的总面积的13％或更大。当从与基底100的上表面基本垂直的方向观察时，叠置开口区域OVA是未被第一屏蔽层710和第三屏蔽层730覆盖的区域，并且叠置开口区域OVA可以是在第一平坦化层211、第二平坦化层212和第三平坦化层213中产生的气体通过其排出的路径。当无法确保用于气体的排出的足够的路径时，位于与第一拐角区域CNA1相邻的显示区域(见图6的DA)中的像素的发射区域可能减小，因此，发光质量可能降低。在根据本实施例的显示设备中，因为叠置开口区域OVA的面积是第一拐角区域CNA1的总面积的13％或更大，所以可通过确保用于排出在第一平坦化层211、第二平坦化层212和第三平坦化层213中产生的气体的足够的路径来防止或减小发光质量的劣化。

图12是示意性地示出根据实施例的显示设备中的外围区域的一部分的放大平面图。图12示意性地示出图1中所示的显示设备中的区域B的平坦化层PIL和对电极223。

参照图12，围绕显示区域DA的至少一部分的第一坝DAM1和第二坝DAM2可布置在外围区域PA中。第一坝DAM1和第二坝DAM2可具有带有一侧开口的环形形状，以便围绕显示区域DA的至少一部分。第一坝DAM1和第二坝DAM2可包括至少一个有机层。第一坝DAM1和第二坝DAM2可包括与显示区域DA中的第一平坦化层(见图5的211)、第二平坦化层(见图5的212)、第三平坦化层(见图5的213)、堤层(见图5的215)和间隔件(见图5的217)中的至少一个的材料相同的材料。第一坝DAM1和第二坝DAM2可被构造为控制形成封装层(见图5的300)的有机封装层(见图5的320)的单体的流动。

平坦化层PIL在第一坝DAM1和第二坝DAM2内侧布置在外围区域PA中。平坦化层PIL可包括显示区域DA的延伸到外围区域PA并以所述的顺序依次堆叠的第一平坦化层(见图5的211)、第二平坦化层(见图5的212)和第三平坦化层(见图5的213)。

平坦化层PIL可包括围绕显示区域DA的至少一部分的谷部V。谷部V可具有其中围绕显示区域DA的至少一部分的一侧敞开的环形形状。谷部V可穿过第一平坦化层(见图5的211)、第二平坦化层(见图5的212)和第三平坦化层(见图5的213)。因为各自包括有机材料的第一平坦化层(见图5的211)、第二平坦化层(见图5的212)和第三平坦化层(见图5的213)中的全部或至少一部分从谷部V去除，所以可阻挡或减少诸如湿气的杂质从基底100的外部渗透到显示区域(见图1的DA)中的路径。

对电极223可与谷部V叠置。在这方面，图12示出对电极223的端部223E设置在谷部V外侧，使得对电极223覆盖谷部V。在其他实施例中，对电极223可不与谷部V叠置。在这种情况下，对电极223的端部223E可在谷部V内侧。

图13和图14是示意性地示出根据实施例的显示设备的一部分的放大平面图，并且图15、图16、图17、图18和图19是示意性地示出根据各种实施例的显示设备的一部分的剖视图。图13和图14是图12中所示的显示设备中的区域E的放大平面图，图15、图16、图17、图18和图19是沿着图13的线F-F'截取的显示设备的剖视图。

图13示意性地示出对电极223和第一屏蔽层710，并且图14示意性地示出对电极223、第二屏蔽层720和第三屏蔽层730。

参照图13、图14、图15和图16，第一外围区域PA1和第二外围区域PA2可基于对电极223的端部223E来限定。第一外围区域PA1可与对电极223叠置，并且第二外围区域PA2可不与对电极223叠置。

一个或更多个无机绝缘层IIL可设置在基底100上。一个或更多个无机绝缘层IIL可各自包括与显示区域(见图5的DA)中的缓冲层(见图5的201)、第一栅极绝缘层(见图5的203)、第二栅极绝缘层(见图5的205)、第一层间绝缘层(见图5的207)、第三栅极绝缘层(见图5的209)和第二层间绝缘层(见图5的210)中的至少一个的材料相同的材料。

第一驱动电路DC1和第二驱动电路DC2可设置在基底100上并且谷部V在第一驱动电路DC1与第二驱动电路DC2之间。第一驱动电路DC1和第二驱动电路DC2可设置在基底100与第一平坦化层211之间，第一驱动电路DC1可与第一外围区域PA1叠置，并且第二驱动电路DC2可与第二外围区域PA2叠置。第一驱动电路DC1可以是扫描驱动电路，并且第二驱动电路DC2可以是发射控制驱动电路。第一驱动电路DC1可与对电极223叠置，并且第二驱动电路DC2可不与对电极223叠置。将第一驱动电路DC1连接到像素(见图1的P)的线可设置在第一驱动电路DC1上。例如，在第一外围区域PA1中，信号线可在无机绝缘层IIL与第一平坦化层211之间，或者在第一平坦化层211与第二平坦化层212之间。

第一平坦化层211、第二平坦化层212和第三平坦化层213可与第一外围区域PA1和第二外围区域PA2叠置，并且可顺序地设置在无机绝缘层IIL上。第一平坦化层211、第二平坦化层212和第三平坦化层213可各自具有围绕显示区域(见图1的DA)的至少一部分的开口。当从与基底100的上表面基本垂直的方向观察时，第一平坦化层211的开口211OP、第二平坦化层212的开口212OP和第三平坦化层213的开口213OP可彼此叠置以形成谷部V。

第一屏蔽层710可设置在第三平坦化层213上。第一屏蔽层710可设置为与第一外围区域PA1和第二外围区域PA2叠置。第一屏蔽层710可覆盖谷部V。第一屏蔽层710可包括与第一外围区域PA1叠置并且彼此间隔开的多个第1-1孔710H1，以及与第二外围区域PA2叠置并且彼此间隔开的多个第1-2孔710H2。多个第1-1孔710H1和多个第1-2孔710H2可与谷部V间隔开。第1-1孔710H1和第1-2孔710H2可用作被构造为排出在第一屏蔽层710下方的有机层中产生的气体的路径。

第一屏蔽层710可包括与显示区域(见图5的DA)中的像素电极(见图5的221)的材料相同的材料。例如，第一屏蔽层710可在使像素电极221图案化的工艺期间形成。

第二屏蔽层720可设置为与第一外围区域PA1叠置，但是可不与第二外围区域PA2叠置。第二屏蔽层720可设置为与对电极223叠置。第二屏蔽层720可设置在第二平坦化层212与第三平坦化层213之间。第二屏蔽层720可包括与显示区域(见图5的DA)中的数据线(见图5的DL)和第二信号线(见图5的1230)的材料相同的材料。例如，第二屏蔽层720可在使数据线(见图5的DL)和第二信号线(见图5的1230)图案化的工艺期间形成。

与第一外围区域PA1叠置的多个第二孔720H可形成在第二屏蔽层720中并且彼此间隔开。第二孔720H可设置为分别在z方向上与第一屏蔽层710的第1-1孔710H1叠置。在一些实施例中，当从与基底100基本垂直的方向观察时，第二孔720H中的每个孔的中心可与第1-1孔710H1中的每个孔的中心叠置。第二孔720H的尺寸可等于或不同于第1-1孔710H1的尺寸。

第一屏蔽层710的第1-1孔710H1与第二屏蔽层720的第二孔720H叠置的叠置开口区域OVA的面积可以是第一外围区域PA1的总面积的13％或更大。当从与基底100的上表面基本垂直的方向观察时，叠置开口区域OVA是未被第一屏蔽层710和第二屏蔽层720覆盖的区域，并且可以是在第一平坦化层211、第二平坦化层212和第三平坦化层213中产生的气体通过其排出的路径。

第三屏蔽层730可设置为与第二外围区域PA2叠置，但是可不与第一外围区域PA1叠置。第三屏蔽层730可设置在与第一屏蔽层710和第二屏蔽层720不同的层。在这方面，图15示出第三屏蔽层730在第一平坦化层211与第二平坦化层212之间。第三屏蔽层730可包括与显示区域(见图5的DA)中的第一信号线(见图5的1220)的材料相同的材料。例如，第三屏蔽层730可在使第一信号线(见图5的1220)图案化的工艺期间形成。

与第二外围区域PA2叠置的多个第三孔730H可形成在第三屏蔽层730中并且彼此间隔开。第三孔730H可设置为不与第一屏蔽层710的第1-2孔710H2叠置。换句话说，第三孔730H可与第1-2孔710H2间隔开。当从与基底100的上表面基本垂直的方向观察时，由于第1-2孔710H2而未被第一屏蔽层710覆盖的第一开口区域OPA1可与第三屏蔽层730叠置，并且由于第三孔730H而未被第三屏蔽层730覆盖的第三开口区域OPA3可被第一屏蔽层710覆盖。因此，当从与基底100的上表面基本垂直的方向观察时，第二外围区域PA2可被第一屏蔽层710和第三屏蔽层730覆盖。因为谷部V在第二外围区域PA2与显示区域DA之间，所以在第二外围区域PA2中在第一平坦化层211、第二平坦化层212和第三平坦化层213中产生的气体可对显示质量具有很小影响或没有影响。因此，在第二外围区域PA2中，第一屏蔽层710和第三屏蔽层730可不需要叠置开口区域。

堤层215可设置在第一屏蔽层710和第三平坦化层213上。当从与基底100的上表面基本垂直的方向观察时，堤层215可具有带有通孔的网格形状。在一些实施例中，可省略第一外围区域PA1和第二外围区域PA2中的堤层215。

对电极223可设置在堤层215上并且与第一外围区域PA1叠置。对电极223可从显示区域DA延伸到第一外围区域PA1，并且可一体地形成为单个主体。当从与基底100的上表面基本垂直的方向观察时，对电极223可覆盖第一外围区域PA1。因为对电极223不具有开口或通孔，所以对电极223可覆盖其中第一屏蔽层710的第1-1孔710H1与第二屏蔽层720的第二孔720H叠置的叠置开口区域OVA。

在一些实施例中，如图15中所示，对电极223可与谷部V叠置并覆盖第一平坦化层211的开口211OP的内表面、第二平坦化层212的开口212OP的内表面和第三平坦化层213的开口213OP的内表面。例如，对电极223的端部223E可位于谷部V的外部区域中。谷部V的外部区域指相对于谷部V远离显示区域DA的区域。

在其他实施例中，如图16中所示，对电极223可不与谷部V叠置。对电极223的端部223E可位于谷部V的内部区域中。谷部V的内部区域指相对于谷部V靠近显示区域DA的区域。第一屏蔽层710可覆盖第一平坦化层211的开口211OP的内表面、第二平坦化层212的开口212OP的内表面和第三平坦化层213的开口213OP的内表面，第一平坦化层211的开口211OP、第二平坦化层212的开口212OP和第三平坦化层213的开口213OP在z方向上彼此叠置以形成谷部V。

封装层300可设置在对电极223和堤层215上。封装层300可经过第一外围区域PA1从显示区域DA延伸到第二外围区域PA2。如上所述，封装层300可包括至少一个无机封装层和至少一个有机封装层。

第一触摸绝缘层401可设置在封装层300上。第一触摸绝缘层401可以是提供输入感测层(见图4的400)的基体表面的绝缘层。第一触摸绝缘层401可包括无机材料或复合材料。第一触摸绝缘层401可用有机绝缘层代替。

输入感测线TSL可设置在第一触摸绝缘层401上。如上所述，输入感测线TSL可布置在触摸外围区域(见图4的TPA)中，并且触摸外围区域TPA可与基底100的第一外围区域PA1和第二外围区域PA2叠置。在第一外围区域PA1和第二外围区域PA2中，输入感测线TSL可与第一驱动电路DC1和第二驱动电路DC2叠置。由于输入感测线TSL和驱动电路DC1和DC2在平面图中彼此叠置，因此耦合效应可能导致在通过输入感测线TSL传输的电信号中出现噪声，或者可能导致在通过驱动电路DC1和DC2传输的电信号中出现噪声。在根据实施例的显示设备的情况下，当从与基底100基本垂直的方向观察时，第一外围区域PA1被第一屏蔽层710、第二屏蔽层720和对电极223覆盖，并且第二外围区域PA2被第一屏蔽层710和第三屏蔽层730覆盖。因此，可防止或最小化输入感测线TSL与驱动电路DC1和DC2之间的耦合效应的出现。

参照图17，第四屏蔽层740可设置为与第二外围区域PA2叠置。第四屏蔽层740可与第一外围区域PA1的与谷部V的外部区域叠置的边缘部分叠置。第四屏蔽层740可设置在与第一屏蔽层710和第三屏蔽层730不同的层。在这方面，图17示出第四屏蔽层740设置在第二平坦化层212与第三平坦化层213之间，但是公开不限于此。第四屏蔽层740可设置在无机绝缘层IIL与第一平坦化层211之间。

多个第四孔740H可形成在第四屏蔽层740中。第四孔740H可用作被构造为排出在第四屏蔽层740下方的有机层中产生的气体的路径。当从与基底100的上表面垂直的方向观察时，第二外围区域PA2可被第一屏蔽层710、第三屏蔽层730和第四屏蔽层740覆盖。如图17中所示，由第一屏蔽层710的第1-2孔710H2暴露的第1-1开口区域OPA1-1和第1-2开口区域OPA1-2可分别与第三屏蔽层730和第四屏蔽层740叠置。因此，第三屏蔽层730的第三孔730H和第四屏蔽层740的第四孔740H的面积可进一步扩大，因此，可确保有机层之间足够的气体排出路径。

参照图18，第三屏蔽层730、第四屏蔽层740和第五屏蔽层750可设置为与第二外围区域PA2叠置。第三屏蔽层730、第四屏蔽层740和第五屏蔽层750可与第一外围区域PA1的与谷部V的外部区域叠置的边缘部分叠置。第一屏蔽层710、第三屏蔽层730、第四屏蔽层740和第五屏蔽层750可设置在彼此不同的层。图18示出第四屏蔽层740在第二平坦化层212与第三平坦化层213之间，并且第五屏蔽层750设置在无机绝缘层IIL与第一平坦化层211之间。

当从与基底100的上表面垂直的方向观察时，第二外围区域PA2可被第一屏蔽层710、第三屏蔽层730、第四屏蔽层740和第五屏蔽层750覆盖。在一些实施例中，第三屏蔽层730、第四屏蔽层740和第五屏蔽层750中的一些可设置为彼此分离的金属岛图案。在这方面，图18示出由第一屏蔽层710的第1-2孔710H2暴露的第1-1开口区域OPA1-1、第1-2开口区域OPA1-2和第1-3开口区域OPA1-3分别与第四屏蔽层740、第三屏蔽层730和第五屏蔽层750叠置。第1-1开口区域OPA1-1、第1-2开口区域OPA1-2和第1-3开口区域OPA1-3可与第三屏蔽层730、第四屏蔽层740和第五屏蔽层750中的至少一个叠置。

图17和图18示出第一屏蔽层710的第1-1孔710H1和第1-2孔710H2的尺寸(或面积)和/或间隔彼此相等，但是公开不限于此。第一屏蔽层710的第1-1孔710H1和第1-2孔710H2的尺寸(或面积)和/或间隔可彼此不同。

参照图19，第一屏蔽层710可不与第二外围区域PA2叠置。当从与基底100的上表面垂直的方向观察时，第二外围区域PA2可被第三屏蔽层730和第四屏蔽层740覆盖。第三屏蔽层730和第四屏蔽层740可设置在与第一屏蔽层710不同的层。例如，第三屏蔽层730可在第一平坦化层211与第二平坦化层212之间，并且第四屏蔽层740可在第二平坦化层212与第三平坦化层213之间。可选地，第三屏蔽层730可在第一平坦化层211与第二平坦化层212之间，并且第四屏蔽层740可设置在无机绝缘层IIL与第一平坦化层211之间。

多个第三孔730H可形成在第三屏蔽层730中，并且多个第四孔740H可形成在第四屏蔽层740中。由第三孔730H暴露的第三开口区域OPA3可与第四屏蔽层740叠置。由第四孔740H暴露的第四开口区域OPA4可与第三屏蔽层730叠置。

在一些实施例中，虽然图19中未示出，但是还可包括与第二外围区域PA2叠置的第五屏蔽层。在这种情况下，第二外围区域PA2可被第三屏蔽层730、第四屏蔽层740和第五屏蔽层覆盖。

图20和图21是示意性地示出根据实施例的显示设备的一部分的剖视图。图20和图21是沿着图13的线F-F'截取的显示设备的剖视图。

参照图20和图21，第一屏蔽层710和对电极223可布置在第一外围区域PA1中，并且可省略第二屏蔽层(未示出)。当从与基底100的上表面垂直的方向观察时，第一外围区域PA1可被第一屏蔽层710和对电极223覆盖。第一屏蔽层710和对电极223可防止或减小输入感测线TSL与第一驱动电路DC1之间的耦合效应。

如图20中所示，第一屏蔽层710、第三屏蔽层730和第四屏蔽层740可布置在第二外围区域PA2中。第三屏蔽层730和第四屏蔽层740可与第一外围区域PA1的与谷部V的外部区域叠置的边缘部分叠置。第一屏蔽层710、第三屏蔽层730和第四屏蔽层740可设置在彼此不同的层。例如，第三屏蔽层730可在第一平坦化层211与第二平坦化层212之间，并且第四屏蔽层740可在第二平坦化层212与第三平坦化层213之间。可选地，第三屏蔽层730可在第一平坦化层211与第二平坦化层212之间，并且第四屏蔽层740可设置在无机绝缘层IIL与第一平坦化层211之间。第一屏蔽层710、第三屏蔽层730和第四屏蔽层740可各自具有多个孔。当从与基底100的上表面垂直的方向观察时，第二外围区域PA2可被第一屏蔽层710、第三屏蔽层730和第四屏蔽层740覆盖。由第一屏蔽层710的第1-2孔710H2暴露的第1-1开口区域OPA1-1和第1-3开口区域OPA1-3可与第四屏蔽层740叠置，由第一屏蔽层710的第1-2孔710H2暴露的第1-2开口区域OPA1-2可与第三屏蔽层730叠置。

可选地，如图21中所示，第一屏蔽层710、第三屏蔽层730、第四屏蔽层740和第五屏蔽层750可布置在第二外围区域PA2中。第三屏蔽层730、第四屏蔽层740和第五屏蔽层750可与第一外围区域PA1的与谷部V的外部区域叠置的边缘部分叠置。第一屏蔽层710、第三屏蔽层730、第四屏蔽层740和第五屏蔽层750可设置在彼此不同的层。例如，第三屏蔽层730可在第一平坦化层211与第二平坦化层212之间，第四屏蔽层740可设置在第二平坦化层212与第三平坦化层213之间，并且第五屏蔽层750可在无机绝缘层IIL与第一平坦化层211之间。当从与基底100的上表面垂直的方向观察时，第二外围区域PA2可被第一屏蔽层710、第三屏蔽层730、第四屏蔽层740和第五屏蔽层750覆盖。在一些实施例中，第三屏蔽层730、第四屏蔽层740和第五屏蔽层750中的一些可设置为彼此分离的金属岛图案。

在一些实施例中，第一屏蔽层710可与第一外围区域PA1叠置并且可不与第二外围区域PA2叠置，并且仅第三屏蔽层730和第四屏蔽层740可布置在第二外围区域PA2中。例如，第三屏蔽层730可设置在第一平坦化层211与第二平坦化层212之间，并且第四屏蔽层740可在第二平坦化层212与第三平坦化层213之间。可选地，第三屏蔽层730可设置在第一平坦化层211与第二平坦化层212之间，并且第四屏蔽层740可设置在无机绝缘层IIL与第一平坦化层211之间。

根据一个或更多个实施例，可实现能够显示高质量图像同时减小无效空间的面积的显示设备。公开的范围不受这种效果的限制。

应当理解的是，本文中描述的实施例应当仅被考虑为描述性意义，而不是出于限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的精神和范围的情况下，可在其中进行形式和细节上的各种改变。