半导体装置

相关申请

本申请享有以日本专利申请2021-146266号(申请日：2021年9月8日)为基础申请的优先权。本申请通过参考此基础申请包括基础申请的所有内容。

技术领域

实施方式涉及半导体装置。

背景技术

以往，作为用于开关元件的电力控制用半导体装置，开发出了纵型的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)。在纵型的MOSFET中，在源极电极与漏极电极之间设置有半导体部件，在半导体部件中设置有栅极电极。而且，通过对栅极电极施加规定的电位，来控制半导体部件的导电性，控制在源极电极与漏极电极之间流动的电流。

在纵型的MOSFET中，为了提高源极电极与漏极电极之间的耐压，有时在半导体部件中形成沟槽，并在沟槽内设置埋入源极电极。在该情况下，源极电极与埋入源极电极之间的源极电阻会对MOSFET的效率造成影响，因此优选能够在设计阶段进行调整。

发明内容

实施方式提供能够调整源极电阻的半导体装置。

实施方式的半导体装置具备：第一电极；第二电极；半导体部件，设置于所述第一电极与所述第二电极之间；第三电极；多个第四电极；以及第五电极。所述第三电极设置于所述半导体部件内，在与从所述第一电极朝向所述第二电极的第一方向正交的第二方向上延伸。所述第四电极与所述第二电极连接，沿着所述第二方向被设置有多个。所述第五电极设置于所述半导体部件内的所述第一电极与所述多个第四电极之间，沿所述第二方向延伸，与所述多个第四电极连接，与所述第一电极分离。

附图说明

图1的(a)是表示第一实施方式的半导体装置的俯视图，图1的(b)是其仰视图。

图2是表示第一实施方式的半导体装置的俯视图。

图3是图2所示的A-A’线的剖视图。

图4是图2所示的B-B’线的剖视图。

图5是图2所示的C-C’线的剖视图。

图6的(a)及(b)是表示第一实施方式的变形例的半导体装置的俯视图，(a)表示图1的(a)的终端区域Rp，(b)表示图1的(a)的元件(cell)区域Rc。

图7是表示第二实施方式的半导体装置的俯视图。

图8是表示第三实施方式的半导体装置的俯视图。

图9是表示第四实施方式的半导体装置的俯视图。

图10是图9所示的A-A’线的剖视图。

图11是图9所示的B-B’线的剖视图。

图12是表示第五实施方式的半导体装置的俯视图。

图13是表示第六实施方式的半导体装置的俯视图。

具体实施方式

以下，参照附图对本发明的各实施方式进行说明。

附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实的相同。即使在表示相同的部分的情况下，也存在根据附图而彼此的尺寸、比率不同地进行表示的情况。

在本申请说明书和各图中，对与已经说明过的要素相同的要素标注相同的附图标记并适当省略详细的说明。

在以下的说明以及附图中，n

关于以下说明的各实施方式，也可以使各半导体区域的p型和n型反型而实施各实施方式。

<第一实施方式>

本实施方式的半导体装置例如是作为开关元件使用的电力控制用的纵型MOSFET。

图1的(a)是表示本实施方式的半导体装置的俯视图，(b)是其仰视图。

图2是表示本实施方式的半导体装置的俯视图。图2表示图1的(a)的元件区域Rc，表示基于图3～图5所示的D-D’线的截面。

图3是图2所示的A-A’线的剖视图。

图4是图2所示的B-B’线的剖视图。

图5是图2所示的C-C’线的剖视图。

另外，各图是示意性的，适当地强调或简化。另外，在图之间，各构成要素的尺寸比以及位置关系不一定严格地匹配。对于后述的其他图也是同样的。

如图1的(a)及(b)、图2、图3、图4、图5所示，在本实施方式的半导体装置1中，设置有漏极电极10、源极电极20、栅极电极30、上部埋入电极40、下部埋入电极50、半导体部件60及绝缘部件70。漏极电极10、源极电极20以及栅极电极30由金属形成。半导体部件60由半导体材料形成。绝缘部件70由绝缘性材料形成。

半导体部件60配置于漏极电极10与源极电极20之间。栅极电极30配置于半导体部件60内，在一个方向上延伸。半导体部件60的形状例如为矩形的板状。半导体部件60例如由单晶硅(Si)构成，通过局部地导入杂质，使各部分的导电类型为p型或n型。半导体部件60的结构在后面叙述。

以下，在本说明书中，为了便于说明，采用XYZ正交坐标系。将从漏极电极10朝向源极电极20的方向设为“Z方向”，在本实施方式中，将栅极电极30延伸的方向设为“Y方向”，将与Z方向以及Y方向正交的方向设为“X方向”。X方向、Y方向和Z方向相互正交。将Z方向也称为“上”，将其相反方向也称为“下”，但该表现也是为了方便，与重力的方向无关。

如图1的(a)和(b)所示，在半导体部件60的下表面61上的整体配置有漏极电极10。在半导体部件60的上表面62的外缘部上设置有栅极焊盘31和框状的布线部32。栅极焊盘31例如设置于半导体部件60的上表面62的1个角部。布线部32与栅极焊盘31连接。另外，在本说明书中，“连接”是指电连接。在半导体部件60的上表面62的被栅极焊盘31以及布线部32包围的区域上，配置有源极电极20。源极电极20与栅极焊盘31及布线部32分离。

如图2至图5所示，在半导体部件60中，从上表面62侧形成有多个沟槽63。各沟槽63在Y方向上延伸。多个沟槽63沿着X方向排列。沟槽63未到达半导体部件60的下表面61。在各沟槽63内配置有绝缘部件70。绝缘部件70的上部从半导体部件60的上表面62向上方突出，向沟槽63的X方向两侧延伸。但是，在X方向上相邻的2个绝缘部件70相互分离。绝缘部件70例如包含氧化硅或氮化硅中的任一种。另外，绝缘部件70可以一体地形成，也可以不一体地形成。

在绝缘部件70与源极电极20之间以及半导体部件60与源极电极20之间设置有金属膜46。金属膜46覆盖绝缘部件70中的从半导体部件60的上表面62突出的部分的上表面及侧面，在绝缘部件70之间覆盖半导体部件60的上表面62。金属膜46与源极电极20相接，与源极电极20连接。此外，也可以在金属膜46中的将半导体部件60的上表面62覆盖的部分与源极电极20之间形成空隙25。

在各沟槽63内分别配置有2条栅极电极30。栅极电极30隔着绝缘部件70的一部分与半导体部件60分离。栅极电极30的Y方向两端部被引出到半导体部件60的上表面62，并与布线部32连接。由此，栅极电极30经由布线部32与栅极焊盘31连接。

在配置于各沟槽63内的2条栅极电极30之间配置有多个上部埋入电极40。多个上部埋入电极40沿Y方向断续地排列成一列。换言之，沿着Y方向设置有多个上部埋入电极40。在Y方向上相邻的上部埋入电极40之间配置有绝缘部件70的一部分。另外，上部埋入电极40隔着绝缘部件70的一部分与栅极电极30分离。

在由沿着Y方向排列成一列的多个上部埋入电极40构成的列中，将上部埋入电极40在沿着Y方向的单位长度L中所占的比例称为“比例rs”。半导体装置1的比例rs能够通过设计任意地调整。比例rs大于0且小于1，例如为0.5。

另外，在图2中，上部埋入电极40沿着Y方向周期性地排列，将单位长度L设为与上部埋入电极40的排列周期相当的长度，但在上部埋入电极40没有被周期性地排列的情况下，需要将单位长度L设为包含统计上有意义的数量的上部埋入电极40在内的长度。例如，单位长度L为包含5个以上的上部埋入电极40和与上部埋入电极40相同数量的上部埋入电极40间的间隙的长度。

上部埋入电极40的上端41位于比栅极电极30的上端33靠上方的位置，即位于源极电极20侧。上部埋入电极40被引出到绝缘部件70的上表面，上部埋入电极40的上端41与金属膜46相接。由此，上部埋入电极40经由金属膜46与源极电极20连接。上部埋入电极40的下端42位于比栅极电极30的下端34靠下方的位置、即漏极电极10侧的位置。

由沿着Y方向排列成一列的多个上部埋入电极40构成的列，按每个沟槽63而设置。因此，在半导体装置1整体中，由上部埋入电极40构成的列有多个，并沿着X方向排列。并且，在本实施方式中，在相邻的2个列中，Y方向上的上部埋入电极40的位置相互相同。例如，在从X方向观察上述的2个列时，其他的上部埋入电极40与某上部埋入电极40重叠的区域的Y方向的长度为某个上部埋入电极40的Y方向的长度的一半以上。因此，从Z方向观察，上部埋入电极40排列成矩阵状。

另外，在半导体部件60的上表面62中的、沟槽63之间形成有沟槽64。沟槽64在Y方向上延伸。在沟槽64内设置有源极插塞47。源极插塞47的上端与金属膜46相接。由此，源极插塞47经由金属膜46而与源极电极20连接。

例如，上部埋入电极40、金属膜46以及源极插塞47一体地形成。上部埋入电极40、金属膜46以及源极插塞47例如包含从由铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钴(Co)以及镍(Ni)组成的组中选择的至少1种金属，例如，也可以包含由上述金属组中的任意金属构成的金属化合物或者合金。

在各沟槽63内的多个上部埋入电极40的下方配置有1条下部埋入电极50。下部埋入电极50沿Y方向延伸，与多个上部埋入电极40的下端42相接。由此，在各沟槽63内，1条下部埋入电极50与多个上部埋入电极40连接。因此，下部埋入电极50经由多个上部埋入电极40以及金属膜46与源极电极20连接。下部埋入电极50包含硅，例如由被导入有杂质的多晶硅形成。

在下部埋入电极50与半导体部件60之间配置有绝缘部件70的一部分。下部埋入电极50配置于半导体部件60内的漏极电极10与多个上部埋入电极40之间，与多个上部埋入电极40连接，但与半导体部件60以及漏极电极10分离。

这样，绝缘部件70配置于半导体部件60与栅极电极30之间、栅极电极30与上部埋入电极40之间、栅极电极30与金属膜46之间、半导体部件60与上部埋入电极40之间、以及半导体部件60与下部埋入电极50之间。

在半导体部件60中，设置有导电型为n

基底层68配置于漂移层66与源极层67之间，与漂移层66及源极层67相接。基底层68与源极插塞47相接，经由源极插塞47以及金属膜46与源极电极20连接。如上所述，上部埋入电极40的下端42位于比栅极电极30的下端34靠下方的位置，但进一步优选上部埋入电极40的下端42位于比漂移层66与基底层68的pn界面69的靠下方即漏极电极10侧的位置。

接着，对本实施方式的半导体装置1的动作进行说明。

在漏极电极10与源极电极20之间施加漏极电极10的电位比源极电极20的电位高的电压。在该状态下，若对栅极电极30施加比阈值高的电位，则在基底层68中的与绝缘部件70相接的区域形成反型层(沟道)。由此，电子从源极电极20经由金属膜46、源极层67、基底层68中形成的反型层、漂移层66、漏极层65流向漏极电极10。其结果，半导体装置1成为导通状态，电流从源极电极10流向源极电极20。

若栅极电极30的电位低于阈值，则形成于基底层68的反型层消失，耗尽层以漂移层66与基底层68的pn界面69为起点扩展。由于对上部埋入电极40以及下部埋入电极50也施加与源极电极20相同的电位，因此耗尽层也从漂移层66中的与绝缘部件70相接的面扩展。即，在漂移层66内，耗尽层从pn界面69向下方扩展，从绝缘部件70朝向X方向扩展。由此，半导体装置1成为截止状态，从漏极电极10朝向源极电极20的电流被切断。

当半导体装置1从导通状态切换为截止状态时，源极电极20与漏极电极10之间的电压急剧增加。源极电极20的电位经由金属膜46以及上部埋入电极40也传递至下部埋入电极50。半导体装置1成为截止状态，下部埋入电极50的电位上升，由此，绝缘部件70作为下部埋入电极50与漏极电极10之间的寄生电容而发挥功能，产生电子的充放电。由此，源极电极20与漏极电极10之间的电压振动，之后收敛于规定的电压。

接着，对本实施方式的作用效果进行说明。

如图2所示，在本实施方式的半导体装置1中，使多个上部埋入电极40沿着Y方向断续地排列。因此，通过调整Y方向上的各上部埋入电极40的长度以及上部埋入电极40间的距离，能够调整上部埋入电极40在沿着Y方向的单位长度L中所占的比例rs。在设计半导体装置1时，通过调整该比例rs，能够调整上部埋入电极40的电阻、源极电极20的电阻、下部埋入电极50的电阻、各自的接合面的接触电阻这4个的合成电阻即源极电阻。

下部埋入电极50也被称为场板电极，通过设置下部埋入电极50，能够在维持半导体装置1的耐压的状态下提高漂移层66的杂质浓度。由此，能够降低半导体装置1的导通电阻。

源极电阻对下部埋入电极50的电位相对于源极电极20的电位变化而言的追随性产生影响。若源极电阻过高，则在切换半导体装置1的导通/截止时，下部埋入电极50的电位无法迅速地追随，来自半导体部件60的载流子的排出延迟，开关效率降低。另一方面，若源极电阻过低，则在切换半导体装置1的导通/截止时，下部埋入电极50的电位的振动变得显著，依然会降低开关效率。源极电阻存在由半导体装置1的芯片尺寸以及所需的耐压等决定的最优值。

以往，设计为上部埋入电极40的下端42位于栅极电极30的上端33附近。因此，与上部埋入电极40相比电阻高、体积也大的下部埋入电极50的电阻支配性地决定源极电阻的值。由于下部埋入电极50的电阻的值由工艺条件决定，因此难以将源极电阻的值调整为任意的值。与此相对，根据本实施方式，通过调整上部埋入电极40在单位长度L中所占的比例rs，上部埋入电极40与下部埋入电极50的电阻比改变，在源极电阻中上部埋入电极40的电阻成为支配性的，因此能够通过半导体装置1的结构来调整源极电阻的值。其结果，能够根据半导体装置1的用途来调整源极电阻的值。

另外，在半导体装置1中，多个上部埋入电极40沿着Y方向断续地配置，因此与1个上部埋入电极40沿着Y方向连续地配置的情况相比，上部埋入电极40与栅极电极30之间的电容小。因此，包含源极电极20、上部埋入电极40以及下部埋入电极50在内的源极构造体与周围之间的电容较小。由此也能够提高半导体装置1的效率。

<第一实施方式的变形例>

图6的(a)及(b)是表示本变形例的半导体装置的俯视图，(a)表示图1的(a)的终端区域Rp，(b)表示图1的(a)的元件区域Rc。

在本变形例的半导体装置中，元件区域Rc是有效的源极-漏极电流流过的区域，终端区域Rp是不流过有效的源极-漏极电流的区域。终端区域Rp配置于元件区域Rc的周围。

如图6的(a)及(b)所示，在本变形例的半导体装置中，上部埋入电极40在沿着Y方向的单位长度L中所占的比例rs在元件区域Rc与位于元件区域Rc的Y方向两侧的终端区域Rp中不同。终端区域Rp中的比例rs比元件区域Rc中的比例rs高。例如，关于Y方向，终端区域Rp中的各上部埋入电极40的长度与元件区域Rc中的各上部埋入电极40的长度相等，终端区域Rp中的上部埋入电极40间的距离比元件区域Rc中的上部埋入电极40间的距离短。

根据本变形例，通过使终端区域Rp中的比例rs比元件区域Rc中的比例rs高，能够抑制终端区域Rp中的耐压的降低。另外，通过使Y方向上的上部埋入电极40的长度均匀，能够使工艺条件均匀化。

此外，也可以使位于半导体装置的X方向两端部的终端区域的比例rs比元件区域的比例rs高。但是，对于位于X方向两端部的终端区域，即使使比例rs与元件区域的比例rs相等，例如通过设置虚拟沟槽构造等方法，也能够抑制耐压的降低。

本变形例中的上述以外的结构、动作及作用效果与第一实施方式相同。

<第二实施方式>

图7是表示本实施方式的半导体装置的俯视图。

如图7所示，在本实施方式的半导体装置2中，从Z方向观察，上部埋入电极40配置成交错状。即，在由沿着Y方向排列成一列的多个上部埋入电极40构成的列中，在X方向上相邻的2个列中，Y方向上的上部埋入电极40的位置相互不同。例如，在从X方向观察上述的2个列时，其他的上部埋入电极40与某上部埋入电极40重叠的区域的Y方向的长度小于某个上部埋入电极40的Y方向的长度的一半。

根据本实施方式，能够使将半导体装置2设为截止状态时的耗尽层的分布更均匀化，能够提高半导体装置2的耐压。

本实施方式中的上述以外的结构、动作及作用效果与第一实施方式相同。

<第三实施方式>

图8是表示本实施方式的半导体装置的俯视图。

如图8所示，在本实施方式的半导体装置3中，多个上部埋入电极40沿着Y方向断续地配置的沟槽63和配置有在Y方向上延伸的1个上部埋入电极40的沟槽63沿着X方向交替地排列。

根据本实施方式，在断续地配置有多个上部埋入电极40的沟槽63中，比例rs成为大于0且小于1的值，在配置有沿Y方向延伸的1个上部埋入电极40的沟槽63中，比例rs成为1。在该情况下，也能够在半导体装置3整体中调整比例rs的平均值，调整源极电阻。

本实施方式中的上述以外的结构、动作及作用效果与第一实施方式相同。

<第四实施方式>

图9是表示本实施方式的半导体装置的俯视图。

图10是图9所示的A-A’线的剖视图。

图11是图9所示的B-B’线的剖视图。

如图9～图11所示，在本实施方式的半导体装置4中，在Y方向上相邻的上部埋入电极40之间也配置有栅极电极30。由此，从Z方向观察，栅极电极30的形状成为梯子状，栅极电极30隔着绝缘部件70分别包围上部埋入电极40。换言之，在各沟槽63内设置有沿Y方向延伸的2条栅极电极和连接该2条栅极电极的多个桥部，各桥部配置于在Y方向上相邻的2个上部埋入电极40之间。

根据本实施方式，能够降低栅极电极30的电阻。

本实施方式中的上述以外的结构、动作及作用效果与第一实施方式相同。

<第五实施方式>

图12是表示本实施方式的半导体装置的俯视图。

如图12所示，在本实施方式的半导体装置5中，在半导体部件60的上表面62，在栅极焊盘31以及布线部32的外侧设置有外缘区域80。外缘区域80是用于将多个半导体装置5从半导体晶片单片化的切割的边缘区域，沿着半导体装置5的外周缘配置为框状。在外缘区域80未配置电极以及布线。漏极电极10配置于半导体部件60的下表面61的整体。本实施方式中的上述以外的结构、动作及作用效果与第一实施方式相同。

<第六实施方式>

图13是表示本实施方式的半导体装置的俯视图。

另外，在图13中，用虚线表示沟槽63延伸的方向。

如图13所示，在本实施方式的半导体装置6中，设定有区域R1以及区域R2。区域R1及区域R2例如沿Y方向排列。在区域R1中，与第一实施方式同样地，沟槽63在Y方向上延伸。在区域R2中，沟槽63在X方向上延伸。源极电极20分别设置于区域R1和R2。例如，设置于区域R1的源极电极20和设置于区域R2的源极电极20在组装封装时通过导线或连接器等相互连接，并作为单一的电极使用。

布线部32配置于区域R1的周围、区域R2的周围以及区域R1与区域R2之间。在布线部32以及栅极焊盘31的周围设置有外缘区域80。漏极电极10配置于半导体部件60的下表面61的整体，在区域R1与区域R2中是共通的。

半导体部件60容易以与沟槽63延伸的方向垂直的方向为轴而在Z方向上弯曲。例如，在区域R1中，沟槽63在Y方向上延伸，因此，以X方向为轴，半导体部件60在Z方向上成为上凸形状或下凸形状。另外，在区域R2中，以Y方向为轴，半导体部件60在Z方向上成为上凸形状或下凸形状。在本实施方式中，通过区域R1的沟槽63延伸的方向与区域R2的沟槽63延伸的方向正交，从而具有半导体装置6的整体难以在Z方向上弯曲的效果。这在以区域R1的沟槽63沿X方向延伸、区域R2的沟槽63沿Y方向延伸的方式配置的情况下也是同样的。本实施方式中的上述以外的结构、动作及作用效果与第一实施方式相同。

根据以上说明的实施方式，能够实现能够调整源极电阻的半导体装置。

关于以上说明的各实施方式中的各半导体区域之间的杂质浓度的相对高低，例如能够使用SCM(扫描型静电电容显微镜)进行确认。另外，各半导体区域中的载流子浓度可以视为与在各半导体区域中活化的杂质浓度相等。因此，对于各半导体区域之间的载流子浓度的相对高低，也能够使用SCM来确认。另外，关于各半导体区域中的杂质浓度，例如能够通过SIMS(二次离子质量分析法)来测定。

以上，对本发明的几个实施方式及其变形例进行了说明，但这些实施方式及其变形例是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式及其变形例能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形例包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其等价物的范围内。另外，前述的实施方式及其变形例也可以相互组合来实施。