半导体装置以及制造方法

技术领域

本申请涉及半导体领域。

背景技术

在驱动功率芯片时，一般使用桥接电路进行驱动，充电侧的驱动电路一般使用p沟道金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET，简称“MOS管”)。

但是，由于p沟道MOS管(简称“PMOS管”)存在阻抗变高的倾向，导致无法加快开关速度，存在开关损耗变大的倾向的问题。为了解决该问题，在充电侧的驱动电路采用n沟道MOS管(简称“NMOS管”)与PMOS管并联连接，将NMOS管的背栅与源极连接，从而在充电初期驱动NMOS管，由此缩短开关时间，降低开关损耗。此外，当栅极电压上升时，NMOS管以降低本身的栅-源电压Vgs且阻抗变高的方式进行动作，但PMOS管能够以恒定的阻抗保持持续导通状态，因此，在被驱动的功率芯片的栅极中能够保持足够的电压。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

发明人发现，由于功率芯片的栅极电位到达导通电位为止的速度由PMOS管和NMOS管的导通电阻值决定，因此，在功率芯片进行导通动作时，会产生较大的开关噪声。

为了解决上述问题中的至少一个或其他类似的问题，本申请实施例提供一种半导体装置以及半导体装置的制造方法。

根据本申请实施例的第一方面，提供一种半导体装置，其包括第一控制电路和第一驱动电路，其中，所述第一控制电路包括第一控制元件、第二控制元件以及至少一个第三控制元件，所述第一控制元件的控制极与所述第二控制元件的控制极通过反相器连接，所述第一控制元件的输出极、所述第二控制元件的输出极以及所述至少一个第三控制元件的输出极连接至所述第一驱动电路的控制极，所述至少一个第三控制元件的输出极连接至所述第一控制元件的输出极，所述至少一个第三控制元件的输入极连接至所述第一驱动电路的输出端，所述第一控制元件的背部电极与所述第一驱动电路的输出端连接。

在至少一个实施例中，所述第一控制元件的背部电极与所述第一驱动电路的输出端通过第一电阻连接。

在至少一个实施例中，所述第一电阻的阻值范围为10kΩ至30kΩ。

在至少一个实施例中，所述第一控制元件是n沟道金属氧化物半导体场效应晶体管，所述第二控制元件是p沟道金属氧化物半导体场效应晶体管，所述第三控制元件是n沟道金属氧化物半导体场效应晶体管。

在至少一个实施例中，所述半导体装置还包括第二驱动电路，所述第二驱动电路的输出端与所述第一驱动电路的输出端连接。

在至少一个实施例中，所述半导体装置还包括第二控制电路，所述第二控制电路包括第四控制元件、第五控制元件以及至少一个第六控制元件，所述第四控制元件的控制极与所述第五控制元件的控制极通过反相器连接，所述第四控制元件的输出极、所述第五控制元件的输出极以及所述至少一个第六控制元件的输出极连接至所述第二驱动电路的控制极，所述至少一个第六控制元件的输出极连接至所述第四控制元件的输出极，所述至少一个第六控制元件的输入极连接至所述第二驱动电路的输入端，所述第四控制元件的背部电极与所述第二驱动电路的输入端连接。

在至少一个实施例中，所述第四控制元件的背部电极与所述第二驱动电路的输入端通过第二电阻连接。

在至少一个实施例中，所述第二电阻的阻值范围为10kΩ至30kΩ。

在至少一个实施例中，所述第四控制元件是n沟道金属氧化物半导体场效应晶体管，所述第五控制元件是p沟道金属氧化物半导体场效应晶体管，所述第六控制元件是n沟道金属氧化物半导体场效应晶体管。

根据本申请实施例的第二方面，提供一种半导体装置的制造方法，所述制造方法包括在半导体基板上形成第一控制电路和第一驱动电路，其中，在形成所述第一控制电路的步骤中，形成第一控制元件、第二控制元件以及至少一个第三控制元件，其中，所述第一控制元件的控制极与所述第二控制元件的控制极通过反相器连接，所述第一控制元件的输出极、所述第二控制元件的输出极以及所述至少一个第三控制元件的输出极连接至所述第一驱动电路的控制极，所述至少一个第三控制元件的输出极连接至所述第一控制元件的输出极，所述至少一个第三控制元件的输入极连接至所述第一驱动电路的输出端，所述第一控制元件的背部电极与所述第一驱动电路的输出端连接。

本申请实施例的有益效果之一在于：通过将第一控制元件的背部电极与第一驱动电路的输出端连接，能够在控制电路的输入和驱动电路的输出之间形成负反馈机制，从而在降低控制电路的开关损耗的同时，抑制驱动电路产生较大的开关噪声。

参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的条款的范围内，本申请的实施方式包括许多改变、修改和等同。

针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。

附图说明

在本申请实施例的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。此外，在附图中，类似的标号表示几个附图中对应的部件，并可用于指示多于一种实施方式中使用的对应部件。

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请实施例的半导体装置的一个示意图。

图2是本申请实施例的半导体装置的另一个示意图。

图3是本申请实施例的半导体装置的第一控制电路的一个示意图。

图4是在第一控制元件的背部电极与不同端子连接时的第一驱动电路的输出电压的波形示意图。

图5是在第一控制元件的背部电极与不同端子连接时的第一驱动电路的输出电流的波形示意图。

图6是在第一控制元件的背部电极与不同端子连接时的第一控制电路的开关损耗的波形示意图。

图7是本申请实施例的半导体装置的又一个示意图。

图8是表示MOS管的背栅电压与漏极电流的特性的一个示意图。

图9是本申请实施例的半导体装置的制造方法的一个示意图。

具体实施方式

参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。下面结合附图对本申请的各种实施方式进行说明。这些实施方式只是示例性的，不是对本申请的限制。

在本申请实施例中，术语“第一”、“第二”、“上”、“下”等用于对不同元素从称谓上进行区分，但并不表示这些元素的空间排列或时间顺序等，这些元素不应被这些术语所限制。术语“和/或”包括相关联列出的术语的一种或多个中的任何一个和所有组合。术语“包含”、“包括”、“具有”等是指所陈述的特征、元素、元件或组件的存在，但并不排除存在或添加一个或多个其他特征、元素、元件或组件。

在本申请实施例中，单数形式“一”、“该”等包括复数形式，应广义地理解为“一种”或“一类”而并不是限定为“一个”的含义；此外术语“所述”应理解为既包括单数形式也包括复数形式，除非上下文另外明确指出。此外术语“根据”应理解为“至少部分根据……”，术语“基于”应理解为“至少部分基于……”，除非上下文另外明确指出。

第一方面的实施例

本申请第一方面的实施例提供一种半导体装置。图1是本申请实施例的半导体装置的一个示意图。

如图1所示，半导体装置1包括第一控制电路110和第一驱动电路210。

其中，第一控制电路110包括第一控制元件111、第二控制元件112以及至少一个第三控制元件113。

第一控制元件111的控制极111g与第二控制元件112的控制极112g通过反相器114连接，第一控制元件111的输出极111s、第二控制元件的输出极112d以及至少一个第三控制元件113的输出极113d连接至第一驱动电路的控制极211。

至少一个第三控制元件113的输出极113d连接至第一控制元件111的输出极111s，至少一个第三控制元件113的输入极113s连接至第一驱动电路210的输出端212，第一控制元件111的背部电极111b与第一驱动电路210的输出端212连接。

例如，第一控制元件111可以为NMOS管，控制极111g为栅极，输出极111s为源极，背部电极111b为背栅；第二控制元件112可以为PMOS管，控制极112g为栅极，输出极112d为漏极；至少一个第三控制元件113可以为NOMS管，输入极113s可以是源极，输出极113d可以是漏极；第一驱动电路210可以由NMOS管构成，控制端211可以是栅极，输入端213可以接第一电源，例如，电源VBB，输出端212可以是源极。

由此，通过将第一控制元件111的背部电极111b与第一驱动电路210的输出端212连接，从而如果第一驱动电路210的控制端211的电压(例如，栅极电压)上升，则第一控制元件111的背部电极111b的电压相对于输出电极111s偏置为负电位，从而根据第一控制元件111的输出极111s与背部电极111b间的负电压，第一控制电路110的输出电流下降，即，通过将第一控制元件111的背部电极111b与第一驱动电路210的输出端212连接，从而在第一控制电路110的输入和第一驱动电路210的控制端211之间形成负反馈机制，从而在降低第一控制电路110的开关损耗的同时，抑制第一驱动电路210产生较大的开关噪声。

图2是本申请实施例的半导体装置的另一个示意图。图2与图1的区别在于，图1中的第一控制电路110包括1个第三控制元件113，图2中的第一控制电路110’包括2个第三控制元件，即第三控制元件113A和第三控制元件113B。但本申请实施例不限于此，第一控制电路110’还可以包括3个以上的第三控制元件113。

在至少一个实施例中，第一控制电路110或第一控制电路110’中的各控制元件的输入极还可以与电源连接，具体可以参考相关技术，此处不再赘述。

在至少一个实施例中，第一驱动电路210的输入端213与电源连接，例如，图1和图2中以NMOS管为例对第一驱动电路210进行了表示，输入端213可以与VBB连接。但本申请实施例不限于此，也可以以PMOS管组成第一驱动电路210，或者，也可以以NMOS管和PMOS管组合组成第一驱动电路210。

在至少一个实施例中，例如，如图1和图2所示，以NMOS管为例对第一控制元件111进行了表示，以PMOS管为例对第二控制元件112进行了表示，以NMOS管为例对第三控制元件113进行了表示。但本申请实施例不限于此，第一控制元件111也可以是PMOS管，第二控制元件112也可以是NMOS管，各第三控制元件113可以是不同到导电类型的MOS管。

在至少一个实施例中，第一控制元件的背部电极与第一驱动电路的输出端可以通过第一电阻连接。

图3是本申请实施例的半导体装置的第一控制电路的一个示意图。

如图3所示，第一控制元件111的背部电极111b与第一驱动电路的输出端212可以通过第一电阻115连接。

由此，通过在第一控制元件111的背部电极111b与第一驱动电路210的输出端212之间连接电阻，能够进一步抑制第一驱动电路210产生较大的开关噪声。此外，通过追加电阻，能够使由第一驱动电路210引起的振荡衰减，实现降低电磁干扰的效果。

在至少一个实施例中，第一电阻115的阻值范围可以为10kΩ至30kΩ。但本申请实施例对此不作限制，第一电阻115的阻值也可以选取其他值。

图4是在第一控制元件的背部电极与不同端子连接时的第一驱动电路的输出电压的波形示意图，图5是在第一控制元件的背部电极与不同端子连接时的第一驱动电路的输出电流的波形示意图，图6是在第一控制元件的背部电极与不同端子连接时的第一控制电路的开关损耗的波形示意图。

如图4所示，V1表示第一控制元件的背部电极与第一控制元件的输出极直接连接时的第一驱动电路的输出电压波形，V2表示第一控制元件的背部电极与第一驱动电路的输出端直接连接时的第一驱动电路的输出电压波形，V3表示第一控制元件的背部电极通过10kΩ的电阻与第一驱动电路的输出端连接时的第一驱动电路的输出电压波形，V4表示第一控制元件的背部电极通过30kΩ的电阻与第一驱动电路的输出端连接时的第一驱动电路的输出电压波形。

如图6所示，I1表示第一控制元件的背部电极与第一控制元件的输出极直接连接时的第一驱动电路的输出电流波形，I2表示第一控制元件的背部电极与第一驱动电路的输出端直接连接时的第一驱动电路的输出电流波形，I3表示第一控制元件的背部电极通过10kΩ的电阻与第一驱动电路的输出端连接时的第一驱动电路的输出电流波形，I4表示第一控制元件的背部电极通过30kΩ的电阻与第一驱动电路的输出端连接时的第一驱动电路的输出电流波形。

如图5所示，L1表示第一控制元件的背部电极与第一控制元件的输出极直接连接时的第一控制电路的开关损耗波形，L2表示第一控制元件的背部电极与第一驱动电路的输出端直接连接时的第一控制电路的开关损耗波形，L3表示第一控制元件的背部电极通过10kΩ的电阻与第一驱动电路的输出端连接时的第一控制电路的开关损耗波形，L4表示第一控制元件的背部电极通过30kΩ的电阻与第一驱动电路的输出端连接时的第一控制电路的开关损耗波形。

由图4至图6可以看出，通过将第一控制元件的背部电极与第一驱动电路的输出端连接，从而降低第一驱动电路的导通时的浪涌电流，并抑制在第一驱动电路中产生较大的开关噪声。此外，通过将第一控制元件的背部电极通过电阻与第一驱动电路的输出端连接，从而与背部电极不连接电阻的状态相比，导通时的浪涌电流稍微增加，但能够降低第一驱动电路的开关损耗。

此外，可以通过选取电阻115的合适的电阻值，找到平衡降低第一控制电路的开关损耗和抑制第一驱动电路产生较大的开关噪声的最佳点。

在至少一个实施例中，半导体装置还可以包括第二驱动电路，第二驱动电路的输出端与第一驱动电路的输出端连接。

图7是本申请实施例的半导体装置的又一个示意图。

如图7所示，半导体装置1还可以包括第二驱动电路220，第二驱动电路220的输出端222与第一驱动电路210的输出端212连接。此外，一个具体的例子中，第二驱动电路220的输出端222与第一驱动电路210的输出端212可以重合，从而形成为一个公共的输出端。

在至少一个实施例中，如图7所示，半导体装置1还可以包括第二控制电路120，第二控制电路120包括第四控制元件121、第五控制元件122以及至少一个第六控制元件123，第四控制元件121的控制极121g与第五控制元件122的控制极122g通过反相器124连接，第四控制元件121的输出极121s、第五控制元件122的输出极122d以及至少一个第六控制元件123的输出极123d连接至第二驱动电路220的控制极221，至少一个第六控制元件123的输出极123d连接至第四控制元件121的输出极121s，至少一个第六控制元件123的输入极123s连接至第二驱动电路220的输入端223，第四控制元件121的背部电极121b与第二驱动电路220的输入端223连接。

例如，第四控制元件121可以为NMOS管，控制极121g为栅极，输出极121s为源极，背部电极121b为背栅；第五控制元件122可以为PMOS管，控制极122g为栅极，输出极122d为漏极；至少一个第六控制元件123可以为NOMS管，输入极123s可以是源极，输出极123d可以是漏极；第二驱动电路220可以由NMOS管构成，控制端221可以是栅极，输入端223可以接第二电源，例如，第二电源为地电位，即，GND，，输出端222可以是漏极。

图8是表示MOS管的背栅电压与漏极电流的特性的一个示意图。

如图8所示，对于MOS管来说，其背栅电压与漏极电流的特性为：在背栅电压为负电压时，随着背栅电压的降低，漏极电流也随之降低。由此，假设第二驱动电路220的控制端221的电压上升，那么第四控制元件121的输出极121s的电压也将随之上升，从而，背部电极121b的电压相对于输出极121s的电压将下降为负电压，如果第二驱动电路220的控制端221的电压继续上升，那么将导致第四控制元件121的背部电极121b的电压相对于输出极121s的电压继续下降，从而第四控制元件121的漏极电流下降，第二驱动电路220的控制端221的电压在仅由第五控制元件122的漏极电流的驱动下缓慢上升。

即，通过将第二控制元件121的背部电极121b与第二驱动电路220的输入端223连接，能够在第二控制元件121的背部电极121b与第二驱动电路220的控制端221之间形成负反馈机制，从而在降低第二驱动电路220的开关损耗的同时，抑制第二驱动电路220产生较大的开关噪声。

此外，图7中以第二控制电路120包括1个第六控制元件123为例进行了示例，但本申请实施例不限于此，与图2中的第一控制电路110’类似，第二控制电路120还可以包括2个或3个以上的第六控制元件123。

在至少一个实施例中，第四控制元件121的背部电极121b与第二驱动电路220的输出端222可以通过第二电阻连接。由此，通过在第二控制元件121的背部电极121b与第二驱动电路220的输出端222之间连接电阻，能够进一步抑制第二驱动电路220产生较大的开关噪声。也能够通过追加电阻，使由第二驱动电路220引起的振荡衰减，实现降低电磁干扰的效果。

在至少一个实施例中，第二电阻的阻值范围可以为10kΩ至30kΩ。但本申请实施例对此不作限制，第二电阻的阻值也可以选取其他值。由此，与图3所示的第一控制电路110类似，可以通过选取合适的第二电阻的电阻值，找到平衡降低第二控制电路120的开关损耗和抑制第二驱动电路220产生较大的开关噪声的最佳点。

在至少一个实施例中，例如，如图7所示，以NMOS管为例对第四控制元件121进行了表示，以PMOS管对第五控制元件122进行了表示，以NMOS管对第六控制元件123进行了表示。但本申请实施例对此不作限制，第四控制元件121也可以是PMOS管，第五控制元件122也可以是NMOS管，各第六控制元件123可以是不同到导电类型的MOS管。

此外，在图7中，第一控制电路110的第一控制元件111的背部电极111b与第一驱动电路210的输出端212直接连接，并且，第二控制电路120的第四控制元件121的背部电极121b与第二驱动电路220的输出端222直接连接。但本申请实施例不限于此，可以仅第一控制电路110的第一控制元件111的背部电极111b与第一驱动电路210的输出端212直接连接，或者，仅第一控制电路110的第一控制元件111的背部电极111b与第一驱动电路210的输出端212通过电阻连接，也可以仅第二控制电路120的第四控制元件121的背部电极121b与第二驱动电路220的输出端222直接连接，或者，仅第二控制电路120的第四控制元件121的背部电极121b与第二驱动电路220的输出端222通过电阻连接，还可以将上述情况进行任意组合，本申请实施例对此不作限制。

值得注意的是，本申请实施例的半导体装置1还可以根据实际需要包括其他结构，也可以不包括图1至7中所示的部分结构，具体包括哪些结构可以根据实际需要参考相关技术进行设置，本申请实施例对此不作限制。

根据本申请第一方面的实施例，通过将第一控制元件的背部电极与第一驱动电路的输出端连接，能够在控制电路的输入和驱动电路的输出之间形成负反馈机制，从而在降低控制电路的开关损耗的同时，抑制驱动电路产生较大的开关噪声。

第二方面的实施例

本申请第二方面的实施例提供一种半导体装置的制造方法。由于在第一方面的实施例中已经对半导体装置的结构和功能进行了详细的说明，相同内容被合并于此，此处省略说明。

图9是本申请实施例的半导体装置的制造方法的一个示意图。

如图9所示，制造方法900包括：

步骤901：在半导体基板上形成第一控制电路和第一驱动电路。

在步骤901中，在形成所述第一控制电路的步骤中，形成第一控制元件、第二控制元件以及至少一个第三控制元件，其中，所述第一控制元件的控制极与所述第二控制元件的控制极通过反相器连接，所述第一控制元件的输出极、所述第二控制元件的输出极以及所述至少一个第三控制元件的输出极连接至所述第一驱动电路的控制极，所述至少一个第三控制元件的输出极连接至所述第一控制元件的输出极，所述至少一个第三控制元件的输入极连接至所述第一驱动电路的输出端，所述第一控制元件的背部电极与所述第一驱动电路的输出端连接。

由此，通过将第一控制元件的背部电极与第一驱动电路的输出端连接，能够在第一控制电路的输入和第一驱动电路的输出之间形成负反馈机制，从而在降低第一控制电路的开关损耗的同时，抑制第一驱动电路产生较大的开关噪声。

在至少一个实施例中，在步骤901中，还可以在第一控制元件的背部电极与所述第一驱动电路的输出端之间形成第一电阻。第一电阻的阻值可以在10kΩ至30kΩ。由此，能够进一步的抑制第一驱动电路产生较大的开关噪声，并且，可以通过选取合适的电阻值，找到平衡降低第一控制电路的开关损耗和抑制第一驱动电路产生较大的开关噪声的最佳点。

如图9所示，制造方法900还可以包括：

步骤902：在所述半导体基板上形成第二驱动电路，其中，所述第二驱动电路的输出端与所述第一驱动电路的输出端连接。

如图9所示，制造方法900还可以包括：

步骤903：在所述半导体基板上形成第二控制电路。

在步骤903中，形成第四控制元件、第五控制元件以及至少一个第六控制元件，所述第四控制元件的控制极与所述第五控制元件的控制极通过反相器连接，所述第四控制元件的输出极、所述第五控制元件的输出极以及所述至少一个第六控制元件的输出极连接至所述第二驱动电路的控制极，所述至少一个第六控制元件的输出极连接至所述第四控制元件的输出极，所述至少一个第六控制元件的输入极连接至所述第二驱动电路的输入端，所述第四控制元件的背部电极与所述第二驱动电路的输入端连接。

由此，通过将第二控制元件的背部电极与第二驱动电路的输入端连接，能够在第二控制元件的背部电极与第二驱动电路的控制端之间形成负反馈机制，从而在降低第二驱动电路的开关损耗的同时，抑制第二驱动电路产生较大的开关噪声。

在至少一个实施例中，在步骤903中，还可以在第二控制元件的背部电极与第二驱动电路的输入端之间形成第二电阻。第二电阻的阻值可以在10kΩ至30kΩ。由此，能够进一步的抑制第二驱动电路产生较大的开关噪声，并且，可以通过选取合适的电阻值，找到平衡降低第二控制电路的开关损耗和抑制第二驱动电路产生较大的开关噪声的最佳点。

值得注意的是，本申请实施例的制造方法900可以根据实际需要形成半导体装置，形成的半导体装置还可以包括其他结构，也可以不包括图1至7所示的部分结构，具体包括哪些结构可以根据实际需要参考相关技术进行设置，本申请实施例对此不作限制。

根据本申请第二方面的实施例，通过将第一控制元件的背部电极与第一驱动电路的输出端连接，能够在控制电路的输入和驱动电路的输出之间形成负反馈机制，从而在降低控制电路的开关损耗的同时，抑制驱动电路产生较大的开关噪声。

第三方面的实施例

本申请第三方面的实施例提供一种电子设备，本申请实施例的电子设备包括第一方面的实施例所述的半导体装置。由于在第一方面的实施例中，已经对半导体装置的结构和功能进行了详细说明，其内容被合并于此，此处省略说明。

在本申请第三方面的实施例中，对电子设备的应用领域不作限制，其可以应用于家用电器、汽车、变电站等。

根据本申请第三方面的实施例，通过将第一控制元件的背部电极与第一驱动电路的输出端连接，能够在控制电路的输入和驱动电路的输出之间形成负反馈机制，从而在降低控制电路的开关损耗的同时，抑制驱动电路产生较大的开关噪声。

此外，尽管本领域中技术人员可能做出很大的努力并且在可用的时间、目前的技术和经济方面的考虑的驱使下有多种设计方面的选择，但他们在本文中所公开的理念和原理的指导下能够容易地通过极少的实验生成这些软件指令和程序以及集成电路(IC)。

总之，本发明的各种实施例可在软件或专用电路、硬件、逻辑或它们的任意组合中实施。一些方面可以在硬件中实施，而另一些方面可在可由控制器、微处理器或其它计算设备执行的固件或软件中实施。

虽然通过框图、流程图或使用其它形象化表示方式对本发明的实施例进行了图示和描述，但应理解本文中所描述的块、装置、系统或方法可在硬件、软件、固件、专用电路或逻辑、通用硬件或控制器或其它计算设备或它们的组合中实施，而并不限于这些示例。

同样，虽然以上的描述中包含了几种具体实施方式的细节，但不应将这些细节解释为是对本发明的范围的限制，而应解释为是具体实施例的特定特征的描述。在独立的实施例的上下文中所描述的某些特征也可以在单独的实施例中组合起来实施。相反，在单独的实施例的上下文中所描述的各种特征也可在多个实施例中以单独或适当的组合方式实施。

虽然用结构性特征和/或方法论行为特有的语言对本发明进行了描述，但应理解在权利要求书中所限定的本发明不必仅限于上述特定特征或行为。相反，公开以上所描述的这些特定特征和行为作为实施这些权利要求的示例形式。

以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。