显示屏驱动背板、显示屏驱动背板制备方法和显示设备

技术领域

本申请涉及显示技术领域，特别是涉及显示屏驱动背板、显示屏驱动背板制备方法和显示设备。

背景技术

在显示技术领域中，通常会使用数据驱动技术。现有数字驱动技术中，若将实现256灰阶的至少8位数据集成在像素单元内部，需要较多数量MOS管才能实现，则像素面积会需求较大，从而较难实现AR(Augmented Reality，增强现实技术)/VR(Virtual Reality，虚拟现实技术)微显示设备的高PPI(Pixels Per Inch，像素密度单位)规格需求；或者需要采用晶圆厂很高精度的工艺制备才能实现高PPI，则其工艺难度会比较高，制备成本也会很高。

发明内容

基于此，有必要针对上述技术问题，提供一种显示屏驱动背板、显示屏驱动背板制备方法和显示设备。

第一方面，本申请提供一种显示屏驱动背板，一种显示屏驱动背板，所述显示屏驱动背板包括：

第一硅基板，设置有控制模块，所述控制模块用于对外围电路输入的基础信号进行运算处理以生成控制信号；

第二硅基板，与所述第一硅基板相对设置，所述第二硅基板设置有驱动模块，所述驱动模块与所述控制模块连接，用于连接发光模块，并根据所述控制信号生成预设占空比的驱动信号以驱动发光模块工作。

在其中一个实施例中，

所述驱动模块与所述控制模块的连接点设置有用于进行信号传输的键合结构。

在其中一个实施例中，所述键合结构包括金属材料和介电材料的混合结构。

在其中一个实施例中，所述控制模块包括：

存储单元，用于接收外围电路输入的基础信号，并存储所述基础信号中的预设电平状态信号；

控制单元，与所述存储单元连接，用于根据所述预设电平状态信号生成控制信号。

在其中一个实施例中，当所述显示屏驱动背板驱动实现预设灰阶显示时，所述控制单元包括：

比较子单元，与所述存储单元连接，用于连接计数模块，以根据计数模块输出的脉冲信号和所述预设电平状态信号的比较结果生成控制信号。

在其中一个实施例中，所述基础信号包括选址信号和数据信号；所述存储单元包括：

多个双稳态触发电路，各所述双稳态触发电路的第一输入端并联连接以接收选址信号电路输入的所述选址信号，且各所述双稳态触发电路的第二输入端分别连接一个数据信号电路以接收所述数据信号；各所述双稳态触发电路的输出端用于输出预设电平状态信号。

在其中一个实施例中，所述基础信号包括选址信号和数据信号；所述存储单元包括：

多个双稳态触发电路，各所述双稳态触发电路的第二输入端并联连接以接收数据信号电路输入的数据信号，且各所述双稳态触发电路的第一输入端分别连接一个选址信号电路以接收所述选址信号；各所述双稳态触发电路的输出端用于输出预设电平状态信号。

第二方面，本申请还提供一种显示屏驱动背板制备方法，用于制备如上述的显示屏驱动背板，所述方法包括：

于第一硅基板设置控制模块；所述控制模块用于对外围电路输入的基础信号运算处理以生成控制信号；

于第二硅基板设置驱动模块；所述驱动模块与所述控制模块连接，用于连接发光模块，并根据所述控制信号，生成预设占空比的驱动信号以驱动发光模块；其中，所述第二硅基板与所述第一硅基板相对设置。

在其中一个实施例中，所述方法还包括：

于所述控制模块和所述驱动模块的连接点设置用于信号传输的键合结构。

在其中一个实施例中，所述设置用于信号传输的键合结构包括：

通过键合技术在第一硅基板和第二硅基板之间形成金属材料和介电材料的混合结构，以连接所述控制模块和所述驱动模块。

在其中一个实施例中，通过键合技术在第一硅基板和第二硅基板之间形成金属材料和介电材料的混合结构包括：

在所述第一硅基板和所述第二硅基板的待连接点设置金属材料；所述待连接点与所述控制模块和所述驱动模块的连接点对应；

在设有金属材料的所述第一硅基板和所述第二硅基板的连接点之间填充介电材料；

对所述金属材料和所述介电材料进行加热以获取所述金属材料和介电材料的混合结构。

第三方面，本申请还提供一种显示设备，包括：

如上述的显示屏驱动背板；

外围电路，与所述显示屏驱动背板的控制模块连接，用于输出基础信号；

发光模块，与所述显示屏驱动背板的驱动模块连接，用于在所述驱动模块输出的驱动信号的驱动下工作。

上述显示屏驱动背板、显示屏驱动背板制备方法和显示设备，显示屏驱动背板包括第一硅基板和第二硅基板，其中第一硅基板设置有控制模块，控制模块用于对外围电路输入的基础信号进行运算处理以生成控制信号；第二硅基板与第一硅基板相对设置，第二硅基板设置有驱动模块，驱动模块与控制模块连接，用于连接发光模块，并根据控制信号生成预设占空比的驱动信号以驱动发光模块工作。本申请将用于对外围电路输入的基础信号进行运算处理的控制模块设置在第一硅基板，将用于驱动发光模块工作的驱动模块设置在第二硅基板中，能够直接输入外围电路的基础信号至控制模块，从而节省显示区外部所需的数据存储空间，实现更窄的边框设计，更小的芯片体积，进而实现更高的PPI需求。

附图说明

图1为256灰阶的子场切分示意图；

图2为现有技术中的微型显示屏驱动背板结构示意图；

图3为现有技术中的一种像素电路结构示意图；

图4为一实施例中的显示驱动背板的结构示意图；

图5(a)为一实施例中的第一硅基板的结构示意图；

图5(b)为一实施例中的第二硅基板的结构示意图；

图5(c)为一实施例中的硅基显示屏的截面结构示意图；

图6为一实施例中的键合结构的结构示意图；

图7(a)为一实施例中的第一硅基板和第二硅基板在未接合时的结构示意图；

图7(b)为一实施例中的介电材料与金属材料接合时的结构示意图；

图7(c)为一实施例中的加热使得第一硅基板和第二硅基板接合后的结构示意图；

图8为一实施例中的所示的1bit存储单元的结构示意图；

图9为一实施例中的控制模块在一帧显示数据内工作的时序图；

图10(a)为一实施例中的控制模块的结构示意图之一；

图10(b)为一实施例中的控制模块的结构示意图之二；

图10(c)为一实施例中的控制模块的结构示意图之三；

图11为一实施例中的计数模块的非线性时钟时序图；

图12为一实施例中的显示屏驱动背板制备方法的流程示意图；

图13为一实施例中的制备金属材料和介电材料的混合结构的流程示意图；

图14为一实施例中的显示屏设备的结构示意图；

图15为一实施例中的计算机设备的内部结构图。

附图标号说明：

1：显示设备；10：显示屏驱动背板；11：第一硅基板；110：控制模块；111：存储单元；1111：双稳态触发电路；112：控制单元；1121：比较子单元；1122：计数子单元；113：像素控制单元；114：控制模块接口；12：第二硅基板；120：驱动模块；121：像素驱动单元；122：驱动模块接口；130：外围电路；140：发光模块；150：计数模块；13：键合结构；131：金属材料；132：介电材料；14：LED阵列；15：PCB基板；151：信号衬垫。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

本申请显示屏驱动背板可以应用于硅基微显示器，硅基微显示器是一种基于硅半导体技术的、自身物理尺寸小、通过光学放大形成大视场的特殊显示器，硅基微显示器通常包括驱动电路和发光器件，micro LED(Micro Light Emitting Diode Display，微发光二极管显示器)和OLED(Organic Light-Emitting Diode，有机发光二极管)发光材料都可以生长在硅基上制作成硅基微显示器，可以应用于近眼显示设备和虚拟显示设备上。

硅基微显示器的灰度产生方式主要包括模拟幅值调制和数字脉宽调制两种调制方式。模拟幅值调制是通过DAC(Digital to analog converter，数字模拟转换器)将数字信号转换成模拟信号，通过调节micro LED/OLED器件两端的电压值或者流经发光器件的电流值来获得不同的亮度值。其主要面临着DAC精度、速度以及面积开销等方面的问题，不适用于高灰度级和高分辨率微显示器。数字脉宽调制方式是指通过脉冲宽度调制(pulsewidth modulation，PWM)来控制micro LED/OLED发光的时间进而产生不同的灰度等级。

由于micro LED伏安特性类似于p-n结，当其处于正向工作区时，电流亮度曲线斜率很大，如果通过调节电压幅值来精确地调节电流或者直接调节电流幅值进而得到不同的亮度，会存在低灰阶无法稳定显示，亮度调节范围小的缺点。因此micro LED或mini LED(次毫米发光二极管)通常通过数字子场扫描法进行显示驱动，即一帧1H显示数据包括多个子帧，每个子帧的加权值大小不同，每个子帧包括数据写入阶段T1和发光阶段T2。其中，每个子帧的加权值大小不同是指，每个子帧内发光阶段T2的时长不同，即发光器件LED的点亮时长不同。加权值的设置方式可以是标准的二进制加权值递增或者非标准的二进制加权值递增。示例性地，如附图1所示的256灰阶的子场切分示意图，一帧1H显示数据包括8个子帧，分别为子帧F1、子帧F2、子帧F3、子帧F4、子帧F5、子帧F6、子帧F7和子帧F8，采用标准的二进制加权值递增的方式，每个子帧的加权值之比为1(20)：2(21)：4(22)：8(23)：16(24)：32(25)：64(26)：128(27)，一帧1H显示数据为每个子帧的灰阶叠加，从而实现256灰阶显示。因此，数字驱动为实现256级灰阶，每个像素至少需要存储8位二进制数据。为了提高显示单元L255灰阶的发光亮度，在扫描信号对每一行显示单元进行扫描时，每一行的显示单元在经过寻址扫描时间后可以即刻发光，每个显示单元可以在整帧显示画面的驱动时间内持续发光。如附图2所示的现有技术中的微型显示屏驱动背板结构示意图，其中显示区外围至少需要可以存储8个位平面数据的帧缓存。如附图3所示的现有技术中的一种像素电路结构示意图，其中像素电路中包含1bit SARM结构。像素电路包含信号接收模块8，信号存储模块9，LED开关模块10，以及LED电流大小调节模块11。其中，T7，T8，T9，T10组成的2个反相器交叉耦合构成双稳态触发器电路。T2和T2’在行扫描电路中的扫描驱动模块逐行寻址到本行像素驱动电路时将数据驱动器的列数据存储到双稳态触发器上。T1根据双稳态触发器上的数据电平开关LED的阳极到T3的漏电极，所有Micro-LED器件共阴极到驱动电源地VSS，控制LED的发光与熄灭。列驱动信号Data结合调节信号T3的栅电极Iref信号共同控制LED芯片的状态。调节信号Iref的电压(VDD-Iref)越大，流过LED芯片的电流越大，则LED芯片的亮度越大，故通过改变调节信号Iref可以调节LED芯片亮度。

然而，当视频源数据输入进来后，需要将其按照一定的方式处理，例如图像缩放、伽马矫正等，然后再将数据传输给存储模块。其中帧缓存用于存储图像数据，它的大小至少为像素数量×色彩深度，采用比特平面方式存储图像数据。然后至少要分8个子场来进行存储器中的数据读出并写入至显示区域的每个像素电路里面。其数据流处理起来比较繁琐，数据读出并写入花费的功耗也比较高。另外，帧缓存电路需要占据一定的面积而使得显示屏的边框也会较大，因此也会影响微显示设备的整体模组大小以及重量。

参阅图4，图4示出了本申请一实施例中的显示驱动背板的结构示意图，本申请一实施例提供了的显示屏驱动背板10包括第一硅基板11和第二硅基板12。其中第一硅基板11设置有控制模块110，控制模块110用于对外围电路130输入的基础信号进行运算处理以生成控制信号；第二硅基板12与第一硅基板11相对设置，第二硅基板12设置有驱动模块120，驱动模块120与控制模块110连接，用于连接发光模块140，并根据控制信号生成预设占空比的驱动信号以驱动发光模块140工作。

示例性地，第一硅基板11的结构示意图可以参见图5(a)，第二硅基板12的结构示意图可以参见图5(b)。第一硅基板11中的控制模块110包括多个像素控制单元113，且第一硅基板11还包括用于与控制模块110进行信号传输的控制模块接口114；第二硅基板12中的驱动模块120包括多个像素驱动单元121，且第二硅基板12还包括用于与驱动模块120进行信号传输的驱动模块接口122。进一步地，如图5(c)所示的硅基显示屏的截面结构示意图，LED阵列14位于第二硅基板12上方。第一硅基板11上的控制模块接口114通过单独的信号传输接线与PCB基板15上的信号衬垫151(信号pad)连接，第二硅基板12上的驱动模块接口122通过另一单独的信号传输线与PCB基板15上的信号衬垫151(信号pad)连接，通过PCB基板15输入用于显示驱动的各个信号。

其中，外围电路130包括选址信号电路和数据信号电路，选址信号电路用于输出选址信号，数据信号电路用于输出数字信号，从而使得控制模块110能够根据的选址信号和数字信号进行信号存储和运算处理，从而输出控制信号进一步控制驱动模块120的工作。

示例性地，第一硅基板11可以作为下层像素硅基板，第二基板可以作为上层像素硅基板。将控制模块110设于第一硅基板11，控制模块110用于对外围电路130输入的基础信号进行运算处理，从而生成能够调节发光模块140发光时长的控制信号，该控制信号最终的形式可以是PWM信号。将驱动模块120设于第二硅基板12，驱动模块120可以是MOS管器件，用于根据控制模块110输出的控制信号，在预设时间内导通或者关断，从而在导通时驱动发光模块140发光，在关断的时候使得发光模块140停止发光，从而实现驱动发光模块140的目的。

可以理解的是，控制模块110需要对外围电路130输入的基础信号进行运行处理，则必然需要设置多个MOS管器件，为了满足微显示器的高像素密度的需求，这些MOS管均需要用晶圆厂较高的精度工艺实现。而第二硅基板12中仅包括用于驱动发光模块140工作的驱动模块120，该驱动模块120包括电流源和驱动MOS管，电流源可以通过镜像MOS管实现，驱动MOS管可以采用普通的MOS管，即位于第二硅基板12中的驱动模块120可以采用晶圆厂工艺较低的工艺制备。因此，本实施例中通过将第一硅基板11需要较高工艺制备的控制模块110设计成可以兼容不同PPI和分辨率的显示设备，可以节省不同规格显示设备的成本，并提高设计效率。

本实施例中，将用于对外围电路130输入的基础信号进行运算处理的控制模块110设置在第一硅基板11，将用于驱动发光模块140工作的驱动模块120设置在第二硅基板12中，能够直接输入外围电路130的基础信号至控制模块110，从而节省显示区外部所需的数据存储空间，实现更窄的边框设计，更小的芯片体积，进而实现更高的PPI需求。

在一个实施例中，如图6所示的键合结构的结构示意图，驱动模块120与控制模块110的连接点设置有用于进行信号传输的键合结构13。

可以理解的是，本实施例中的驱动模块120和控制模块110是分别设置于两个不同的硅基板中的，对于显示领域而言，驱动模块120和控制模块110之间的信号传输性能和连接方式中涉及的连接结构的占用面积是影响最终制备的显示设备性能的关键因素。

键合结构13的制备工艺包括DBI(Direct Bond Interconnect，直接键合连接)和键合(Hybrid Bonding，混合键合)，对于芯片的2D、2.5D及3D的封装通常采用焊锡球凸点(solder bump)或微凸点(Micro bump)来实现芯片与基板，芯片与中介层(interposer),芯片与芯片间的电连接，其中，Solder bump/micro bump在制备工艺中都有植球的步骤，所植的球就是焊锡球(Solder bump)，所以芯片间的连接通常会依靠焊锡球实现。Solder bump是植在铜柱(Copper bump)上的。当铜柱间隙小于10～20um时，焊锡球的实现工艺难度将提升。本实施例中的键合结构13能够实现间隙小于10微米芯粒间的键合，相对于焊锡球具有更好的连接性能以保证显示屏驱动背板10的质量。

示例性地，上述的键合结构13可以是包括金属材料131和介电材料132的混合结构。其中金属材料131可以是铜柱，介电材料132可以是硅氧化物，该金属材料131和介电材料132的混合结构可以通过混合键合制备，通过混合键合制备的上述金属材料131和介电材料132的混合结构剧透良好的电学性能，能够保证信号的传输效率，减小信号丢失率，且能够满足高频信号传输的需求。混合键合中的混合是指除了在室温下凹陷下去的铜柱完成键合，第一硅基板11和第二硅基板12面对面的其它非导电部分也要贴合。因此，混合键合在芯粒与芯粒或者面与面之间是没有空隙的，不需要用其他填充材料，如环氧树脂进行填充。示例性地，如图7(a)所示的第一硅基板11和第二硅基板12在未接合时的结构示意图，即需要在第一硅基板11和第二硅基板12上预留好键合结构需要使用的铜柱，并在铜柱间填充好氧化硅；铜柱和氧化硅的接合可以参见如图7(b)所示的介电材料132与金属材料131接合时的结构示意图；铜柱与氧化硅的混合结构可以参见如图7(c)所示的在加热使得第一硅基板11和第二硅基板12接合后的结构示意图。

本实施例中，通过键合结构使得第一硅基板11中的控制模块与第二硅基板12中的驱动模块得以连接，可以保证信号传输的稳定性。

在一个实施例中，控制模块包括存储单元和控制单元，存储单元用于接收外围电路输入的基础信号，并存储基础信号中的预设电平状态信号；控制单元与存储单元连接，用于根据预设电平状态信号生成控制信号。

示例性地，如图8所示的1bit存储单元的结构示意图，1bit存储单元包括常效应管M1～M6，其连接关系可参考附图。其中，场效应管M1～M4构成两个交叉耦合的反相器中。场效应管M5和场效应管M6用于控制是否接收来自外围电路中的数据信号电路(Bit Line和反向Bit Line，BL和

进一步地，在写入数据时，先根据待写数据的逻辑状态将某一根数据信号电路(BL或

示例性地，参考如图9所示的控制模块在一帧显示数据内工作的时序图，其中①时段为各存储单元基础信号中的数据信号写入的时间，②时段为发光模块发光的时间，可以理解的是，其具体的发光时间由各存储单元输出的预设电平状态信号以及控制单元接收的CLK(Clock，时钟脉冲)信号共同生成的控制信号决定的。存储单元的数量为多个，各存储单元均接收外围电路输入的基础信号，为了使得控制单元最终输出目标控制信号，各存储单元分别存储对应的基础信号中的预设电平状态信号，如高电平信号，进一步地，控制单元与存储单元连接，能够将各存储单元存储的预设电平状态信号转换为用于控制驱动模块工作的PWM形式的控制信号。在本实施例中，控制模块包括存储单元和控制单元，通过存储单元存储基础信号中的预设电平状态信号，控制单元接收预设电平状态信号和外部输入的脉冲信号，从而生成用于控制驱动模块按照预设占空比驱动发光模块在预设发光时长内发光的控制信号，实现对发光模块发光时长的控制。

在一个实施例中，当所述显示屏驱动背板驱动实现预设灰阶显示时，如图10(a)所示的控制模块的结构示意图之一，控制单元包括比较子单元1121，比较子单元1121与存储单元111连接，用于连接计数模块150，以根据计数模块150输出的脉冲信号和预设电平状态信号的比较结果生成控制信号。比如，对应8位的存储单元的存储数值为1100，8位计数器会随时钟上升沿逐个从00000000到11111111计数，并和存储的8位数据进行比较；当计数的数值小于等于存储的8位数据时，比较器输出为低电平，此时控制模块输出低电平信号，开启驱动模块，LED发光；反之，当计数的数值大于存储的8位数据时，比较器输出为高电平，此时控制模块输出高电平信号，关闭驱动模块，此时LED不发光。

示例性地，若需实现256(28)个灰阶，则控制模块110需至少8bits的数据SARM存储(即存储单元111)，另外每个像素(即控制模块110)还需8位的数字逻辑比较器(即比较子单元1121)。计数模块150可以设计在像素区域外围，并设置为Global模块。其中计数模块150、8位存储单元111以及比较子单元1121组成可以产生控制发光模块140发光时长的PWM信号(即控制信号)。此控制信号通过键合结构13传输至第二硅基板中的驱动模块120以驱动驱动模块120中的MOS管的栅极，进而控制发光模块140的发光时长，使得每个像素均可以实现256个灰阶，同时，因256灰阶需要满足Gamma 2.2(Gamma 2.2是一种用来计算显示器的亮度的数学公式。它是一种非线性的色彩空间转换公式,可以将线性的RGB值转换为非线性的亮度值。公式如下:L＝255*((R/255)^2.2)其中,L表示亮度值,R表示RGB值中的红色分量。该公式中的2.2指的是Gamma值,它表示了亮度和RGB值之间的非线性关系。Gamma值越大,亮度和RGB值之间的非线性关系就越强)，所以计数模块150的时钟信号采用如图11所示的计数模块150的非线性时钟时序图，以最终实现可满足Gamma2.2的256个灰阶。

在一个实施例中，基础信号包括选址信号和数据信号；如图10(b)所示的控制模块的结构示意图之二，其中存储单元包括多个双稳态触发电路1111，各双稳态触发电路1111的第一输入端并联连接以接收选址信号电路输入的选址信号，且各双稳态触发电路1111的第二输入端分别连接一个数据信号电路以接收数据信号；各双稳态触发电路1111的输出端用于输出预设电平状态信号。

其中一个双稳态触发电路1111相当于1bit SARM。选址信号电路可以理解为wordline，一个数据信号电路可以一组BL和反向BL的Bit Line。

示例性地，本实施例中n个bit SARM采用同一根word line进行选址，即n各bitSARM同时选中，并采用N组BL和反向BL(即

在一个实施例中，基础信号包括选址信号和数据信号；如图10(c)所示的控制模块的结构示意图之三，其中存储单元包括多个双稳态触发电路1111，各双稳态触发电路1111的第二输入端并联连接以接收数据信号电路输入的数据信号，且各双稳态触发电路1111的第一输入端分别连接一个选址信号电路以接收选址信号；各双稳态触发电路1111的输出端用于输出预设电平状态信号。

与上一实施例相似的是，一个双稳态触发电路1111相当于1bit SARM。一个选址信号电路可以理解为一个word line，多个数据信号电路可以多组BL和反向BL的Bit Line。

示例性地，n个bit SARM采用N根word line分别进行选址，采用同一组BL和反向BL的Bit Line进行数据信号写入，此时控制单元112也包括MOS管和计数子单元1122，MOS管的数量与双稳态触发电路1111的数量相同，各双稳态触发电路1111的输出端连接一个MOS管的源极以将预设电平状态信号输出至MOS管，同时MOS管的栅极还连接有时钟信号，各时钟信号与各bit位对应，因此各MOS管对应的CLK信号的时序图可以与上一实施例中的MOS管对应的CLK信号的时序相同，即其CLK信号的时序亦参考图9所示的控制模块在一帧显示数据内工作的时序图。

基于同样的发明构思，本申请实施例还提供了一种用于制备上述所涉及的显示屏驱动背板的显示屏驱动背板制备方法。该方法所提供的解决问题的实现方案与上述显示屏驱动背板中所记载的实现方案相似，故下面所提供的一个或多个显示屏驱动背板制备方法实施例中的具体限定可以参见上文中对于显示屏驱动背板的限定，在此不再赘述。

结在一个实施例中，结合图12示出的本申请一实施例中的显示屏驱动背板制备方法的流程示意图，本实施提供的显示屏驱动背板制备方法包括以下步骤1202至1204：

步骤1202，于第一硅基板设置控制模块；控制模块用于对外围电路输入的基础信号运算处理以生成控制信号。

步骤1204，于第二硅基板设置驱动模块；驱动模块与控制模块连接，用于连接发光模块，并根据控制信号，生成预设占空比的驱动信号以驱动发光模块；其中，第二硅基板与第一硅基板相对设置。

在本实施例中，通过上述显示屏驱动背板制备方法制备的显示屏驱动背板，将用于对外围电路输入的基础信号进行运算处理的控制模块设置在第一硅基板，将用于驱动发光模块工作的驱动模块设置在第二硅基板中，能够直接输入外围电路的基础信号至控制模块，从而节省显示区外部所需的数据存储空间，实现更窄的边框设计，更小的芯片体积，进而实现更高的PPI需求。

在一个实施例中，还包括于控制模块和驱动模块的连接点设置用于信号传输的键合结构。

在一个实施例中，置用于信号传输的键合结构包括通过键合技术在第一硅基板和第二硅基板之间形成金属材料和介电材料的混合结构，以连接控制模块和驱动模块。

在一个实施例中，如图13所示的制备金属材料和介电材料的混合结构的流程示意图，通过键合技术在第一硅基板和第二硅基板之间形成金属材料和介电材料的混合结构包括以下步骤1302至步骤1306：

步骤1302，在第一硅基板和第二硅基板的待连接点设置金属材料；待连接点与控制模块和驱动模块的连接点对应。

示例性地，金属材料可以是铜柱。

步骤1304，在设有金属材料的第一硅基板和第二硅基板的连接点之间填充介电材料。

示例性地，介电材料可以是氧化硅。

步骤1306，对金属材料和介电材料进行加热以获取金属材料和介电材料的混合结构。

在本实施例中，通过上述方法制备的金属材料和节电材料使得第一硅基板中的控制模块与第二硅基板中的驱动模块得以连接，可以保证信号传输的稳定性。

应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

结合图14，图14示出的本申请一实施例中的显示屏设备的结构示意图，本实施提供的显示屏设备1包括上述任一实施例中的显示屏驱动背板10、外围电路120和发光模块140。外围电路120与显示屏驱动背板10的控制模块110连接，用于输出基础信号；发光模块140与显示屏驱动背板的驱动模块120连接，用于在驱动模块120输出的驱动信号的驱动下工作。

在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图15所示。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种驱动背板制备方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图15中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述各驱动背板制备方法实施例中的步骤。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述各驱动背板制备方法实施例中的步骤。

在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述各驱动背板制备方法实施例中的步骤。

需要说明的是，本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase Change Memory，PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SARM)或动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。