制造半导体装置的方法

本申请要求于2022年7月15日在韩国知识产权局提交的第10-2022-0087755号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开涉及制造半导体装置的方法，所述方法可以包括光刻工艺。

背景技术

已经进行了研究以减小包括在半导体装置中的元件的尺寸并改善半导体装置的性能。例如，在动态随机存取存储器(DRAM)中，已经进行了研究以可靠地且稳定地形成具有减小的尺寸的元件。

发明内容

本公开针对制造半导体装置的方法，所述方法包括用于改善光致抗蚀剂图案的分布并防止光致抗蚀剂图案塌陷的光刻工艺。虽然更厚的光致抗蚀剂层(例如

总体而言，在本说明书中描述的主题的创新方面可以体现在制造半导体装置的方法中，所述方法包括以下步骤：在下结构上形成光致抗蚀剂层以具有第一厚度；使光致抗蚀剂层的一部分曝光以形成光致抗蚀剂层的曝光部分和非曝光部分；去除光致抗蚀剂层的一部分以形成具有小于第一厚度的减小的厚度的光致抗蚀剂层；以及通过去除具有减小的厚度的光致抗蚀剂层的曝光部分或非曝光部分来形成光致抗蚀剂图案。

总体而言，在另一方面，本公开的主题可以体现在制造半导体装置的方法中，所述方法包括以下步骤：将下结构装载到旋转器中；在下结构上形成光致抗蚀剂层；从旋转器卸载包括下结构和光致抗蚀剂层的第一基底；在卸载第一基底之后，将第一基底装载到扫描仪中；在将第一基底装载到扫描仪中之后，使用曝光工艺分别在光致抗蚀剂层的第一区域和第二区域中形成曝光部分和非曝光部分；在形成光致抗蚀剂层的曝光部分和非曝光部分之后，从扫描仪卸载包括下结构以及具有曝光部分和非曝光部分的光致抗蚀剂层的第二基底；在卸载第二基底之后，将第二基底装载到旋转器中；在将第二基底装载到旋转器中之后，部分地去除光致抗蚀剂层的一部分，以减小第二基底的光致抗蚀剂层的厚度；以及去除具有减小的厚度的光致抗蚀剂层的非曝光部分，以形成柱形光致抗蚀剂图案。

总体而言，本发明的其它方面可以体现在制造半导体装置的方法中，所述方法包括以下步骤：形成包括有源区域的基底；在基底上形成与有源区域交叉的字线；在基底上形成与字线相交并电连接到有源区域的第一杂质区域的位线；形成电连接到有源区域的第二杂质区域并设置在彼此相邻的位线之间的下导电图案；以及形成电连接到下导电图案的上导电图案。形成上导电图案包括以下步骤：形成覆盖下导电图案的上导电层；在上导电层上形成具有第一厚度的光致抗蚀剂层；使用曝光工艺分别在光致抗蚀剂层的第一区域和第二区域中形成曝光部分和非曝光部分；去除光致抗蚀剂层的一部分，使得光致抗蚀剂层具有小于第一厚度的第二厚度；选择性地去除光致抗蚀剂层的非曝光部分以形成光致抗蚀剂图案；使用光致抗蚀剂图案作为蚀刻掩模形成将上导电层分隔为上导电图案的开口；以及在开口中形成绝缘图案。

附图说明

通过下面结合附图的详细描述，将更清楚地理解本发明构思的上述和其它方面、特征和优点，在附图中：

图1是示出制造半导体装置的方法的示例的示意性工艺流程图；

图2A至图2F是示出制造半导体装置的方法的示例的示意性剖视图；

图3是示出制造半导体装置的方法的示例的示意性工艺流程图；

图4是示出制造半导体装置的方法的示例的示意性布局图；以及

图5至图12是示出制造半导体装置的方法的示例的示意性剖视图。

具体实施方式

在下文中，将参照附图描述本公开的实施方式的示例。

图1是示出制造半导体装置的方法的示例的示意性工艺流程图。图2A至图2F是示出制造半导体装置的方法的示例的示意性剖视图。

制造半导体装置的方法可以包括光刻工艺。例如，所述方法可以包括以下步骤：形成下结构(S10)；在下结构上形成光致抗蚀剂层(S11)；使光致抗蚀剂层(S12)曝光；对光致抗蚀剂层执行回蚀工艺(S13)；使光致抗蚀剂层显影(S14)；以及执行后续工艺(S15)。

参照图1和图2A，形成下结构的步骤可以包括在基底10上形成目标层11。基底10的组成不受限制。例如，在一些实施方式中，基底10是硅基底、锗基底、硅锗基底、绝缘体上硅(SOI)基底、绝缘体上锗(GOI)基底等。基底10可以包括例如III-V族化合物(诸如GaP、GaAs、GaSb等)。

目标层11可以是在其中图像从光致抗蚀剂图案传递并转换为目标图案(图2F中的EP)的层。目标层11的组成不受限制。例如，在一些实施方式中，目标层11由绝缘材料(诸如氧化硅、氮化硅、氮氧化硅等)形成。在一些实施方式中，目标层11由导电材料(诸如金属、金属氮化物、金属硅化物或金属硅氮化物膜)或半导体材料(诸如多晶硅)形成。

可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、低压化学气相沉积(LPCVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺、旋涂工艺、溅射工艺、原子层沉积(ALD)工艺和物理气相沉积(PVD)工艺中的至少一种在基底10上形成目标层11。

虽然未示出，但是下结构还可以在目标层11上形成抗反射膜。抗反射膜可以使用芳香族有机材料(例如，酚醛树脂、酚醛清漆树脂等)或无机材料(例如，氮氧化硅等)形成。抗反射膜可以使用膜涂覆工艺(诸如旋涂、浸涂、喷涂等)形成。

参照图1和图2B，可以在下结构上形成光致抗蚀剂层13(S11)。

光致抗蚀剂层13可以是具有通过例如在光照射时引起化学反应而改变的性质的层。光致抗蚀剂层13可以是通过将在下面描述的显影工艺转换为光致抗蚀剂图案(图2E中的PP)的层。光致抗蚀剂层13可以由正型光致抗蚀剂或负型光致抗蚀剂形成，正型光致抗蚀剂具有被光照射的部分被显影剂去除的曝光特性，负型光致抗蚀剂具有未被光照射的部分被显影剂去除的曝光特性。在一些实施方式中，光致抗蚀剂层13是负型光致抗蚀剂层。

光致抗蚀剂层13可以包括有机光致抗蚀剂。例如，在一些实施方式中，光致抗蚀剂层13包括包含聚合物树脂、光敏化合物和碱的化学放大光致抗蚀剂。光敏化合物可以在被光照射时分解为酸性化合物以生成酸。包括在光致抗蚀剂层13中的聚合物树脂可以被由光敏化合物生成的酸分解。分解的聚合物树脂可以在显影工艺中通过显影剂去除。聚合物可以是例如丙烯酸酯、苯乙烯等。碱可以防止由光敏化合物生成的酸扩散到未被光照射的区域。碱可以在非曝光区域中中和由光敏化合物生成的酸。

然而，光致抗蚀剂层13的组成不限于此。例如，在一些实施方式中，光致抗蚀剂层13包括用于执行极紫外(EUV)光刻工艺的无机光致抗蚀剂。无机光致抗蚀剂可以包括金属氧化物，例如氧化锡(SnO

可以使用膜涂覆工艺(诸如旋涂工艺、浸涂工艺、喷涂工艺等)在下结构上形成光致抗蚀剂层13。在一些实施方式中，在通过涂覆光致抗蚀剂组合物形成初始光致抗蚀剂膜之后，使用固化工艺(诸如烘烤工艺)形成光致抗蚀剂层13。

光致抗蚀剂层13可以形成为具有第一厚度T1。在一些实施方式中，第一厚度T1在约

在一些实施方式中，在下结构与光致抗蚀剂层13之间形成粘附层12。粘附层12可以是形成为改善下结构与光致抗蚀剂层13之间的粘附性的层。

参照图1和图2C，使光致抗蚀剂层13曝光(S12)。可以在光致抗蚀剂层13上设置光掩模18。光掩模18可以包括使光致抗蚀剂层13的第一区域R1暴露的透射部分OP。光掩模18可以使光致抗蚀剂层13的第一区域R1暴露并且掩蔽光致抗蚀剂层13的第二区域R2。

光源可以在曝光工艺中照射光掩模18。可以通过曝光工艺将光致抗蚀剂层13划分为曝光部分15和非曝光部分17。光致抗蚀剂层13可以包括曝光部分15和非曝光部分17。从光源发射的光可以穿过光掩模18的透射部分OP以照射到光致抗蚀剂层13的第一区域R1上。光致抗蚀剂层13的第一区域R1可以与光发生反应以改变例如化学结构。因此，曝光部分15可以形成在光致抗蚀剂层13的第一区域R1中。在光致抗蚀剂层13的第二区域R2中，光可以被光掩模18阻挡。光致抗蚀剂层13的第二区域R2可以不与光发生反应，并且可以被包括在非曝光部分17中。曝光部分15和非曝光部分17可以具有基本上相同的高度，例如第一厚度T1。

曝光工艺中使用的光源的类型不受限制。例如，在一些实施方式中，在曝光工艺中使用诸如EUV、ArF、KrF、电子束、I线等的光源。与诸如KrF、ArF等的光源相比，EUV可以包括较少量的光子。在此阐述的示例中，光致抗蚀剂层13形成为具有第一厚度T1。第一厚度T1可以足够大，使得当使用EUV光源时，还能够实现具有减小的粗糙度的精细图案。

参照图1和图2D，可以部分地去除光致抗蚀剂层13的部分。例如，可以蚀刻光致抗蚀剂层13以去除预定的厚度T，从而将光致抗蚀剂层13的厚度从第一厚度T1减小到第二厚度T2。在一些实施方式中，通过回蚀工艺减小光致抗蚀剂层13的厚度。也就是说，光致抗蚀剂层13可以具有减小的厚度。

当光致抗蚀剂层13在光致抗蚀剂层13保持第一厚度(图2C中的T1)的状态下显影时，由于光致抗蚀剂图案的大的高宽比，会发生光致抗蚀剂图案的塌陷。例如，由于显影后用于清洗的清洗溶液的表面张力，会发生光致抗蚀剂图案的塌陷。具体地，随着图案小型化，光致抗蚀剂图案与下结构之间的接触面积会减小，使得图案的塌陷会更容易地发生。在制造半导体装置的方法中，可以在曝光工艺之后且在显影工艺之前将光致抗蚀剂层13的厚度减小到第二厚度T2，从而改善光致抗蚀剂图案的线宽粗糙度以改善分辨率，并防止光致抗蚀剂图案塌陷以改善稳定性。

在一些实施方式中，光致抗蚀剂层13的第二厚度T2在约

在曝光工艺之前，光致抗蚀剂层13可以形成为具有相对大的厚度，从而促进酸的扩散。在曝光工艺之后且在显影工艺之前，光致抗蚀剂层13可以形成为具有相对小的厚度，从而防止光致抗蚀剂图案塌陷。因此，可以改善光刻工艺的分辨率和图案稳定性。

根据示例实施例的制造半导体装置的方法还可以包括执行曝光后烘烤(下文称为“PEB”)工艺。PEB工艺可以是执行以使光致抗蚀剂层13的表面平坦并减少驻波的工艺。可以通过PEB工艺去除在曝光期间由于光干涉(放大和衰减)而在光敏界面处生成的颗粒。因此，可以去除在光致抗蚀剂层13中的边界剖面中产生的曲率，从而改善使用光致抗蚀剂图案执行的后续工艺的精度。PEB工艺可以在光致抗蚀剂层13的曝光之后且在回蚀之前的操作中执行，或者在光致抗蚀剂层13的回蚀之后且在显影之前执行。

参照图1和图2E，可以使光致抗蚀剂层显影(S14)。

可以选择性地去除光致抗蚀剂层13的非曝光部分17(在图2D中)，并且可以仅保留曝光部分15(在图2D中)。保留在粘附层12上的曝光部分可以包括在光致抗蚀剂图案PP中。在一些实施方式中，通过负性显影(NTD)工艺形成光致抗蚀剂图案PP，但是本公开不限于此。在其它实施方式中，通过正性显影(PTD)工艺形成光致抗蚀剂图案PP。

在一些实施方式中，光致抗蚀剂图案PP包括多个柱形图案。然而，光致抗蚀剂图案的形状不限于柱形形状，而是可以根据传递到目标层11的图案而改变。光致抗蚀剂图案可以因回蚀工艺而具有第二厚度T2(图2D)，从而防止光致抗蚀剂图案在显影工艺中塌陷。

参照图1和图2F，可以使用光致抗蚀剂图案执行后续工艺(S15)。

参照图2E，在一些实施方式中，使用光致抗蚀剂图案PP作为蚀刻掩模在目标层11上执行蚀刻工艺。根据光致抗蚀剂图案与目标层11之间的蚀刻选择性，蚀刻工艺可以包括干法蚀刻工艺或湿法蚀刻工艺。

当蚀刻目标层11时，粘附层12可以一起被蚀刻。在形成目标图案EP之后，可以去除用作蚀刻掩模的光致抗蚀剂图案PP和粘附层12。因此，可以在基底10上形成目标图案EP。

蚀刻工艺在图2F中被示出为后续工艺的示例，但是本公开不限于此。在其它实施方式中，使用光致抗蚀剂图案作为掩模来执行离子注入工艺。

图3是示出制造半导体装置的方法的示例的示意性工艺流程图。在制造半导体装置的方法中，可以执行光刻工艺以减少周转时间(TAT)。例如，图2D中描绘的光致抗蚀剂层的上述回蚀工艺可以由与连续工艺相同的设备来执行，从而使移动最小化。

参照图2A至图2F连同图3，可以首先形成下结构(图2A和图3中的S10)。

此后，可以将下结构装载到旋转器中(图3中的S16)。旋转器可以在下结构上形成光致抗蚀剂层13(图2B和图3中的S11)。

可以从旋转器卸载包括下结构和光致抗蚀剂层的第一基底。此后，可以将包括下结构和光致抗蚀剂层的第一基底装载到扫描仪中。因此，包括下结构和光致抗蚀剂层的第一基底可以从旋转器卸载并装载到扫描仪中(图3中的S17)。扫描仪可以使光致抗蚀剂层13(图2C和图3中的S12)曝光。因此，可以在光致抗蚀剂层13上形成曝光部分15和非曝光部分17。

可以从扫描仪卸载包括下结构和曝光的光致抗蚀剂层的第二基底。此后，可以将包括下结构和曝光的光致抗蚀剂层的第二基底装载到旋转器中。因此，包括下结构和曝光的光致抗蚀剂层的第二基底可以从扫描仪卸载并装载到旋转器中(图3中的S18)。旋转器可以对光致抗蚀剂层13执行回蚀工艺以具有第二厚度T2(图2D和图3中的S13)。此后，旋转器可以使光致抗蚀剂层13显影(图2E和图3中的S14)。因此，可以选择性地保留光致抗蚀剂层13的曝光部分15以形成光致抗蚀剂图案PP。

此后，可以从旋转器卸载包括下结构和光致抗蚀剂图案PP的第三基底，并且可以在第三基底上执行后续工艺(图3中的S15)。

制造半导体装置的方法还可以包括对光致抗蚀剂层13执行PEB工艺。光致抗蚀剂层13的PEB工艺可以在光致抗蚀剂层13的回蚀工艺(图2D和图3中的S13)之前或之后由旋转器执行。

如上所述，使光致抗蚀剂层回蚀的工艺(S13)可以通过与之前或之后连续的工艺相同的设备(例如，在旋转器中)来执行。因此，可以通过减少结构的移动来缩短TAT。

根据本公开的用于制造半导体装置的方法可以应用于包括在半导体装置中的其它组件。例如，在一些实施方式中，制造半导体装置的方法被应用于形成半导体装置的导电图案(例如，DRAM的着陆垫)的工艺。

将参照图4至图12描述制造半导体装置的方法的示例和通过所述方法制造的半导体装置的结构的示例。图4是示出半导体装置的示例的示意性布局图，图5至图12是示出沿着图4的线I-I'和线II-II'截取的区域在制造期间的半导体装置的示例的示意性剖视图。

参照图4和图5，可以形成下结构。下结构可以包括基底101、字线结构WLS、位线结构BLS、下导电图案150等。

可以在基底101中形成器件隔离层110以界定有源区域ACT。可以在基底101中形成器件隔离沟槽，并且器件隔离层110可以填充器件隔离沟槽。在平面图中，有源区域ACT可以具有在与字线WL的延伸方向倾斜的方向上延伸的伸长的条形状。可以执行离子注入工艺以在有源区域ACT的上部部分上形成杂质区域。可以使有源区域ACT和器件隔离层110图案化以形成栅极沟槽115。一对栅极沟槽115可以与有源区域ACT交叉，但是本公开不限于此。杂质区域也可以被栅极沟槽115分开，以形成第一杂质区域105a和第二杂质区域105b。

栅极介电层120可以形成在栅极沟槽115的内表面上以具有基本上共形的厚度。随后，可以形成字线WL以填充栅极沟槽115的至少一部分。字线WL的上表面可以凹陷为比有源区域ACT的上表面低。绝缘层可以堆叠在基底101上以填充和蚀刻栅极沟槽115，从而在字线WL上形成栅极覆盖层125。

可以在基底101的前表面上顺序地形成绝缘层和导电层并使它们图案化，以形成顺序地堆叠的缓冲绝缘层128和第一导电图案141。缓冲绝缘层128可以由氧化硅、氮化硅和氧氮化硅中的至少一种形成。多个缓冲绝缘层128可以形成为彼此间隔开。第一导电图案141可以具有与缓冲绝缘层128的平面形状对应的形状。缓冲绝缘层128可以形成为同时覆盖两个相邻的有源区域ACT(即，相邻的第二杂质区域105b)的端部。可以通过使用缓冲绝缘层128和第一导电图案141作为蚀刻掩模蚀刻器件隔离层110的上部部分、基底101的上部部分和栅极覆盖层125的上部部分来形成位线接触孔。位线接触孔可以使第一杂质区域105a暴露。

可以形成填充位线接触孔的位线接触图案DC。形成位线接触图案DC的步骤可以包括形成填充位线接触孔的导电层并执行平坦化工艺。作为示例，位线接触图案DC可以由多晶硅形成。在第一导电图案141上形成第二导电图案142、第三导电图案143以及第一覆盖图案至第三覆盖图案146、147和148之后，可以使用三个覆盖图案146、147和148作为蚀刻掩模顺序地蚀刻第一导电图案至第三导电图案141、142和143。结果，可以形成包括位线BL和位线覆盖图案BC的位线结构BLS，位线BL包括第一导电图案至第三导电图案141、142和143，位线覆盖图案BC包括第一覆盖图案至第三覆盖图案146、147和148。位线BL可以与字线WL相交。位线BL可以电连接有源区域ACT的第一杂质区域105a。

可以在位线结构BLS的侧表面上形成间隔件结构SS。间隔件结构SS可以由多个层形成。可以在间隔件结构SS之间形成栅栏绝缘图案154。栅栏绝缘图案154可以包括氮化硅或氮氧化硅。可以通过使用栅栏绝缘图案154和第三覆盖图案148作为蚀刻掩模执行各向异性蚀刻工艺来形成使第二杂质区域105b暴露的开口。

可以在开口的下部部分上形成下导电图案150。下导电图案150可以使有源区域ACT的第二杂质区域105b电连接。下导电图案150可以形成在彼此相邻的位线BL之间。下导电图案150可以由诸如多晶硅的半导体材料形成。例如，通过形成填充开口的多晶硅层，然后执行回蚀工艺，可以形成下导电图案150。

可以在下导电图案150上形成金属-半导体化合物层155。金属-半导体化合物层155的形成可以包括金属层沉积工艺和热处理工艺。

参照图6，可以形成覆盖金属-半导体化合物层155的上导电层160L。

上导电层160L可以在间隔件结构SS之间延伸以覆盖金属-半导体化合物层155的上表面。形成上导电层160L的步骤可以包括顺序地形成阻挡层162和导电层164。阻挡层162可以由金属氮化物(例如，氮化钛(TiN)、氮化钽(TaN)和氮化钨(WN)中的至少一种)形成。导电层164可以由导电材料(例如，多晶硅(Si)、钛(Ti)、钽(Ta)、钨(W)、钌(Ru)、铜(Cu)、钼(Mo)、铂(Pt)、镍(Ni)、钴(Co)、铝(Al)、氮化钛(TiN)、氮化钽(TaN)和氮化钨(WN)中的至少一种)形成。

参照图7，在上导电层160L上顺序地形成粘附层171和光致抗蚀剂层173之后，可以对光致抗蚀剂层173执行曝光工艺。

可以在上导电层160L上形成粘附层171。可以形成粘附层171以改善蚀刻停止层168与光致抗蚀剂层173之间的粘附性。光致抗蚀剂层173可以形成在粘附层171上以具有第一厚度T1。

此后，可以在光致抗蚀剂层173上设置光掩模180。光掩模180可以包括使光致抗蚀剂层173的第一区域暴露的透射部分OP。光掩模180可以使光致抗蚀剂层173的第一区域暴露，并且可以掩蔽光致抗蚀剂层173的第二区域。

光源可以设置在光掩模180上。光可以从光源穿过光掩模180的透射部分OP照射到光致抗蚀剂层173的第一区域上。因此，光致抗蚀剂层173可以被划分为曝光部分175和非曝光部分177。光致抗蚀剂层173可以包括曝光部分175和非曝光部分177。曝光部分175和非曝光部分177可以具有第一厚度T1。

参照图8，可以对光致抗蚀剂层173执行回蚀工艺。

光致抗蚀剂层173可以被蚀刻到预定的厚度以具有小于第一厚度的第二厚度T2。在一些实施方式中，可以对光致抗蚀剂层173执行回蚀工艺。

光致抗蚀剂层173的曝光部分175和非曝光部分177可以被蚀刻基本上相同的厚度。因此，曝光部分175和非曝光部分177可以具有第二厚度T2。

参照图9，可以对光致抗蚀剂层173执行显影工艺。

参照图9，可以从光致抗蚀剂层173选择性地去除非曝光部分177，可以保留曝光部分175。剩余的曝光部分可以被包括在光致抗蚀剂图案PP中。在一些实施方式中，光致抗蚀剂图案PP包括多个柱形图案。当光致抗蚀剂图案PP具有大的高宽比时，光致抗蚀剂图案PP会塌陷。然而，在根据本公开的示例实施例的制造半导体装置的方法中，可以通过在显影工艺(图9)之前执行的光致抗蚀剂层的回蚀工艺(图8)来减小光致抗蚀剂图案PP的高宽比，从而防止光致抗蚀剂图案在显影工艺中塌陷。

参照图10，可以形成穿过上导电层(图9中的160L)的一部分的绝缘图案孔165H以形成上导电图案160。

参照图10，可以使用光致抗蚀剂图案PP作为蚀刻掩模来形成穿过上导电层160L的绝缘图案孔165H。因此，可以形成被绝缘图案孔165H分开的多个上导电图案160。上导电图案160可以将下导电图案150电连接到如下面将参照图11描述的数据存储结构。上导电图案160可以是例如DRAM的着陆垫。

在形成绝缘图案孔165H之后或在形成绝缘图案孔165H的同时，可以去除图8中的在上导电图案160上的粘附层171和图9中的用作蚀刻掩模的光致抗蚀剂图案PP。

参照图11，可以形成绝缘图案165和蚀刻停止层168。

可以通过用绝缘材料填充绝缘图案孔(图10中的165H)来形成绝缘图案165。绝缘图案165可以由绝缘材料(例如，氧化硅、氮化硅和氧氮化硅中的至少一种)形成。在一些实施方式中，绝缘图案165形成为具有定位在与上导电图案160的上表面的水平基本上相同的水平上的上表面。

此后，可以形成覆盖上导电图案160和绝缘图案165的蚀刻停止层168。蚀刻停止层168可以由例如氮化硅和氮氧化硅中的至少一种形成。

参照图12，可以形成连接到上导电图案160的数据存储结构CAP。

数据存储结构CAP可以存储信息，并且可以是例如DRAM的电容器结构。在一些实施方式中，形成数据存储结构CAP包括以下步骤：在上导电图案160上形成下电极193；形成覆盖下电极193的介电层194；以及形成覆盖介电层194的上电极195。

下电极193可以形成在上导电图案160上。下电极193可以穿过蚀刻停止层168以与上导电图案160接触。下电极193可以具有圆柱形形状，但是本公开不限于此。在其它实施方式中，下电极193可以具有中空的圆柱形或杯形状或者平面形状。下电极193可以分别由多晶硅(Si)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)和铝(Al)中的至少一种形成。

可以在相邻的下电极193之间形成支撑下电极193的一个或更多个支撑件层191和192。例如，可以在相邻的下电极193之间形成与下电极193接触的第一支撑件层191和第二支撑件层192。

可以在下电极193的表面上形成介电层194以覆盖下电极193。介电层194可以形成为覆盖支撑件层191和192的上表面和下表面。介电层194可以形成为覆盖蚀刻停止层168的上表面。

此后，可以形成覆盖介电层194的上电极195。上电极195可以填充多个下电极193之间的空间以及支撑件层191和192之间的空间。因此，可以形成包括数据存储结构CAP的半导体装置100。

根据本公开的示例实施例，可以在曝光工艺与使光致抗蚀剂层显影的工艺之间执行回蚀工艺，从而改善光致抗蚀剂图案分布的均匀性并且防止光致抗蚀剂图案塌陷。

所讨论的示例的各种和有益的优点和效果不限于以上描述，并且在描述具体示例的过程中将更容易理解。

虽然上面已经示出和描述了示例实施方式，但是对于本领域技术人员而言将明显的是，在不脱离如由所附权利要求限定的本公开的范围的情况下，可以进行修改和变化。