一种用于高密度测试芯片地址稳定性的检测方法及装置

技术领域

本发明属于芯片设计制造领域，尤其涉及一种用于高密度测试芯片地址稳定性的检测方法及装置。

背景技术

高密度测试芯片是指存储容量较大的芯片，可以存储较为复杂的应用程序和数据，存储容量通常从几 MB 到几 GB，甚至 TB。高密度芯片可以存储复杂的应用程序和数据；高密度芯片功耗则较高，适用于需要高性能的设备，如智能手机、笔记本电脑等。在高密度测试芯片中，待测器件数量多，地址位数较大（>10）；另一方面，地址的正确性直接决定的测试结果的正确性；因此监测地址的正确性就非常有必要。高密度测试芯片中，地址信号完全由内部电路产生。由于地址信号直接决定了哪一个待测器件被选中，因此保证地址信号正确稳定，或者能够监测地址信号的正确性和稳定性，是保证测量数据可靠的基础。

在现有技术中，对于高密度测试芯片的地址稳定性检验主要是通过直接把全部地址信号引出到焊盘，这样做的问题是占用太多焊盘，浪费芯片面积，降低待测器件密度，并且无法检测地址信号的正确性和准确性。

发明内容

本发明是为解决上述现有技术的全部或部分问题，提供了一种用于高密度测试芯片地址稳定性的检测方法及装置，以尽可能监测到地址异常情况，并会使得结果的序列无周期并且存在唯一性，提高了检测地址信号的正确性和准确性，同时节省了资源，提高了待测器件的密度。

为达到上述目的，本发明的技术方案是这样实现的：

本发明第一方面提供一种用于高密度测试芯片地址稳定性的检测方法，包括：获取所述测试芯片的第一地址信号；预定义纠错编码规则；根据所述纠错编码规则，基于所述第一地址信号进行编码，得到纠错码；基于所述第一地址信号和所述纠错码，得到第二地址信号；选取所述第二地址信号中的至少一个信号位，得到第三地址信号；将所述第三地址信号连接焊盘监测，得到第一序列信号；根据所述第一序列信号确定所述第一地址信号的稳定性。其中，所述获取所述测试芯片的第一地址信号和所述预定义纠错编码规则的步骤不分先后。

基于上述方案，所述预定义纠错编码规则至少包括以下至少之一：编码方式、纠错编码的位数。其中，所述编码方式为奇偶校验、循环冗余校验、低密度奇偶检验编码，turbo码，极化码等中的至少一种。当然，纠错编码也可以同时采用两种以上，此时，纠错编码的位数超过1位。

若所述纠错编码的位数为0时，则所述第二地址信号与第一地址信号相同，可直接将所述第一地址信号中的某一位例如最低位引出焊盘，直接得到第一序列信号，若所述纠错编码的位数大于0时，则将所述纠错编码加入所述第一地址信号得到第二地址信号。

基于上述方案，所述纠错编码的位数为0时，所述第二地址信号与第一地址信号相同。

基于上述方案，所述选取所述第二地址信号中的至少一个信号位，作为第三地址信号，包括：直接选取所述第二地址信号中对应所述第一地址信号中的最低位，作为第三地址信号。

基于上述方案，所述第一地址信号是依次递增或者依次递减，所述第一序列信号呈现的数值是周期序列；根据所述第一序列信号确定所述第一地址的稳定性，包括：当所述第一序列信号是周期序列时，则判断所述第一地址是稳定的。

基于上述方案，所述选取所述第二地址信号中的至少一个信号位，作为第三地址信号，包括：选取所述第二地址信号中对应纠错码的信号位，将所述信号位作为第三地址信号。

基于上述方案，根据所述第一序列信号确定所述第一地址的稳定性，包括：基于所述第一序列信号判断所述第一地址在整个测试地址空间中的地址段；通过比较所述第一序列信号与所述地址段是否对应正确，来判断所述第一地址的稳定性。

基于上述方案，将所述第三地址信号连接焊盘监测，得到第一序列信号，包括：将所述第三地址信号连接焊盘监测，得到序列长度大于N的第一序列信号；基于所述第一序列信号，能定位所述第一地址在整个测试地址空间中的地址段；所述N的值根据所述测试地址空间和所述纠错编码规则确定。

基于上述方案，所述选取所述第二地址信号中的至少一个信号位，作为第三地址信号，包括：选取所述第二地址信号中对应纠错码的信号位，作为第四地址信号；选取所述第二地址信号中对应所述第一地址信号的至少一个信号位，作为第五地址信号；所述第三地址信号包括所述第四地址信号和第五地址信号。

基于上述方案，将所述第三地址信号连接到焊盘监测，得到第一序列信号；根据所述第一序列信号确定所述第一地址的稳定性，包括：将所述第四地址信号连接焊盘监测，得到第二序列信号；将所述第五地址信号连接焊盘监测，得到第三序列信号；利用所述第二序列信号和所述第三序列信号，判断所述第一地址的稳定性。

本发明第二方面提供一种用于高密度测试芯片地址稳定性的检测装置，包括：获取模块，用于获取所述测试芯片的第一地址信号；预定义模块，用于预定义纠错编码规则；分析模块，用于根据所述纠错编码规则，基于所述第一地址信号进行编码，得到纠错码；第一选取模块，用于基于所述地址信号和所述纠错码，得到第二地址信号；第二选取模块，用于选取所述第二地址信号中的至少一个信号位，得到第三地址信号；建立模块，用于将所述第三地址信号连接焊盘监测，得到第一序列信号；确认模块，用于根据所述第一序列信号确定所述第一地址信号的稳定性。

本发明第三方面提供一种电子设备，包括：存储器；处理器，与所述存储器连接，用于通过执行存储在所述存储器上的计算机可执行指令，并能够实现上述任一项提供的用于高密度测试芯片地址稳定性的检测方法。

本发明第四方面提供一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够实现上述任一项提供的用于高密度测试芯片地址稳定性的检测方法。

与现有技术相比，本发明的主要有益效果：通过将局部的地址信号引出焊盘从而实现地址检测功能，同时对芯片内部地址信号进行纠错编码，对地址检测功能进行二次验证，从而实现检测出所有地址的正确性，提高了检测结果的准确性。

附图说明

图1为本发明提供的一种用于高密度测试芯片地址稳定性的检测方法的流程示意图；

图2为本公开实施例提供的一种用于高密度测试芯片地址稳定性的检测装置的流程示意图；

图3为本公开实施例提供的一种电子设备的结构示意图。

具体实施方式

为了能够更加详尽地了解本申请的特点与技术内容，下面结合附图对本申请的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请。

如图1所示，本公开实施例提供了一种用于高密度测试芯片地址稳定性的检测方法，所述方法包括：

S110：获取所述测试芯片的第一地址信号；

S120：预定义纠错编码规则；

S130：根据所述纠错编码规则，基于所述第一地址信号进行编码，得到纠错码；

S140：基于所述第一地址信号和所述纠错码，得到第二地址信号；

S150： 选取所述第二地址信号中的至少一个信号位，得到第三地址信号；

S160： 将所述第三地址信号连接到焊盘监测，得到第一序列信号；

S170：根据所述第一序列信号确定所述第一地址的稳定性。

地址信号是指用二进制来表示地址的信号；针对高密度测试芯片的测试地址信号，在已知其地址空间的基础上，具体的地址信号完全由芯片内部电路产生。由于地址信号直接决定了高密度测试芯片上的哪一个待测器件被选中，因此保证地址信号正确稳定，或者能够监测地址信号的正确性和稳定性，是保证测量数据可靠的基础。

在本发明的实施例中，所述S110可包括：获取所述测试芯片的第一地址信号，其中，这里的获取是指所述检测方法需要获取该第一地址进行后续纠错编码等使用，但对于进行测试的技术人员来说，如果不能将所述第一地址的全部地址位都连接焊盘（pad）监测，则对于技术人员来说是不知道当前的第一地址的。也就是说，技术人员对于地址空间是已知的，即待测试的地址空间段是已知的，但对于在测试过程中，芯片内部产生的当前的测试地址，即第一地址，其是否正确产生，则是不确定，这也是我们这个监测方法需要监测的事情，以监测整个测试过程中，第一地址的产生是否正确、稳定。

在一些实施例中，所述S120可包括：预定义纠错编码规则包括确定纠错编码的位数和编码方式。当纠错编码的位数为0时，则不使用纠错编码。以目前高密度测试芯片内部的地址信号生成方式，其地址信号是依次递增的，即所述第一地址是依次递增的，若将第一地址信号的地址中最低位连接到焊盘，得到的第一序列信号呈现的数值是一个010101的周期序列，此时周期的时间长度为输入时钟周期的两倍（即二分频）。地址信号依次递增补充由于第一地址信号的位数是固定的，但第一地址信号所表示的地址是递增的；由于第一序列信号呈现的序列有周期，因此只能监测部分情况下的地址正确和稳定。举例来说，当地址变化为：0 1 2 3 5 6 7 8 9 10时，第一序列信号如呈现的序列是0 1 0 1 1 0 1 0 1 0，可以监测到不稳定，因为第一序列信号如序列中存在两个连续的1，这必然对应着地址的不正确；亦或者，当第一地址信号变化为：0 1 2 3 6 7 8 9 10 时，第一序列信号呈现的序列是0 1 0 1 0 1 0 1 0，此时第一序列信号观察不到异常，因此不能监测到地址异常。

在一些实施例中，所述S130可包括：使用纠错编码（Error Correction Code,ECC），在第一地址信号位数的基础上，增加纠错编码位数；使得总位数为地址信号位数加上纠错码编码位，其中所述纠错编码至少包括很多其他的编码方式，例如循环冗余校验（CRC，cyclic redundancy check），低密度奇偶检验编码（LDPC，low-density parity-checkcode），turbo码，极化码（polar code），等等。采用一个较好的纠错编码，应该使得第一序列信号呈现的序列有以下几个特点：无周期或无明显周期；一段序列应该在整个地址空间内唯一，且这一段序列的长度越短越好。

所述S150步骤选取所述第二地址信号中的地址信号，得到第三地址信号，具体为从第二地址信号中的地址信号位中，选择其中至少一个信号位，得到第三地址信号，一般从纠错码位中选择第三地址信号， 因为纠错码位中的信息一般更能表达地址信号的正确性，但也可以根据需求，选择第一地址对应的信号位。

所述S160步骤中选取所述第二地址信号中对应纠错码的信号位，将所述信号位连接到外部接口焊盘监测，得到第一序列信号。

所述S160步骤中将所述第三地址信号连接到外部接口焊盘，得到第一序列信号；可以选取所述第二地址信号中的至少一个信号位，作为第三地址信号，即同时选择第一地址对应的信号位、纠错码对应的信号位连接焊盘监测，得到第一序列信号。选取所述第二地址信号中对应纠错码的信号位，作为第四地址信号；选取所述第二地址信号中对应所述第一地址信号的至少一个信号位，作为第五地址信号；所述第三地址信号包括所述第四地址信号和第五地址信号。将所述第四地址信号连接焊盘监测，得到第二序列信号，得到第二序列信号；将所述第五地址信号连接焊盘监测，得到第三序列信号；利用所述第二序列信号和所述第三序列信号，判断所述第一地址的稳定性。

所述S170步骤中利用所述第一序列信号的特征判断所述第一地址的稳定性根据第三地址的选择方式不同，所对应获得的第一序列具有不同的特征。

比如，选择第一地址对应的最低信号位作为第三地址信号，则所述第一序列的特征是周期信号。举例来说，当地址变化为：0 1 2 3 5 6 7 8 9 10时，第一序列信号如呈现的序列是0 1 0 1 1 0 1 0 1 0，可以监测到不稳定，因为第一序列信号如序列中存在两个连续的1，这必然对应着地址的不正确；亦或者，当第一地址信号变化为：0 1 2 3 6 7 8 910 时，第一序列信号呈现的序列是0 1 0 1 0 1 0 1 0，此时第一序列信号观察不到异常，因此不能监测到地址异常。

比如，选择纠错码对应的信号位作为第三地址信号，则所述第一序列信号的特征包括：所述第一序列信号不是周期序列，且当所述第一序列信号的长度大于预设的阈值时，所述第一序列信号在整个地址空间中唯一。这个阈值，根据所述测试地址空间和所述纠错编码规则确定。此时，根据所述第一序列信号确定所述第一地址的稳定性，包括：基于所述第一序列判断所述第一地址在整个测试地址空间中的地址段；通过比较所述第一序列与所述地址段是否对应正确，来判断所述第一地址的稳定性。因此，在监测获得第一序列信号时，一般会至少监测一个序列长度大于阈值的第一序列信号，基于所述第一序列信号，能定位所述第一地址在整个测试地址空间中的地址段。

所述S170步骤中正确的预设第一地址信号在不同时刻的预期值已知，那么可以据此计算出正确的第一序列信号在不同时刻的预期值也即已知第三地址信号。 若实际观测的第一序列信号，在某一时刻与预期值不相符，则可以据此判断，此时刻的内部实际第一地址信号是不正确的。若相同，则可以认为第一地址信号的稳定性。通过这种方式，同时对芯片内部地址信号进行纠错编码，对地址检测功能进行二次验证，从而实现检测出部分地址的正确性，提高了一定的检测结果准确性。

实施例一：

当所述预定义纠错编码规则定义纠错编码位数为0时，此时第二地址信号与第一地址信号相同，即实际即为第一地址信号。所述S110步骤为获取所述测试芯片的第一地址信号，如表1中已知第一地址信号是测试过程中计划生成的第一地址信号。以第一地址信号为四位为例，当纠错编码位数为0时，第一地址信号与第二地址信号相同。预设选择第一地址信号或者第二地址信号的最低位为第三地址信号，当实际测量过程中，实际生成的第一地址信号即实际地址第一信号可能与已知第一地址信号相同或不同，当将所述第三地址信号连接到外部接口焊盘得到第一序列信号：011010。若在实际观测的第一序列信号，在某一时刻与预期值即已知第三地址信号不相符，如表1中时刻3，可以据此判断，此时刻的内部A位地址信号是不正确或者稳定的。

表1已知地址信号与实际地址信号对应关系

需要注意的是，由于从外部接口焊盘处仅能观测第一序列信号也即最低位信号，第一地址信号的其余位是不可观测的，所以此时仅依靠本规则，则无法100%发现所有不正确的情况。举例来说，当某一个时刻，已知第一地址信号为0100，已知第三地址信号为0；但是如实际第一地址信号为0110，则第一序列信号仍为0，此时该规则仍结果仍是正确稳定的。

实施例二

虽然纠错编码不是必须的，实际工程中也确实会使用无纠错编码的。但是纠错编码确实是一种能更高效实现监测的手段，纠错编码就是在信息序列中加入一些冗余码元，组成一个相关的码元序列，即码字；译码时利用码元之间的相关性质类检测错误和纠正错误。不同的纠错编码方法有不同的检错或纠错能力。一般说来，付出的代价越大，检错或纠错的能力就越强，更多的信号位是以占用更多的焊盘为代价的。。所述纠错编码的方式至少包括奇偶校验、循环冗余校验（CRC，cyclic redundancy check）、低密度奇偶检验编码（LDPC，low-density parity-check code），turbo码，极化码（polar code）。其中，本发明中不仅限于上述编码方式，例如 ，奇偶校验的编码方式在于无论数据位多少位，校验位只有一位；若数据位和纠错位一共所含的一个数为奇数，称为奇校验；若数据位和纠错位一共含有的1个数为偶数，称为偶校验。一般由于数据传输的过程中出现一位错误，而奇偶校验码能发现奇数个错误；例如，在数据传输之前，求得一次校验位，传输后，再求一次校验位，在奇偶校验中，通过比较两个校验位是否相同，一般采用异或的方法，若结果为1，则说明有奇数个错误，若结果为0，则说明正确或者偶数个错误。

纠错编码的位数是指能发现错误也能纠正错误的个数，所述纠错编码的位数可以是 0、1、2或3等预先确定的经验值或者实验值。

目前不同时刻第一地址信号的预期值是已知的，这是由整个测试地址空间以及高密度测试芯片内部的地址信号产生电路设计决定的。纠错编码规则也是预定义的，从第一地址信号或第二地址信号到第三地址信号或者第一序列信号的对应规则是预先设定好的，这也是由电路设计决定的。实际第一地址信号在不同时刻的变化，往往会体现在第三地址信号上，并可以通过焊盘接出并监测得到第一序列信号。若第一地址信号的变化与预期不相符，则有可能在第一序列信号上呈现出与预期不相符的序列。

使用奇偶校验码，所述奇偶校验码指的是：始终包含原数据和检验位，二进制1的数量为偶数（或奇数）。此时纠错编码的位数为1，即纠错编码的位数与第一序列信号位数相同，将唯一的纠错编码连接到第一序列信号；

例如，当所述第一地址信号是=010001，所述纠错编码为0时（总共2个二进制1，偶数）；当所述第一地址信号是011100，所述纠错编码为1（总共3个二进制1，奇数数）。由此可以验证，在此配置下，所述第一序列信号呈现的序列没有周期，且在第一序列信号的连续序列长度大于515时，第一序列信号在整个地址空间中唯一，基于所述第一序列能判断对应的第一地址在整个测试地址空间中的地址段，进而通过比较所述第一序列信号与所述地址段是否对应正确，来判断所述第一地址的稳定性。因此，在此实施例中能监测到绝大部分的地址异常情况。一个较好的纠错编码，应该使得所述第一序列信号位呈现的序列有以下几个特点：无周期或无明显周期；一段序列应该在整个地址空间内唯一，且这一段序列的长度越短越好。

如图2所示，本实施例中提供的一种用于高密度测试芯片地址稳定性的检测装置的流程示意图；

获取模块110，用于获取所述测试芯片的第一地址信号；

预定义模块120，用于预定义纠错编码规则；

分析模块130，用于根据所述纠错编码规则，基于所述第一地址信号进行编码，得到纠错码；

第一选取模块140，用于基于所述地址信号和所述纠错码，得到第二地址信号；

第二选取模块150，用于选取所述第二地址信号中的至少一个信号位，得到第三地址信号；

建立模块160，用于将所述第三地址信号连接焊盘监测，得到第一序列信号；

确认模块170，用于根据所述第一序列信号确定所述第一地址的稳定性。

在一些实施例中，所述获取模块110、所述预定义模块120、所述分析模块130、所述第一选取模块140、所述第二选取模块150、所述建立模块160和所述确定模块170可为程序模块；所述程序模块被处理器执行后，可以实现上述各个模块的操作。

在另一些实施例中，所述获取模块110、所述预定义模块120、所述分析模块130、所述第一选取模块140、所述第二选取模块150、所述建立模块160和所述确定模块170可为软硬结合模块；所述软硬结合模块包括但不限于：各种可编程阵列；该可编程阵列包括但不限于：现场可编程阵列和/或复杂可编程阵列。

在还有一些实施例中，所述获取模块110、所述预定义模块120、所述分析模块130、所述第一选取模块140、所述第二选取模块150、所述建立模块160和所述确定模块170可为纯硬件模块；所述纯硬件模块包裹但不限于：专用集成电路。

如图3所示，本公开实施例提供一种电子设备，其特征在于，所述电子设备包括：

存储器；

处理器，与所述存储器连接，用于通过执行存储在所述存储器上的计算机可执行指令，能够实现前述任意实施例提供的方法，例如执行如图1至图2任意所示的方法。

该电子设备可为终端设备和/或服务平台中的服务器。

如图3所示，该电子设备还可包括网络接口，该网络接口可用于通过网络和对端设备进行交互。

本公开实施例提供一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被处理器执行后，能够实现前述任意实施例提供的方法，例如执行如图1至图2任意所示的方法。

本公开实施例提供用于高密度测试芯片地址稳定性的检测方法可以应用于各种电子设备，该电子设备包括但不限于：集成电路。

应该理解到，在本申请所提供的几个实施例中，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。