电压选择电路

技术领域

本公开的实施例涉及集成电路技术领域，具体地，涉及电压选择电路。

背景技术

电压选择电路实现的功能是选择电压较高的电路为后续系统供电。如果后续系统的输入电压从电压VIN1和电压VIN2中选择，则在VIN1高于VIN2时选用VIN1为后续系统供电，而在VIN2高于VIN1时选用VIN2为后续系统供电。在VIN1和VIN2切换时有一定迟滞，以防止VIN1和VIN2接近时出现来回切换，这样会加大系统的功耗。为了防止切换时，VIN1和VIN2直通，通常在VIN1和VIN2切换时会有一个死区时间，在死区时间内VIN1和VIN2都不对系统供电。设置死区时间是为了避免VIN1和VIN2直通，而死区期间没有电源为输出点补充电荷，因此希望死区时间尽量的短。在各种工艺角以及温度的偏差下，死区时间很难控制。死区期间由大的存储电容为系统供电，而死区时间的长短会影响消耗电荷的多少，从而影响存储电容上的压降，导致供电不平稳。

发明内容

本文中描述的实施例提供了一种电压选择电路、芯片、以及电子设备。

根据本公开的第一方面，提供了一种电压选择电路。该电压选择电路包括：输入比较电路、第一迟滞比较器、第二迟滞比较器、第一输出控制电路、以及第二输出控制电路。其中，输入比较电路被配置为：比较来自第一输入端的第一输入电压和来自第二输入端的第二输入电压的大小以生成第一指示信号和第二指示信号，并向第一迟滞比较器和第二迟滞比较器分别提供第一指示信号和第二指示信号。其中，第一指示信号与第二指示信号互为反相信号。第一迟滞比较器被配置为：根据第一指示信号生成第三指示信号和第四指示信号，从第一迟滞比较器的反相输出端输出第三指示信号并从第一迟滞比较器的同相输出端输出第四指示信号。其中，第一迟滞比较器的电源电压等于第一输入电压。第二迟滞比较器被配置为：根据第二指示信号生成第五指示信号和第六指示信号，从第二迟滞比较器的反相输出端输出第五指示信号并从第二迟滞比较器的同相输出端输出第六指示信号。其中，第二迟滞比较器的电源电压等于第二输入电压。第一输出控制电路被配置为：在第三指示信号和第六指示信号的电压都小于第一输入电压的情况下，根据第一输入电压来生成输出电压并从电压选择电路的第一输出端输出输出电压。第二输出控制电路被配置为：在第四指示信号和第五指示信号的电压都小于第二输入电压的情况下，根据第二输入电压来生成输出电压并从第一输出端输出输出电压。

在本公开的一些实施例中，第一输出控制电路包括：第一晶体管、以及第二晶体管。其中，第一晶体管的控制极耦接第一迟滞比较器的反相输出端。第一晶体管的第一极耦接第一输入端。第一晶体管的第二极耦接第二晶体管的第一极。第二晶体管的控制极耦接第二迟滞比较器的同相输出端。第二晶体管的第二极耦接第一输出端。

在本公开的一些实施例中，第一输出控制电路包括：第一晶体管、以及第二晶体管。其中，第一晶体管的控制极耦接第二迟滞比较器的同相输出端。第一晶体管的第一极耦接第一输入端。第一晶体管的第二极耦接第二晶体管的第一极。第二晶体管的控制极耦接第一迟滞比较器的反相输出端。第二晶体管的第二极耦接第一输出端。

在本公开的一些实施例中，第一输出控制电路还包括：第三晶体管、以及第四晶体管。其中，第三晶体管的控制极耦接第一晶体管的控制极。第三晶体管的第一极耦接第一输入端。第三晶体管的第二极耦接第四晶体管的第一极。第四晶体管的控制极耦接第二晶体管的控制极。第四晶体管的第二极耦接电压选择电路的第二输出端。

在本公开的一些实施例中，第二输出控制电路包括：第五晶体管、以及第六晶体管。其中，第五晶体管的控制极耦接第二迟滞比较器的反相输出端。第五晶体管的第一极耦接第二输入端。第五晶体管的第二极耦接第六晶体管的第一极。第六晶体管的控制极耦接第一迟滞比较器的同相输出端。第六晶体管的第二极耦接第一输出端。

在本公开的一些实施例中，第二输出控制电路包括：第五晶体管、以及第六晶体管。其中，第五晶体管的控制极耦接第一迟滞比较器的同相输出端。第五晶体管的第一极耦接第二输入端。第五晶体管的第二极耦接第六晶体管的第一极。第六晶体管的控制极耦接第二迟滞比较器的反相输出端。第六晶体管的第二极耦接第一输出端。

在本公开的一些实施例中，第二输出控制电路还包括：第七晶体管、以及第八晶体管。其中，第七晶体管的控制极耦接第五晶体管的控制极。第七晶体管的第一极耦接第二输入端。第七晶体管的第二极耦接第八晶体管的第一极。第八晶体管的控制极耦接第六晶体管的控制极。第八晶体管的第二极耦接电压选择电路的第二输出端。

根据本公开的第二方面，提供了一种电压选择电路。该电压选择电路包括：输入比较电路、第一迟滞比较器、第二迟滞比较器、第一晶体管、第二晶体管、第五晶体管、以及第六晶体管。其中，输入比较电路被配置为：比较来自第一输入端的第一输入电压和来自第二输入端的第二输入电压的大小以生成第一指示信号和第二指示信号，并向第一迟滞比较器和第二迟滞比较器分别提供第一指示信号和第二指示信号。其中，第一指示信号与第二指示信号互为反相信号。第一迟滞比较器被配置为：根据第一指示信号生成第三指示信号和第四指示信号，从第一迟滞比较器的反相输出端输出第三指示信号并从第一迟滞比较器的同相输出端输出第四指示信号。其中，第一迟滞比较器的电源电压等于第一输入电压。第二迟滞比较器被配置为：根据第二指示信号生成第五指示信号和第六指示信号，从第二迟滞比较器的反相输出端输出第五指示信号并从第二迟滞比较器的同相输出端输出第六指示信号。其中，第二迟滞比较器的电源电压等于第二输入电压。第一晶体管的控制极耦接第一迟滞比较器的反相输出端。第一晶体管的第一极耦接第一输入端。第一晶体管的第二极耦接第二晶体管的第一极。第二晶体管的控制极耦接第二迟滞比较器的同相输出端。第二晶体管的第二极耦接电压选择电路的第一输出端。第五晶体管的控制极耦接第二迟滞比较器的反相输出端。第五晶体管的第一极耦接第二输入端。第五晶体管的第二极耦接第六晶体管的第一极。第六晶体管的控制极耦接第一迟滞比较器的同相输出端。第六晶体管的第二极耦接第一输出端。

根据本公开的第三方面，提供了一种芯片。该芯片包括根据本公开的第一方面或第二方面所述的电压选择电路。

根据本公开的第四方面，提供了一种电子设备。该电子设备包括根据本公开的第三方面所述的芯片。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：

图1是根据本公开的实施例的电压选择电路的示意性框图；

图2是根据本公开的实施例的电压选择电路的示例性电路图；

图3是根据本公开的实施例的电压选择电路的另一示例性电路图；

图4是根据本公开的实施例的电压选择电路的又一示例性电路图；以及

图5是用于根据本公开的实施例的电压选择电路的一些信号的时序图。

在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

如上所述，在死区时间内如果对系统没有供电，则在系统有持续电流负载的情况下，系统的输出电压会下降。为解决死区时间内的供电问题(电压下降问题)，本公开的实施例提出了一种电压选择电路。图1示出根据本公开的实施例的电压选择电路100的示意性框图。该电压选择电路100包括：输入比较电路110、第一迟滞比较器CMP1、第二迟滞比较器CMP2、第一输出控制电路120、以及第二输出控制电路130。

输入比较电路110的第一输出端经由第一节点N1耦接第一迟滞比较器CMP1的输入端。输入比较电路110的第二输出端经由第二节点N2耦接第二迟滞比较器CMP2的输入端。输入比较电路110耦接第一输入端Vin1和第二输入端Vin2。输入比较电路110被配置为：比较来自第一输入端Vin1的第一输入电压Vin1和来自第二输入端Vin2的第二输入电压Vin2的大小以生成第一指示信号和第二指示信号，并向第一迟滞比较器CMP1和第二迟滞比较器CMP2分别提供第一指示信号和第二指示信号。其中，第一指示信号与第二指示信号互为反相信号。

在本公开的一些实施例中，在第一输入电压Vin1和第二输入电压Vin2的电压值都稳定的状态下，如果第一输入电压Vin1小于第二输入电压Vin2，则第一指示信号处于低电平，第二指示信号处于高电平；如果第一输入电压Vin1大于第二输入电压Vin2，则第一指示信号处于高电平，第二指示信号处于低电平。在第一输入电压Vin1升高而第二输入电压Vin2保持不变的情况下，第一指示信号的电压相应升高，第二指示信号的电压相应降低。在第一输入电压Vin1降低而第二输入电压Vin2保持不变的情况下，第一指示信号的电压相应降低，第二指示信号的电压相应升高。参考图5可见，在第一输入电压Vin1和第二输入电压Vin2切换时有一定迟滞，以防止第一输入电压Vin1和第二输入电压Vin2接近时出现来回切换从而加大系统的功耗。图5中的迟滞幅度只是示意性的，其具体数值可根据实际应用来设置。

在本公开的一些实施例中，输入比较电路110可包括带正反馈的比较器。带正反馈的比较器可加快输出第一输入电压Vin1和第二输入电压Vin2的比较结果(即，加快第一指示信号和第二指示信号的升降速率)。

第一迟滞比较器CMP1的输入端经由第一节点N1耦接输入比较电路110的第一输出端。第一迟滞比较器CMP1的反相输出端经由第三节点N3耦接第一输出控制电路120。第一迟滞比较器CMP1的同相输出端经由第四节点N4耦接第二输出控制电路130。第一迟滞比较器CMP1被配置为：根据第一指示信号生成第三指示信号和第四指示信号，从第一迟滞比较器CMP1的反相输出端输出第三指示信号并从第一迟滞比较器CMP1的同相输出端输出第四指示信号。其中，第一迟滞比较器CMP1的电源电压等于第一输入电压Vin1。第三指示信号与第四指示信号互为反相信号。

第二迟滞比较器CMP2的输入端经由第二节点N2耦接输入比较电路110的第二输出端。第二迟滞比较器CMP2的反相输出端经由第五节点N5耦接第二输出控制电路130。第二迟滞比较器CMP2的同相输出端经由第六节点N6耦接第一输出控制电路120。第二迟滞比较器CMP2被配置为：根据第二指示信号生成第五指示信号和第六指示信号，从第二迟滞比较器CMP2的反相输出端输出第五指示信号并从第二迟滞比较器CMP2的同相输出端输出第六指示信号。其中，第二迟滞比较器CMP2的电源电压等于第二输入电压Vin2。第五指示信号与第六指示信号互为反相信号。

在本公开的一些实施例中，第一迟滞比较器CMP1和第二迟滞比较器CMP2是低阈值触发的施密特触发器，即，该施密特触发器的上升阈值和下降阈值都较低。参考图5，在第一输入电压Vin1升高而第二输入电压Vin2保持不变的情况下，当第一节点的电压V

第一输出控制电路120经由第三节点N3耦接第一迟滞比较器CMP1的反相输出端。第一输出控制电路120经由第六节点N6耦接第二迟滞比较器CMP2的同相输出端。第一输出控制电路120还耦接第一输入端Vin1。第一输出控制电路120被配置为：在第三指示信号和第六指示信号的电压都小于第一输入电压Vin1的情况下，根据第一输入电压Vin1来生成输出电压并从电压选择电路100的第一输出端Vo1输出输出电压。第一输出控制电路120还被配置为：在第三指示信号和第六指示信号中的一者的电压大于或者等于第一输入电压Vin1的情况下，不生成输出电压(不影响第一输出端Vo1处的电压)。

在本公开的一些实施例中，在第三指示信号和第六指示信号二者都处于低电平的情况下，输出电压等于第一输入电压Vin1。在第三指示信号和第六指示信号二者都处于高电平的情况下，第一输出控制电路120不生成输出电压。在第三指示信号处于低电平而第六指示信号处于第二输入电压Vin2的情况下，如果第二输入电压Vin2小于第一输入电压Vin1，则输出电压小于第一输入电压Vin1且大于零伏；如果第二输入电压Vin2大于第一输入电压Vin1，则第一输出控制电路120不生成输出电压。

第二输出控制电路130经由第四节点N4耦接第一迟滞比较器CMP1的同相输出端。第二输出控制电路130经由第五节点N5耦接第二迟滞比较器CMP2的反相输出端。第二输出控制电路130还耦接第二输入端Vin2。第二输出控制电路130被配置为：在第四指示信号和第五指示信号的电压都小于第二输入电压Vin2的情况下，根据第二输入电压Vin2来生成输出电压并从第一输出端Vo1输出输出电压。第二输出控制电路130还被配置为：在第四指示信号和第五指示信号中的一者的电压大于或者等于第二输入电压Vin2的情况下，不生成输出电压(不影响第一输出端Vo1处的电压)。

在本公开的一些实施例中，在第四指示信号和第五指示信号二者都处于低电平的情况下，输出电压等于第二输入电压Vin2。在第四指示信号和第五指示信号二者都处于高电平的情况下，第二输出控制电路130不生成输出电压。在第五指示信号处于低电平而第四指示信号处于第一输入电压Vin1的情况下，如果第一输入电压Vin1小于第二输入电压Vin2，则输出电压小于第二输入电压Vin2且大于零伏；如果第一输入电压Vin1大于第二输入电压Vin2，则第二输出控制电路130不生成输出电压。

下面结合图5的示例来说明根据本公开的实施例的电压选择电路100的工作过程。

在第一输入电压Vin1升高而第二输入电压Vin2保持不变的情况下，当第一节点的电压V

在T2时刻至T3时刻，第四节点的电压V

在第一输入电压Vin1降低而第二输入电压Vin2保持不变的情况下，当第二节点的电压V

因此，根据本公开的实施例的电压选择电路100不仅能够向后续系统提供最大的电源电压，还能够在死区时间内向电流负载供电，从而解决死区时间内的供电问题。

图2示出根据本公开的实施例的电压选择电路200的示例性电路图。在图2的示例中，第一输出控制电路220包括：第一晶体管M1、以及第二晶体管M2。其中，第一晶体管M1的控制极耦接第一迟滞比较器CMP1的反相输出端。第一晶体管M1的第一极耦接第一输入端Vin1。第一晶体管M1的第二极耦接第二晶体管M2的第一极。第二晶体管M2的控制极耦接第二迟滞比较器CMP2的同相输出端。第二晶体管M2的第二极耦接第一输出端Vo1。

第二输出控制电路230包括：第五晶体管M5、以及第六晶体管M6。其中，第五晶体管M5的控制极耦接第二迟滞比较器CMP2的反相输出端。第五晶体管M5的第一极耦接第二输入端Vin2。第五晶体管M5的第二极耦接第六晶体管M6的第一极。第六晶体管M6的控制极耦接第一迟滞比较器CMP1的同相输出端。第六晶体管M6的第二极耦接第一输出端Vo1。

在图2的示例中，第一晶体管M1、第二晶体管M2、第五晶体管M5和第六晶体管M6是PMOS晶体管。本领域技术人员应理解，基于上述发明构思对图2所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图2所示的示例不同的设置。

下面结合图5的示例来说明根据本公开的实施例的电压选择电路200的工作过程。

在第一输入电压Vin1升高而第二输入电压Vin2保持不变的情况下，当第一节点的电压V

在T2时刻至T3时刻，第四节点的电压V

在第一输入电压Vin1降低而第二输入电压Vin2保持不变的情况下，当第二节点的电压V

图3示出根据本公开的实施例的电压选择电路300的另一示例性电路图。在图3的示例中，第一输出控制电路320包括：第一晶体管M1、以及第二晶体管M2。其中，第一晶体管M1的控制极耦接第二迟滞比较器CMP2的同相输出端。第一晶体管M1的第一极耦接第一输入端Vin1。第一晶体管M1的第二极耦接第二晶体管M2的第一极。第二晶体管M2的控制极耦接第一迟滞比较器CMP1的反相输出端。第二晶体管M2的第二极耦接第一输出端Vo1。

第二输出控制电路330包括：第五晶体管M5、以及第六晶体管M6。其中，第五晶体管M5的控制极耦接第一迟滞比较器CMP1的同相输出端。第五晶体管M5的第一极耦接第二输入端Vin2。第五晶体管M5的第二极耦接第六晶体管M6的第一极。第六晶体管M6的控制极耦接第二迟滞比较器CMP2的反相输出端。第六晶体管M6的第二极耦接第一输出端Vo1。

相比于图2的示例，图3所示的电压选择电路300中用于控制第一晶体管M1和第二晶体管M2的信号互换，用于控制第五晶体管M5和第六晶体管M6的信号互换。根据上述的第一晶体管M1、第二晶体管M2、第五晶体管M5和第六晶体管M6的工作原理，图3所示的电压选择电路300也能够实现图2所示的电压选择电路200的功能。

图4示出根据本公开的实施例的电压选择电路400的又一示例性电路图。在图2所示的示例的基础上，图4所示的第一输出控制电路420还包括：第三晶体管M3和第四晶体管M4，第二输出控制电路430还包括：第七晶体管M7和第八晶体管M8。

其中，第三晶体管M3的控制极耦接第一晶体管M1的控制极。第三晶体管M3的第一极耦接第一输入端Vin1。第三晶体管M3的第二极耦接第四晶体管M4的第一极。第四晶体管M4的控制极耦接第二晶体管M2的控制极。第四晶体管M4的第二极耦接电压选择电路400的第二输出端Vo2。第七晶体管M7的控制极耦接第五晶体管M5的控制极。第七晶体管M7的第一极耦接第二输入端Vin2。第七晶体管M7的第二极耦接第八晶体管M8的第一极。第八晶体管M8的控制极耦接第六晶体管M6的控制极。第八晶体管M8的第二极耦接电压选择电路400的第二输出端Vo2。

在图4的示例中，第一晶体管M1至第八晶体管M8是PMOS晶体管。本领域技术人员应理解，基于上述发明构思对图4所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图4所示的示例不同的设置。

在图4的示例中，第三晶体管M3的工作原理与第一晶体管M1的工作原理相同。第四晶体管M4的工作原理与第二晶体管M2的工作原理相同。第七晶体管M7的工作原理与第五晶体管M5的工作原理相同。第八晶体管M8的工作原理与第六晶体管M6的工作原理相同。因此，第二输出端Vo2的输出与第一输出端Vo1的输出相同。在本公开的一些实施例中，可将第三晶体管M3、第四晶体管M4、第七晶体管M7和第八晶体管M8的尺寸设置的比第一晶体管M1、第二晶体管M2、第五晶体管M5和第六晶体管M6更小。这样，第一输出端Vo1的输出电压的驱动能力更强，可作为供电使用。第二输出端Vo2的输出电压的驱动能力更弱可作为电压基准使用。设置两路输出，可同时满足不同应用的需求。

本领域技术人员应理解，也可以在图3的示例的基础上添加图4所示的第三晶体管M3、第四晶体管M4、第七晶体管M7和第八晶体管M8。

本公开的实施例还提供了一种芯片。该芯片包括根据本公开的实施例的电压选择电路。该芯片例如是电源管理类芯片。

本公开的实施例还提供了一种电子设备。该电子设备包括根据本公开的实施例的芯片。该电子设备例如是智能终端设备，诸如平板电脑、智能手机等。

综上所述，根据本公开的实施例的电压选择电路不仅能够向后续系统提供最大的电源电压，还能够解决死区时间内的供电问题(电压下降问题)，在有持续电流负载的情况下，供电也能够保持平稳。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。