适用于柔性衬底的传感单元及其制备方法、多点传感阵列

技术领域

本发明涉及触感传感器技术领域，尤其涉及一种适用于柔性衬底的传感单元及其制备方法、多点传感阵列。

背景技术

触感传感器通常是将外界输入的物理刺激信号转换为可以被外部读取电路检测到的电学信号，并且建立这两者之间的相互的对应关系，以达到感知的目的。阵列式触感传感器的传感单元的大小直接决定了触感传感矩阵的分辨率。应理解，采用越小的传感单元则能实现更高的传感分辨率。

对于高密度的阵列式触感传感器的信号采集，其中一种设计方式为采用无源阵列的电路设计。该种方式通过布置一系列互相交叉的平行导电电极，并且将传感元件分布在互相垂直的导线的交叉点上，实现传感器信号的采集。通过这种信号读取方式可以大大降低信号采集的端口数量需求。采用此种设计方式的无源阵列电路中，每个像素点的信号并不能被独立控制，信号的读取需要采用一种多路复用的技术方式实现。具体来说，电路读取数据采用逐行扫描的方式完成所有信号的采集。即读取某一信号时，该行的所有传感器都会逐一受到与之配合的相应列的驱动信号控制，此时，相邻的像素点中的触感传感单元之间存在信号串扰的问题。

发明内容

本发明的目的在于提供一种适用于柔性衬底的传感单元及其制备方法、多点传感阵列，以提供一种在传感矩阵的像素内实现像素内信号的放大并降低像素之间的信号串扰的技术方案。

第一方面，本发明提供了一种适用于柔性衬底的传感单元，所述适用于柔性衬底的传感单元包括纳米线结构，第一双栅晶体管和第二双栅晶体管；

所述纳米线结构的第一端与偏置电压提供端电连接，所述纳米线结构的第二端与所述第一双栅晶体管的源极和第一栅极电连接，所述第一双栅晶体管的第二栅极与第一控制端电连接，所述第一双栅晶体管的漏极接地；

所述第二双栅晶体管的源极与所述偏置电压电连接，所述第二双栅晶体管的第一栅极连接于所述纳米线结构的第二端和所述第一双栅晶体管的源极之间，所述第二双栅晶体管的第二栅极与第二控制端电连接，所述第二双栅晶体管的漏极用于向外部提供输出信号，其中，所述输出信号为对所述偏置电压进行放大后的电压信号。

与现有技术相比，本发明中的适用于柔性衬底的传感单元采用了纳米线结构作为传感器件，由于纳米线结构本身结构尺寸较小，故其可以减小传感单元的尺寸，进而当本发明中的适用于柔性衬底的传感单元应用到传感矩阵中时，可以提高传感矩阵的空间分辨率。

本发明中的适用于柔性衬底的传感单元包括第一双栅晶体管和第二双栅晶体管，基于双栅晶体管的超低漏电的特性，本发明可以大大降低纳米线结构的静态功耗，当该适用于柔性衬底的传感单元应用于传感阵列结构中，在读取传感的数据时，采用行列扫描的形式，即读取某一行数据时，其他行晶体管处于关闭状态，不同像素之间信号不连通，解决了各个像素之间的串扰问题。纳米线结构与第一双栅晶体管采用类二极管的小信号电阻连接模式。当外界压力改变纳米线结构的电阻后，纳米线结构与第一双栅晶体管连接点的点位也会随之发生变化，这样便实现了压力信号到电信号的转换。通过调节第一双栅晶体管的第一栅极可将第一双栅晶体管的电阻调整到与纳米线结构的阻值匹配的量级，进而提高了适用于柔性衬底的传感单元对信号的灵敏度。而纳米线结构与第一双栅晶体管连接点的输出端则与第二双栅晶体管的第一栅极相连接，将第二双栅晶体管偏置于亚阈值区域时，在顶栅电极施加的偏压对晶体管在亚阈值区域的电流具有的指数形式的调控能力。这种方式将实现传感单元的像素内的信号放大，并大大提高了输出信号的增益和信噪比。

再者，本发明中的传感单元利用第一双栅晶体管和第二双栅晶体管对偏置电压进行放大，因此，实现了在适用于柔性衬底的传感单元内对信号的放大，降低了像素间的信号串扰。且本发明中的第一双栅晶体管和第二双栅晶体管均为双栅晶体管，一方面可以提高传感单元对阈值电压漂移的容限能力，另一方面，可以通过对第一双栅晶体管的第二栅极和第二双栅晶体管的第二栅极的控制，从而实现对第一双栅晶体管和第二双栅晶体管的通断进行控制，以实现对单个像素点的独立控制，也可以提高传感单元的灵敏度和多点触控能力。

在一种可能的实现方式中，所述纳米线结构包括氧化锌纳米线或硅纳米线。

在一种可能的实现方式中，所述第一双栅晶体管的第二栅极用于在所述第一控制端的作用下，控制所述第一双栅晶体管的导通或者关断；和/或，所述第二双栅晶体管的第二栅极用于在所述第二控制端的作用下，控制所述第二双栅晶体管的导通或者关断。

第一方面，本发明还提供了一种适用于柔性衬底的传感单元的制备方法，所述适用于柔性衬底的传感单元的制备方法包括以下步骤：

提供衬底；

在所述衬底上形成第一双栅晶体管和第二双栅晶体管；其中，所述第一双栅晶体管的源极与第一栅极电连接，所述第二双栅晶体管的第一栅极与所述第一双栅晶体管的源极电连接；

在所述第一双栅晶体管上形成纳米线结构，其中，所述纳米线结构与所述第一双栅晶体管的源极电连接；

在所述第一双栅晶体管和所述第二双栅晶体管上形成封装层；其中，所述纳米线结构置于所述封装层中，且所述纳米线结构的顶部露出所述封装层；

在所述纳米线结构上形成顶部电极；所述顶部电极用于与偏置电压提供端电连接；

在所述封装层中形成贯穿所述封装层的第一通孔和第二通孔，其中，所述第一通孔连接于所述第一双栅电极的第二栅极，所述第二通孔连接于所述第二双栅电极的第二栅极；

在所述第一通孔和所述第二通孔中填充导电材料，以形成第一导电部和第二导电部，其中，所述第一导电部用于与第一控制端电连接，所述第二导电部用于与第二控制端电连接。

在一种可能的实现方式中，所述在所述第一双栅晶体管上形成纳米线结构包括：

在所述第一栅极晶体管的源极上形成纳米线材料薄膜；

采用水热生长法在所述纳米线材料薄膜上生长纳米线结构。

在一种可能的实现方式中，所述在所述第一双栅晶体管和所述第二双栅晶体管上形成封装层包括：

采用旋涂工艺在所述第一双栅晶体管和所述第二双栅晶体管上形成SU-8薄膜；

对所述SU-8薄膜进行刻蚀，以露出所述纳米线结构的顶部，得到所述封装层。

在一种可能的实现方式中，所述在所述纳米线结构上形成顶部电极包括：

在所述封装层上形成顶部电极材料层；

对所述顶部电极材料层进行刻蚀，保留所述纳米线结构上的顶部电极材料层，得到所述顶部电极。

在一种可能的实现方式中，所述纳米线结构包括氧化锌纳米线或硅纳米线。

在一种可能的实现方式中，所述纳米线结构的厚度包括为2um-20um；和/或，所述第一双栅晶体管中第二栅极的厚度包括20nm-100nm，所述第二双栅晶体管中第二栅极的厚度包括20nm-100nm。

第三方面，本发明还提供了一种多点传感阵列，包括上述多个适用于柔性衬底的传感单元，所述多个适用于柔性衬底的传感单元按照阵列方式布设在所述多点传感阵列中。

与现有技术相比，本发明第二方面和第三方面的有益效果与上述技术方案传感单元的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了本发明实施例提供的一种适用于柔性衬底的传感单元的电路结构图；

图2(a)示出了本发明实施例提供的一种将模具放置到传感阵列上的示意图；

图2(b)示出了图2(a)的测试结果图；

图3示出了本发明实施例提供的一种适用于柔性衬底的传感单元的制备方法的步骤流程图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。

触感传感器通常是将外界输入的物理刺激信号转换为可以被外部读取电路检测到的电学信号，并且建立这两者之间的相互的对应关系，以达到感知的目的。阵列式触感传感器的传感单元的大小直接决定了触感传感矩阵的分辨率。应理解，采用越小的传感单元则能实现更高的传感分辨率。

对于高密度的阵列式触感传感器的信号采集，其中一种设计方式为采用无源阵列的电路设计。该种方式通过布置一系列互相交叉的平行导电电极，并且将传感元件分布在互相垂直的导线的交叉点上，实现传感器信号的采集。通过这种信号读取方式可以大大降低信号采集的端口数量需求。采用此种设计方式的无源阵列电路中，每个像素点的信号并不能被独立控制，信号的读取需要采用一种多路复用的技术方式实现。具体来说，电路读取数据采用逐行扫描的方式完成所有信号的采集。即读取某一信号时，该行的所有传感器都会逐一受到与之配合的相应列的驱动信号控制，此时，相邻的像素点中的触感传感单元之间存在信号串扰的问题。

基于此，参照图1，本发明实施例提供了一种传感单元，所述适用于柔性衬底的传感单元包括纳米线结构，第一双栅晶体管T1和第二双栅晶体管T2。所述纳米线结构的第一端与偏置电压V

与现有技术相比，本发明实施例中的适用于柔性衬底的传感单元采用了纳米线结构作为传感器件，由于纳米线结构本身结构尺寸较小，故其可以减小传感单元的尺寸，进而当本发明中的适用于柔性衬底的传感单元应用到传感矩阵中时，可以提高传感矩阵的空间分辨率。示例性的，本发明实施例中的纳米线结构可以是氧化锌纳米线或硅纳米线，以实现小尺寸具有压电功能的纳米线结构。

本发明实施例中的适用于柔性衬底的传感单元包括第一双栅晶体管T1和第二双栅晶体管T2，基于双栅晶体管的超低漏电的特性，可以大大降低纳米线结构的静态功耗，同时也解决了各个像素之间的串扰问题。纳米线结构与第一双栅晶体管T1采用类二极管的小信号电阻连接模式。当外界压力改变纳米线结构的电阻后，纳米线结构与第一双栅晶体管T1连接点A的点位也会随之发生变化，这样便实现了压力信号到电信号的转换。通过调节第一双栅晶体管T1的第一栅极可将第一双栅晶体管T1的电阻调整到与纳米线结构的阻值匹配的量级，进而提高了适用于柔性衬底的传感单元对信号的灵敏度。而纳米线结构与第一双栅晶体管T1连接点A的输出端则与第二双栅晶体管T2的第一栅极相连接，将第二双栅晶体管T2偏置于亚阈值区域时，顶栅信号对输出信号的电流具有亚阈值区域的指数形式的调控能力。这种方式将实现传感单元的像素内的信号放大，并大大提高了输出信号的增益和信噪比。

再者，本发明中实施例的传感单元利用第一双栅晶体管T1和第二双栅晶体管T2对偏置电压进行放大，因此，实现了在适用于柔性衬底的传感单元内对信号的放大，降低了像素间的信号串扰。且本发明中的第一双栅晶体管T1和第二双栅晶体管T2均为双栅晶体管，一方面可以提高传感单元对阈值电压漂移的容限能力，另一方面，可以通过对第一双栅晶体管T1的第二栅极和第二双栅晶体管T2的第二栅极的控制，从而实现对第一双栅晶体管T1和第二双栅晶体管T2的通断进行控制，以实现对单个像素点的独立控制，也可以提高传感单元的灵敏度和多点触控能力。

具体的，当本发明实施例中的适用于柔性衬底的传感单元应用到像素矩阵中时，当需要打开或者关闭该适用于柔性衬底的传感单元中第一双栅晶体管和第二双栅晶体管时，可以在所述第一控制端的作用下，控制所述第一双栅晶体管的导通或者关断，在所述第二控制端的作用下，控制所述第二双栅晶体管的导通或者关断。

第二方面，本发明实施例还提供了一种多点传感阵列，该多点传感阵列包括多个适用于柔性衬底的传感单元，所述多个适用于柔性衬底的传感单元按照阵列方式布设在所述传感阵列中。

参照图2，在该多点传感阵列上方放置如图2(a)所示模具，并对模具施加10N的压力，可得到如图2(b)所示的测试结果图，其中，亮度越大的区域代表该像素点受到的压力越大，亮度越小代表该像素点受到的压力越小，从图2(b)中可以看出，施加了图2(a)所示模具的区域的亮度大于其他区域的亮度，也就验证了本发明实施例中像素传感单元的功能性。

基于以上描述，本发明实施例中的多点传感阵列中的适用于柔性衬底的传感单元采用了纳米线结构作为传感器件，由于纳米线结构本身结构尺寸较小，故其可以减小传感单元的尺寸，进而可以提高多点传感矩阵的空间分辨率。

再者，本发明中实施例的传感单元利用第一双栅晶体管和第二双栅晶体管对偏置电压进行放大，因此，实现了在适用于柔性衬底的传感单元内对信号的放大，降低了像素间的信号串扰。且本发明中的第一双栅晶体管和第二双栅晶体管均为双栅晶体管，一方面可以提高传感单元对阈值电压漂移的容限能力，另一方面，可以通过对第一双栅晶体管的第二栅极和第二双栅晶体管的第二栅极的控制，从而实现对第一双栅晶体管和第二双栅晶体管的通断进行控制，以实现对传感阵列中单个像素点的独立控制，也可以提高多点传感阵列的灵敏度和多点触控能力。

第三方面，本发明实施例还提供了一种适用于柔性衬底的传感单元的制备方法，参照图3，所述适用于柔性衬底的传感单元的制备方法包括以下步骤：

S100，提供衬底；其中，该衬底可以为绝缘衬底。

S200，在所述衬底上形成第一双栅晶体管和第二双栅晶体管；其中，所述第一双栅晶体管的源极与所述第一双栅晶体管的第一栅极电连接，所述第二双栅晶体管的第一栅极与所述第一双栅晶体管的源极电连接。

具体的，步骤200具体包括：在绝缘层衬底上沉积第一双栅晶体管的第一栅极层和第二双栅晶体管的第一栅极层并图形化，得到第一双栅晶体管的第二栅极和第二双栅晶体管的第二栅极；通过化学气相淀积等方法在第一双栅晶体管的第二栅极和第二双栅晶体管的第二栅极上进行底栅介质层的生长，其中底栅介质层可以为氧化铝，氧化硅等材料；通过湿法等方法对底栅介质层进行刻蚀开孔；通过磁控溅射等方法在底栅介质层上进行有源层的生长并图形化，通过电子束蒸发等方法在底栅介质层上进行第一双栅晶体管和第二双栅晶体管源、漏电极的生长并图形化，通过化学气相淀积等方法在源、漏电极上进行顶栅介质层的生长；通过湿法等方法对顶栅介质层进行刻蚀开孔；通过电子束蒸发等方法在顶栅介质层上进行第一双栅晶体管的第一栅极层和第二双栅晶体管的第一栅极层的生长并图形化，得到第一双栅晶体管的第一栅极和第二双栅晶体管的第一栅极。

其中，上述第一双栅晶体管的第二栅极和第二双栅晶体管的第二栅极的厚度为20nm至100nm。示例性的，上述第一双栅晶体管的第二栅极的厚度为20nm，第二双栅晶体管的第二栅极的厚度为20nm，或，上述第一双栅晶体管的第二栅极的厚度为40nm，第二双栅晶体管的第二栅极的厚度为40nm，或，上述第一双栅晶体管的第二栅极的厚度为100nm，第二双栅晶体管的第二栅极的厚度为100nm。

S300，在所述第一双栅晶体管上形成纳米线结构，其中，所述纳米线结构与所述第一双栅晶体管的源极电连接。

具体的，步骤S300包括在所述第一栅极晶体管的源极上形成纳米线材料薄膜。当纳米线薄膜为氧化锌薄膜时，可以采用磁控溅射等方法在所述第一栅极晶体管的源极上形成纳米线材料薄膜。然后采用水热生长法在所述纳米线材料薄膜上生长纳米线结构。其中，该纳米线结构的厚度可以为2um-20um。示例性的，纳米线结构的厚度为2um；或，纳米线结构的厚度10um；或，纳米线结构的厚度20um。

S400，在所述第一双栅晶体管和所述第二双栅晶体管上形成封装层；其中，所述纳米线结构置于所述封装层中，且所述纳米线结构的顶部露出所述封装层。

具体的，在所述第一双栅晶体管和所述第二双栅晶体管上旋涂SU8薄膜，以形成封装层，其厚度与纳米线结构高度匹配并用ICP/RIE等刻蚀工艺往下刻蚀露出纳米线的顶端。应理解，采用SU8封装器件，可以保证在水热法生长完氧化锌纳米结构后保持原有器件特性，因此能保证工艺的稳定性，并获得良好的传感特性。

S500，在所述纳米线结构上形成顶部电极；所述顶部电极用于与偏置电压提供端电连接。

具体的，S500包括在所述封装层上形成顶部电极材料层；对所述顶部电极材料层进行刻蚀，保留所述纳米线结构上的顶部电极材料层，得到所述顶部电极。

S600，在所述封装层中形成贯穿所述封装层的第一通孔和第二通孔，其中，所述第一通孔连接于所述第一双栅电极的第二栅极，所述第二通孔连接于所述第二双栅电极的第二栅极。

S700，在所述第一通孔和所述第二通孔中填充导电材料，以形成第一导电部和第二导电部，其中，所述第一导电部用于与第一控制端电连接，所述第二导电部用于与第二控制端电连接。

本发明实施例使用小尺寸图形化的纳米线结构作为传感单元，在像素内设计前置放大电路和双栅开关结构，使纳米线结构的传感信号在像素内进行放大，降低了像素间的信号串扰。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。