一种多通道幅度相位一致性测试方法及系统

技术领域

本申请涉及电子侦察测向技术领域，特别涉及一种多通道幅度相位一致性测试方法及系统。

背景技术

在电子侦察领域，由于现有模数转换(ADC)器件最大采样率和最大模拟带宽的限制，无法在天线后端进行直接采样处理。通常的方法是采用超外差体制，将天线接收的信号进行模拟变频，再进行数字采样处理。多通道测向需要使用各个测向通道接收的幅度相位进行计算，得到来波方位。多个模拟变频通道之间和数字采样通道之间均存在幅度相位不一致性，影响测向结果，需要进行校正。通常的校正方法是采用校准注入，读取各个通道间幅度相位不一致性误差，并在后续处理中进行补偿。

然而，模拟变频通道和数字采样通道均存在幅度相位随时间漂移的现象，影响设备性能，并且无法校正，需要进行测试，现有技术中该方面的测试容易被忽略，或者仅使用矢量网络分析仪对模拟通道进行扫描测试，未能包含数字采样部分。

发明内容

本申请提供了一种多通道幅度相位一致性测试方法及系统，可用于解决幅度相位随时间漂移的现象的技术问题。

本申请提供一种多通道幅度相位一致性测试系统，系统包括：

包括射频源、同步时钟系统、后端预处理板卡、上位机；

其中，射频源产生射频信号等相功分注入至各个被测试通道，作为测试基准输入；

同步时钟系统提供同步相参时钟，相参时钟包括采样时钟以及高速参考时钟，两者同源；后端预处理板卡接收多路被测试通道采样数据；

上位机连接后端预处理板卡，读取多路被测试通道采样数据，并对数据进行分析，确定多通道幅度相位一致性。

可选的，射频源能够通过网络接口被上位机远程自动控制。

可选的，同步时钟系统提供同步相参时钟，高速参考时钟频率由采样时钟频率以及同步高速传输协议决定；采样时钟以及高速参考时钟输入至各个被测试通道，同时，高速参考时钟输入至后端预处理板卡。

可选的，后端预处理板卡接收多路被测试通道采样数据。优选的，后端预处理板卡包含FPGA和光模块，通过光纤接收多路被测试通道采样数据，并且支持同步高速数据传输。

可选的，上位机连接后端预处理板卡FPGA调试，抓取多通道数据；上位机能够远程控制射频源，定时自动进行各个频率设置、数据抓取以及多通道幅度相位一致性计算，实现长时间自动测试。

本申请提供一种多通道幅度相位一致性测试方法，方法利用本申请提供的系统实现，方法包括：

建立高速同步传输链路步骤S1以及自动测试步骤S2；

建立高速同步传输链路步骤S1包括：

S101，将同步时钟系统连接至各个被测试通道以及后端预处理板卡；

S102，在各个被测试通道FPGA中建立接收的数字采样数据从采样时钟域到同步高速传输时钟域的转换，时钟域转换必须延时节拍固定；

S103，建立从各个被测试通道到后端预处理板卡的同步高速传输链路；其中，传输媒介为光纤；

S104，完成后端预处理板卡对接收的各个被测试通道的数字采样数据的协议转换；

自动测试步骤S2包括：

S201，上位机远程控制射频源，产生频段内某一频率的信号；

S202，各个被测试通道完成对该信号的模拟变频以及数字采样，并将数字采样数据通过高速同步传输链路传输至后端预处理板卡；

S203，上位机连接后端预处理板卡FPGA调试，利用脚本程序自动抓取记录多通道数据；

S204，上位机对记录的多通道数据进行带通滤波以及希尔伯特变换，提取通道幅度以及瞬时相位，从而获取该频率各个被测试通道幅度相位一致性数据；

S205，按照一定的频率步进重复S201至S205过程，获取频段内各个频率点各个被测试通道幅度相位一致性数据；

S206，定时多次重复以上过程，得到不同时间点不同频率点各个被测试通道幅度相位一致性数据，完成多通道幅度相位一致性测试。

可选的，S102中，使用双端口RAM实现数字采样数据从采样时钟域到同步高速传输时钟域的转换。

可选的，S103中，传输协议采用JESD204协议，JESD204协议为标准同步高速传输协议，FPGA存在相应的IP核支持JESD204协议

本申请采用上位机自动测试的方法，对电子侦察测向系统多通道幅度相位一致性进行测试，与传统的仅使用矢量网络分析仪测试相比，该测试方法包含对模拟变频通道和数字采样通道的测试；通过定时自动测试，确定通道幅度相位随时间漂移的现象。

附图说明

图1为本申请实施例提供的通道间幅度相位不一致性示意图；

图2为本申请实施例提供的通道幅度相位一致性测试方法原理框图；

图3为本申请实施例提供的高速同步传输链路原理框图；

图4为本申请实施例提供的通道幅度相位一致性测试流程图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

下面首先结合附图对本申请实施例进行介绍。

通道间幅度相位不一致性示意图如图1所示，本申请提供了一种多通道幅度相位一致性测试方法。

通道幅度相位一致性测试系统原理框图如图2所示，所述一种多通道幅度相位一致性测试系统，包括射频源、同步时钟系统、后端预处理板卡、上位机。

其中，射频源产生射频信号等相功分注入至各个被测试通道，作为测试基准输入；同步时钟系统提供同步相参时钟，相参时钟包括采样时钟以及高速参考时钟，两者同源；后端预处理板卡接收多路被测试通道采样数据；上位机连接后端预处理板卡，读取多路被测试通道采样数据，并对数据进行分析，确定多通道幅度相位一致性。

射频源产生频段内各个频率的射频信号，并等相功分注入至各个被测试通道，作为测试基准输入。

优选的，射频源能够通过网络接口被上位机远程自动控制。

同步时钟系统提供同步相参时钟，相参时钟包括采样时钟以及高速参考时钟，两者同源。高速参考时钟频率由采样时钟频率以及同步高速传输协议决定；采样时钟以及高速参考时钟输入至各个被测试通道，同时，高速参考时钟输入至后端预处理板卡。

后端预处理板卡接收多路被测试通道采样数据。优选的，后端预处理板卡包含FPGA和光模块，通过光纤接收多路被测试通道采样数据，并且支持同步高速数据传输。

上位机连接后端预处理板卡，读取多路被测试通道采样数据，并对数据进行分析，计算多通道幅度相位一致性。上位机连接后端预处理板卡FPGA调试，抓取多通道数据；上位机能够远程控制射频源，定时自动进行各个频率设置、数据抓取以及多通道幅度相位一致性计算，达到长时间自动测试效果。

一种多通道幅度相位一致性测试方法，包括以下建立高速同步传输链路步骤S1以及自动测试步骤S2。

高速同步传输链路原理框图如图3所示，建立高速同步传输链路步骤S1包括：

S101，将同步时钟系统连接至各个被测试通道以及后端预处理板卡；

S102，在各个被测试通道FPGA中建立接收的数字采样数据从采样时钟域到同步高速传输时钟域的转换，该时钟域转换必须延时节拍固定，同步时钟系统的设计保证该转换是相参的；

可选的，使用双端口RAM实现采样数据时钟域转换。

S103，建立从各个被测试通道到后端预处理板卡的同步高速传输链路；其中，传输媒介为光纤；

优选的，传输协议采用JESD204协议，JESD204协议为标准同步高速传输协议，FPGA存在相应的IP核支持JESD204协议。

S104，完成后端预处理板卡对接收的各个被测试通道的数字采样数据的协议转换。

通道幅度相位一致性测试流程图如图4所示，所述自动测试步骤S2包括：

S201，上位机远程控制射频源，产生频段内某一频率的信号；

S202，各个被测试通道完成对该信号的模拟变频以及数字采样，并将数字采样数据通过高速同步传输链路传输至后端预处理板卡；

S203，上位机连接后端预处理板卡FPGA调试，利用脚本程序自动抓取记录多通道数据；

S204，上位机对记录的多通道数据进行带通滤波以及希尔伯特变换，提取通道幅度以及瞬时相位，从而获取该频率各个被测试通道幅度相位一致性数据；

S205，按照一定的频率步进重复S201至S205过程，获取频段内各个频率点各个被测试通道幅度相位一致性数据；

S206，定时多次重复以上过程，得到不同时间点不同频率点各个被测试通道幅度相位一致性数据，完成多通道幅度相位一致性测试。

本申请采用上位机自动测试的方法，能够对电子侦察测向系统多通道幅度相位一致性进行测试，包括模拟变频通道和数字采样通道，并且能够测试通道幅度相位随时间漂移的现象。

以上所述的本申请实施方式并不构成对本申请保护范围的限定。