显示装置

本申请要求于2022年7月27日提交的第10-2022-0093241号韩国专利申请以及于2022年8月11日提交的第10-2022-0100649号韩国专利申请的优先权以及从其获得的所有权益，这些韩国专利申请的内容通过引用以其整体并入本文中。

技术领域

本公开涉及显示装置。

背景技术

随着信息社会的发展，对显示装置的各种需求不断增加。例如，诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视的各种电子装置采用显示装置。

显示装置可包括发射用于显示图像的光的显示面板和供给用于驱动显示面板的信号或电力的驱动器。

显示装置的至少一个表面可被称为显示图像的显示表面。显示表面可包括布置有用于发射光以显示图像的发射区域的显示区域以及围绕显示区域的非显示区域。

这样的显示装置可包括布置在显示区域中以将数据信号发送到发射区域的数据线以及向数据线供给数据信号的显示驱动电路。

发明内容

由于数据线与显示驱动电路之间的信号发送线布置在非显示区域中，因此非显示区域的宽度可能随着数据线的数量增加以提高分辨率而增加。

另一方面，如果减小非显示区域的宽度以增加显示区域对显示表面的比例，则可能难以以确定为避免短路和类似问题的足够间距来布置信号发送线。相应地，由于能够布置在非显示区域中的信号发送线的数量限于一定数量，因此可能难以提高显示装置的分辨率。

本公开的实施方式提供能够在不对分辨率折中的情况下减小非显示区域的宽度的显示装置。

根据实施方式，显示装置包括衬底、电路阵列层和显示驱动电路，衬底包括主区域和从主区域的一侧突出的副区域，其中主区域包括在第一方向和第二方向上布置有多个发射区域的显示区域以及布置在显示区域周围的非显示区域，电路阵列层布置在衬底上并且包括分别与多个发射区域相关联的多个像素驱动器、将多个数据信号发送到多个像素驱动器的多个数据线以及布置在非显示区域的解复用区域中的多个解复用电路，其中解复用区域布置成与副区域相邻，显示驱动电路布置在衬底的副区域中，其中显示驱动电路供给与多个数据线相关联的多个数据驱动信号。在这样的实施方式中，多个解复用电路中的每个解复用电路基于由显示驱动电路供给的多个数据驱动信号中的一个数据驱动信号来输出两个或更多个数据信号。在这样的实施方式中，解复用电路包括布置在解复用区域的与副区域相邻的第一解复用区域中的第一解复用电路以及布置在解复用区域的与第一解复用区域的在第一方向上的一侧相邻的第二解复用区域中的第二解复用电路。在这样的实施方式中，电路阵列层还包括从副区域延伸到第一解复用区域并且电连接到第一解复用电路的输入端子的第一数据输入线以及电连接到第二解复用电路的输入端子的第二数据输入线。在这样的实施方式中，第二数据输入线包括从副区域延伸到第一解复用区域的主输入线、布置在显示区域中并且电连接到主输入线的解复用迂回线以及布置在第二解复用区域中并且电连接在解复用迂回线与第二解复用电路的输入端子之间的迂回附加线。

在实施方式中，显示区域可包括与解复用区域相邻的解复用相邻区域。在这样的实施方式中，解复用迂回线可包括第一迂回线、第二迂回线和第三迂回线，第一迂回线布置在解复用相邻区域的与第一解复用区域相邻的中心相邻区域中，其中第一迂回线电连接到主输入线并且在第二方向上延伸，第二迂回线电连接到第一迂回线并且在第一方向上延伸，第三迂回线布置在解复用相邻区域的位于中心相邻区域与非显示区域之间并且与第二解复用区域相邻的边缘相邻区域中，其中第三迂回线在第二方向上朝向第二解复用区域延伸并且电连接在第二迂回线与迂回附加线之间。

在实施方式中，迂回附加线可在第二方向上延伸。

在实施方式中，迂回附加线可包括电连接到第三迂回线并且在第二方向上延伸的第一延伸部分以及电连接在第一延伸部分与第二解复用电路的输入端子之间并且在第一方向上延伸的第二延伸部分。

在实施方式中，副区域可包括是可弯曲成弯曲形状的弯曲区域、布置在主区域与弯曲区域的一侧之间的第一副区域以及在弯曲区域的相对侧上的第二副区域。在这样的实施方式中，电路阵列层还可包括第一数据供给线、第二数据供给线、第一数据弯曲线和第二数据弯曲线，第一数据供给线和第二数据供给线布置在第二副区域中并且分别电连接到显示驱动电路的输出端子，第一数据弯曲线电连接在第一数据供给线与第一数据输入线之间并且布置在弯曲区域中，第二数据弯曲线电连接在第二数据供给线与主输入线之间并且布置在弯曲区域中。

在实施方式中，显示装置还可包括发光元件阵列层，发光元件阵列层布置在电路阵列层上并且包括分别与多个发射区域相关联的多个发光元件。在这样的实施方式中，多个数据线可在第二方向上延伸。在这样的实施方式中，电路阵列层还可包括第一电压供给线、第二电压供给线和第二电压辅助线，第一电压供给线和第二电压供给线布置在非显示区域中并且分别发送用于驱动多个发光元件的第一电压和第二电压，第二电压辅助线布置在显示区域中并且在第二方向上延伸以电连接到第二电压供给线，并且其中第一电压供给线和第二电压供给线中的每个的一部分与多个解复用电路重叠。

在实施方式中，布置在中心相邻区域中并且电连接到第一解复用电路的两个或更多个数据线中的一个数据线可布置成与第一迂回线相邻。在这样的实施方式中，两个或更多个数据线中的另一数据线可布置成与第二电压辅助线相邻。

在实施方式中，布置在边缘相邻区域中并且电连接到第二解复用电路的两个或更多个数据线中的一个数据线可布置成与第三迂回线相邻。在这样的实施方式中，两个或更多个数据线中的另一数据线可布置成与第二电压辅助线相邻。

在实施方式中，中心相邻区域可包括中间区域和在中间区域与边缘相邻区域之间的侧区域。在这样的实施方式中，第一解复用电路可布置在第一解复用区域的与侧区域相邻的一部分中。在这样的实施方式中，多个解复用电路还可包括布置在第一解复用区域的与中间区域相邻的另一部分中的第三解复用电路。在这样的实施方式中，布置在中间区域中并且电连接到第三解复用电路的两个或更多个数据线中的每个可布置成与第二电压辅助线相邻。

在实施方式中，电路阵列层还包括第一电压辅助线和第二电压子线，第一电压辅助线布置在显示区域中，第一电压辅助线在第一方向上延伸并且电连接到第一电压供给线，第二电压子线布置在显示区域的为显示区域的除了解复用相邻区域以外的剩余部分的一般区域中，第二电压子线在第一方向上延伸并且电连接到第二电压供给线。在这样的实施方式中，第一电压辅助线可布置成在解复用相邻区域中与第二迂回线相邻，并且布置成在一般区域中与第二电压子线相邻。

在实施方式中，电路阵列层还可包括第一虚设线和第二虚设线，第一虚设线分别与第一迂回线和第三迂回线对齐，第一虚设线分别与第一迂回线的在第二方向上的一侧和第三迂回线的在第二方向上的一侧间隔开并且在第二方向上延伸，第二虚设线与第二迂回线对齐，第二虚设线分别与第二迂回线的在第一方向上的相对两侧间隔开并且在第一方向上延伸。

在实施方式中，第一虚设线或第二虚设线可电连接到第二电压供给线。

在实施方式中，电路阵列层可包括衬底上的半导体层、在覆盖半导体层的第一栅极介电层上的第一导电层、在覆盖第一导电层的第二栅极介电层上的第二导电层、在覆盖第二导电层的层间介电层上的第三导电层、在覆盖第三导电层的第一平坦化层上的第四导电层、在覆盖第四导电层的第二平坦化层上的第五导电层以及覆盖第五导电层的第三平坦化层。在这样的实施方式中，数据线、第一迂回线、第三迂回线、第二电压辅助线和第一虚设线可由第五导电层限定。在这样的实施方式中，第二迂回线、第一电压辅助线、第二虚设线和第二电压子线可由第四导电层限定。

在实施方式中，多个解复用电路中的每个可包括两个或更多个解复用晶体管。在这样的实施方式中，两个或更多个解复用晶体管的栅电极可分别电连接到两个或更多个解复用控制线。在这样的实施方式中，两个或更多个解复用控制线可供给彼此不同的相位的解复用控制信号。

在实施方式中，发光阵列层可包括多个阳电极、像素限定层、多个发射材料层和阴电极，多个阳电极布置在第三平坦化层上，多个阳电极分别与多个发射区域相关联并且分别电连接到多个像素驱动器，像素限定层布置在第三平坦化层上，像素限定层与为发射区域之间的区域的非发射区域相关联并且覆盖多个阳电极的边缘，多个发射材料层分别与多个发射区域相关联并且分别布置在多个阳电极上，阴电极与多个发射区域相关联，阴电极布置在像素限定层和多个发射材料层上并且电连接到第二电压供给线。在这样的实施方式中，发光元件中的每个可包括彼此面对的阳电极和阴电极以及布置在阳电极与阴电极之间的发射材料层。

根据实施方式，显示装置包括衬底、电路阵列层、显示驱动电路和发光阵列层，衬底包括主区域和从主区域的一侧突出的副区域，其中主区域包括在第一方向和第二方向上布置有多个发射区域的显示区域以及布置在显示区域周围的非显示区域，电路阵列层布置在衬底上并且包括分别与多个发射区域相关联的多个像素驱动器、将多个数据信号发送到多个像素驱动器的多个数据线以及布置在非显示区域的与副区域相邻的解复用区域中的多个解复用电路，显示驱动电路布置在衬底的副区域中，其中显示驱动电路供给与多个数据线相关联的多个数据驱动信号，发光阵列层布置在电路阵列层上并且包括分别与多个发射区域相关联的多个发光元件。在这样的实施方式中，多个解复用电路之中的每个解复用电路基于一个数据驱动信号来输出两个或更多个数据信号。在这样的实施方式中，电路阵列层还包括第一电压供给线和第二电压供给线，第一电压供给线和第二电压供给线布置在非显示区域中并且分别发送用于驱动多个发光元件的第一电压和第二电压。在这样的实施方式中，第一电压供给线和第二电压供给线中的每个的一部分与多个解复用电路重叠。

在实施方式中，多个解复用电路可包括布置在与副区域相邻的第一解复用区域中的第一解复用电路以及布置在与第一解复用区域的在第一方向上的一侧相邻的第二解复用区域中的第二解复用电路。在这样的实施方式中，电路阵列层还可包括第一数据输入线和第二数据输入线，第一数据输入线从副区域延伸到第一解复用区域并且电连接到第一解复用电路的输入端子，第二数据输入线电连接到第二解复用电路的输入端子。在这样的实施方式中，第二数据输入线可包括从副区域延伸到第一解复用区域的主输入线、布置在显示区域中并且电连接到主输入线的解复用迂回线以及布置在第二解复用区域中并且电连接在解复用迂回线与第二解复用电路的输入端子之间的迂回附加线。

在实施方式中，显示区域可包括与解复用区域相邻的解复用相邻区域。在这样的实施方式中，解复用迂回线可包括第一迂回线、第二迂回线和第三迂回线，第一迂回线布置在解复用相邻区域的与第一解复用区域相邻的中心相邻区域中，第一迂回线电连接到主输入线并且在第二方向上延伸，第二迂回线电连接到第一迂回线并且在第一方向上延伸，第三迂回线布置在解复用相邻区域的位于中心相邻区域与非显示区域之间并且与第二解复用区域相邻的边缘相邻区域中，第三迂回线在第二方向上朝向第二解复用区域延伸并且电连接在第二迂回线与迂回附加线之间。

在实施方式中，迂回附加线可在第二方向上延伸。

在实施方式中，迂回附加线可包括电连接到第三迂回线并且在第二方向上延伸的第一延伸部分以及电连接在第一延伸部分与第二解复用电路的输入端子之间并且在第一方向上延伸的第二延伸部分。

在实施方式中，电路阵列层还可包括第二电压辅助线，第二电压辅助线布置在显示区域中，第二电压辅助线在第二方向上延伸并且电连接到第二电压供给线。在这样的实施方式中，布置在中心相邻区域中并且电连接到第一解复用电路的两个或更多个数据线中的一个数据线可布置成与第一迂回线相邻。在这样的实施方式中，两个或更多个数据线中的另一数据线可布置成与第二电压辅助线相邻。

在实施方式中，电路阵列层还可包括第二电压辅助线，第二电压辅助线布置在显示区域中，第二电压辅助线在第二方向上延伸并且电连接到第二电压供给线。在这样的实施方式中，布置在边缘相邻区域中并且电连接到第二解复用电路的两个或更多个数据线中的一个数据线可布置成与第三迂回线相邻。在这样的实施方式中，两个或更多个数据线中的另一数据线可布置成与第二电压辅助线相邻。

在实施方式中，电路阵列层还可包括第二电压辅助线、第一电压辅助线和第二电压子线，第二电压辅助线布置在显示区域中，第二电压辅助线在第二方向上延伸并且电连接到第二电压供给线，第一电压辅助线布置在显示区域中，第一电压辅助线在第一方向上延伸并且电连接到第一电压供给线，第二电压子线布置在显示区域的为显示区域的除了解复用相邻区域以外的剩余区域的一般区域中，第二电压子线在第一方向上延伸并且电连接到第二电压供给线。在这样的实施方式中，第一电压辅助线可布置成在解复用相邻区域中与第二迂回线相邻，并且布置成在一般区域中与第二电压子线相邻。

在实施方式中，电路阵列层还可包括第一虚设线和第二虚设线，第一虚设线分别与第一迂回线和第三迂回线对齐，第一虚设线分别与第一迂回线的在第二方向上的一侧和第三迂回线的在第二方向上的一侧间隔开并且在第二方向上延伸，第二虚设线与第二迂回线对齐，第二虚设线分别与第二迂回线的在第一方向上的相对两侧间隔开并且在第一方向上延伸。

在实施方式中，第一虚设线或第二虚设线可电连接到第二电压供给线。

在实施方式中，电路阵列层可包括衬底上的半导体层、在覆盖半导体层的第一栅极介电层上的第一导电层、在覆盖第一导电层的第二栅极介电层上的第二导电层、在覆盖第二导电层的层间介电层上的第三导电层、在覆盖第三导电层的第一平坦化层上的第四导电层、在覆盖第四导电层的第二平坦化层上的第五导电层以及覆盖第五导电层的第三平坦化层。在这样的实施方式中，数据线、第一迂回线、第三迂回线、第二电压辅助线和第一虚设线可由第五导电层限定。在这样的实施方式中，第二迂回线、第一电压辅助线、第二虚设线和第二电压子线可由第四导电层限定。

在实施方式中，发光阵列层可包括多个阳电极、像素限定层、多个发射材料层和阴电极，多个阳电极布置在第三平坦化层上，多个阳电极分别与多个发射区域相关联并且分别电连接到多个像素驱动器，像素限定层布置在第三平坦化层上，像素限定层与在多个发射区域之间的非发射区域相关联并且覆盖多个阳电极的边缘，多个发射材料层分别与多个发射区域相关联并且分别布置在多个阳电极上，阴电极与多个发射区域相关联，阴电极布置在像素限定层和多个发射材料层上并且电连接到第二电压供给线。在这样的实施方式中，多个发光元件中的每个可包括彼此面对的阳电极和阴电极以及在阳电极与阴电极之间的发射材料层。

在实施方式中，副区域可包括是可弯曲成弯曲形状的弯曲区域、布置在主区域与弯曲区域的一侧之间的第一副区域以及在弯曲区域的相对侧上的第二副区域。在这样的实施方式中，电路阵列层还可包括第一数据供给线、第二数据供给线、第一数据弯曲线和第二数据弯曲线，第一数据供给线和第二数据供给线布置在第二副区域中并且分别电连接到显示驱动电路的输出端子，第一数据弯曲线电连接在第一数据供给线与第一数据输入线之间并且布置在弯曲区域中，第二数据弯曲线电连接在第二数据供给线与主输入线之间并且布置在弯曲区域中。

根据本公开的实施方式，显示装置包括将多个数据信号发送到分别与多个发射区域相关联的多个像素驱动器的多个数据线、包括布置在非显示区域的与副区域相邻的解复用区域中的多个解复用电路的电路阵列层以及供给与多个数据线相关联的多个数据驱动信号的显示驱动电路。在这样的实施方式中，多个解复用电路中的每个基于一个数据驱动信号来输出两个或更多个数据信号。

在本发明的实施方式中，显示装置包括连接在显示驱动电路与数据线之间的解复用电路，并且因此显示驱动电路的输出端子不直接连接到数据线，而是连接到比数据线少的解复用电路。因此，连接到显示驱动电路的输出端子的数据供给线的数量和连接到数据供给线的数据弯曲线的数量可各自小于数据线的数量，以使得能够减小非显示区域的宽度。替代性地，可增加布置在弯曲区域中的多个数据弯曲线之间的间距，或者可增加布置在弯曲区域中的数据弯曲线的宽度。

相应地，由于即使不减少数据线的数量也能够减小非显示区域的宽度，因此能够与非显示区域的减小的宽度无关地提高分辨率。

另外，根据实施方式，第一电压供给线和第二电压供给线中的每个的一部分可与解复用区域的多个解复用电路重叠。相应地，由于非显示区域的宽度没有增加多达解复用区域的宽度，因此即使非显示区域包括解复用区域，防止非显示区域的宽度大幅增加也是可能的。

另外，根据实施方式，多个解复用电路包括布置在与副区域相邻的第一解复用区域中的第一解复用电路以及布置在与第一解复用区域的在第一方向上的一侧相邻的第二解复用区域中的第二解复用电路。连接到第一解复用电路的输入端子的第一数据输入线可从第一副区域延伸到第一解复用区域。连接到第二解复用电路的输入端子的第二数据输入线包括从第一副区域延伸到第一解复用区域的主输入线、布置在显示区域中的解复用迂回线以及布置在第二解复用区域中的迂回附加线。

在这样的实施方式中，第二数据输入线不从第一副区域延伸到第二解复用区域，而是从第一副区域经由第一解复用区域和显示区域到达第二解复用区域。

在这样的实施方式中，由于第二数据输入线不从第一副区域延伸到第二解复用区域，因此第二数据输入线没有几乎整个布置在第二解复用区域中，并且因此能够减小包括沿衬底的拐角弯曲的部分的第二解复用区域的宽度。因此，能够进一步减小非显示区域的宽度。

附图说明

通过参照附图详细描述本公开的实施方式，本公开的实施方式的以上和其它的特征将变得更显而易见，在附图中：

图1是根据本公开的实施方式的显示装置的透视图；

图2是图1的显示装置的平面视图；

图3是示出沿图2的线A-A'截取的实例的剖视图；

图4是示出图1的显示装置的主区域和副区域的平面视图；

图5是示出根据实施方式的图4的部分B的平面视图；

图6是示出图5的像素驱动器的实例的等效电路图；

图7是示出图5的像素驱动器的另一实例的等效电路图；

图8是示出图5的两个相邻的像素驱动器的半导体层、第一导电层、第二导电层和第三导电层的实例的平面视图；

图9是示出两个相邻的像素驱动器的实例的平面视图；

图10是示出沿图8和图9的线G-G'截取的实例的剖视图；

图11是示出根据实施方式的图5的解复用电路的等效电路图；

图12是示出图5的部分E的实例的平面视图；

图13是示出沿图12的线H-H'截取的实例的剖视图；

图14是示出沿图5的线F-F'截取的实例的剖视图；

图15是示出根据实施方式的图4的部分C中的第四导电层和第五导电层的实例的平面视图；

图16是示出根据实施方式的图4的部分C中的第四导电层和第五导电层的另一实例的平面视图；

图17是示出根据实施方式的图4的部分D中的第四导电层和第五导电层的实例的平面视图；

图18是示出根据替代性实施方式的图5的解复用电路的等效电路图；

图19是示出根据图18的实施方式的显示区域和解复用区域中的每个的一部分的平面视图；

图20是示出根据另一替代性实施方式的图4的部分B的平面视图；以及

图21是示出图20的部分I的实例的平面视图。

具体实施方式

现将在下文中参照示出了各种实施方式的附图对本发明更全面描述。然而，本发明可以许多不同的形式实施，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式以使得本公开将为彻底和完整的，并且将向本领域技术人员全面传达本发明的范围。在整个说明书中，类似的附图标记是指类似的元件。在所附的图中，为了清楚，层和区的厚度可能被夸大。

为了描述本公开的实施方式，可不提供与描述不相关联的部分中的一些。

也将理解的是，当层被称为在另一层或衬底“上”时，该层能够直接在另一层或衬底上，或者也可存在居间层。相反，当元件被称为“直接”在另一元件“上”时，则可不存在居间元件。

此外，短语“在平面视图中”意味着当从上方观察对象部时，并且短语“在示意性剖视图中”意味着当从侧面观察通过垂直切割对象部而取得的示意性剖面时。术语“重叠(overlap)”或“重叠(overlapped)”意味着第一对象可在第二对象上方或下方、或者向着第二对象的侧面，并且反之亦然。附加地，术语“重叠”可包括层叠、堆叠、面对(face)或面对(facing)、在......上面延伸、覆盖或部分覆盖、或如本领域普通技术人员将领会和理解的任何其它合适的术语。表述“不重叠”可包括诸如“与......隔开”或“与......分开”或“与......偏移”以及如本领域普通技术人员将领会和理解的任何其它合适的等同形式的含义。术语“面对(face)”和“面对(facing)”意味着第一对象可与第二对象直接或间接相对。在第三对象介于第一对象与第二对象之间的情况下，尽管仍然彼此面对，但是第一对象和第二对象可理解为彼此间接相对。

为了描述的方便，空间相对术语“下方(below)”、“之下(beneath)”、“下部(lower)”、“上方(above)”、“上部(upper)”或类似词可在本文中用于描述如附图中所示的一个元件或部件与另一元件或部件之间的关系。将理解的是，除了附图中描绘的取向之外，空间相对术语旨在还涵盖装置在使用或操作中的不同取向。例如，在附图中所示的装置被翻转的情况下，定位在另一装置“下方(below)”或“之下(beneath)”的装置可被放置在另一装置“上方(above)”。相应地，说明性术语“下方(below)”可包括下部位置和上部位置这两者。装置也可在其它方向上取向，并且因此，空间相对术语可依据取向而不同地解释。

当元件被称为“连接”或“联接”到另一元件时，该元件可“直接连接”或“直接联接”到另一元件，或者在一个或多个居间元件介于其间的情况下“电连接”或“电联接”到另一元件。还将理解的是，当使用术语“包括(comprise)”、“包括(comprising)”、“具有(has)”、“具有(have)”、“具有(having)”、“包括(include)”和/或“包括(including)”时，它们可说明所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但是不排除其它特征、整数、步骤、操作、元件、部件和/或其任何组合的存在或添加。

将理解的是，尽管“第一”、“第二”、“第三”或类似词的术语可在本文中用于描述各种元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开，或为了其描述和解释的便利而使用。例如，当在描述中讨论“第一元件”时，其可被称谓“第二元件”或“第三元件”，并且“第二元件”和“第三元件”可以相似的方式来称谓，而不背离本文中的教导。

考虑到有关测量和与特定数量的测量相关联的误差(例如，测量系统的限制)，如本文中使用的措辞“约(about)”、或者“大约(approximately)”包括所陈述的值并且意味着在如由本领域普通技术人员确定的对于特定值的偏差的可接受范围内。例如，“约(about)”可意味着在一个或者多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。

本文中使用的专业用语仅出于描述特定实施方式的目的，并且不旨在进行限制。除非上下文另有清楚指示，否则如本文中使用的“一(a)”、“一(an)”、“该(the)”和“至少一个(at least one)”不表示数量的限制，并且旨在包括单数和复数这两者。例如，除非上下文另有清楚指示，否则“元件”具有与“至少一个元件”相同的含义。“至少一个(at leastone)”将不被解释为限制“一(a)”或者“一(an)”。“或者(or)”意味着“和/或(and/or)”。出于其含义和解释的目的，在说明书和权利要求书中，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可理解为意味着“A、B、或者A和B”。术语“和”和“或”可以结合或分离的方式来使用，并且可理解为等同于“和/或”。出于其含义和解释的目的，在说明书和权利要求书中，短语“至少一个”旨在包括“选自......中的至少一个”的含义。例如，“A和B中的至少一个”或“选自A和B中的至少一个”可理解为意味着“A、B、或者A和B”。

除非另有限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属的领域的技术人员通常理解的相同的含义。还将理解的是，除非在本说明书中清楚限定，否则术语(诸如常用词典中限定的那些)应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。

本文中参照为理想化实施方式的示意性图示的剖面图示对实施方式进行描述。由此，由例如制造技术和/或公差而导致的图示的形状的变化将被预料。因此，本文中描述的实施方式不应被解释为限于如本文中所示的特定的区的形状，而是将包括由例如制造而导致的形状上的偏差。例如，示出或描述为平坦的区通常可具有粗糙和/或非线性特征。此外，示出的尖角可被倒圆。因此，图中所示的区本质上为示意性的，并且它们的形状不旨在示出区的精确形状，并且不旨在限制本权利要求书的范围。

在下文中，将参照附图对本公开的实施方式进行详细描述。

图1是根据本公开的实施方式的显示装置的透视图。图2是图1的显示装置的平面视图。图3是示出沿图2的线A-A'截取的实例的剖视图。图4是示出图1的显示装置的主区域和副区域的平面视图。

参照图1，显示装置10用于显示运动图像或静止图像。显示装置10可用作诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC)的便携式电子装置的显示屏以及诸如电视机、笔记本计算机、监视器、广告牌和物联网(IoT)装置的各种产品的显示屏。

显示装置10可为发光显示装置，诸如使用有机发光二极管的有机发光显示装置、包括无机半导体的无机发光显示装置和使用微型发光二极管(micro LED)或纳米发光二极管(nano LED)的微型发光显示装置。在下文中，为了描述的便利，将描述显示装置10为有机发光显示装置的实施方式。然而，应理解的是，本公开不限于此。在实施方式中，包括有机绝缘材料、有机发光材料和金属材料的任何显示装置可采用为显示装置10。

显示装置10可形成为平坦的，但是不限于此。在实施方式中，例如，显示装置10可包括形成在左端和/或右端处并且具有恒定曲率或变化曲率的弯折部分。另外，显示装置10可为柔性的，以弯折、弯曲、折叠或卷曲。

显示装置10可包括显示面板100、显示驱动电路200和电路板300。

显示面板100包括布置有用于显示图像的多个发射区域EA的显示区域DA。

在实施方式中，显示面板100可包括包含显示区域DA和在显示区域DA周围的非显示区域NDA的主区域MA以及从主区域MA的在第二方向DR2上的一侧突出的副区域SBA。

图1和图4示出了副区域SBA和主区域MA展开的状态下的实施方式。另一方面，图2示出了副区域SBA的一部分弯曲的状态下的实施方式。

参照图2，显示区域DA可以具有在第一方向DR1上的短边和在与第一方向DR1交叉的第二方向DR2上的长边的矩形平面形成。第三方向DR3可为与第一方向DR1和第二方向DR2垂直的方向、或者为显示面板100的厚度方向。在第一方向DR1上的短边与在第二方向DR2上的长边相遇的拐角中的每个可以预定曲率倒圆或者可为直角。从俯视图(或第三方向DR3上的平面视图)观察时的显示区域DA的形状不限于四边形形状，而是可以不同的多边形形状、圆形形状或椭圆形形状形成。

显示区域DA可占据主区域MA的大部分。显示区域DA可布置在主区域MA的中心处。

显示区域DA可包括彼此平行地布置的多个发射区域EA。另外，显示区域DA还可包括为发射区域EA之间的空间的非发射区域NEA(参见图10)。

发射区域EA可在第一方向DR1和第二方向DR2上彼此平行地布置。

当从俯视图观察时(或当在第三方向DR3上观察时)，发射区域EA中的每个可具有菱形形状或矩形形状。然而，应理解的是，这仅为说明性的。当从俯视图观察时，根据实施方式的发射区域EA的形状不限于图2中所示的形状。发射区域EA可具有除四边形形状以外的其它多边形形状、圆形形状或椭圆形形状。

多个发射区域EA可包括用于发射预定波长带中的第一颜色的光的第一发射区域EA1、用于发射比第一颜色的波长带低的波长带中的第二颜色的光的第二发射区域EA2以及用于发射比第二颜色的波长带低的波长带中的第三颜色的光的第三发射区域EA3。

在实施方式中，例如，第一颜色可为具有大约600纳米(nm)至750nm的波长的红色。在这样的实施方式中，第二颜色可为具有大约480nm至560nm的波长的绿色。在这样的实施方式中，第三颜色可为具有大约370nm至460nm的波长的蓝色。

在实施方式中，如图2中所示，第一发射区域EA1和第三发射区域EA3可在第二方向DR2上交替地布置。另外，第二发射区域EA2可在第二方向DR2上彼此平行地布置。在另一实施方式中，第一发射区域EA1和第三发射区域EA3可在第一方向DR1上交替地布置。另外，第二发射区域EA2可在第一方向DR1上彼此平行地布置。

各自展现相应的亮度和颜色的多个像素PX可由多个发射区域EA形成或限定。多个像素PX中的每个可为用于以预定亮度展现包括白色的各种颜色的基本单位。

多个像素PX中的每个可包括彼此相邻的至少一个第一发射区域EA1、至少一个第二发射区域EA2和至少一个第三发射区域EA3。

多个像素PX中的每个可展现通过混合从彼此相邻的至少一个第一发射区域EA1、至少一个第二发射区域EA2和至少一个第三发射区域EA3发射的光而生成的颜色和亮度。

尽管图2示出了发射区域EA具有彼此相同的面积的实施方式，但是这仅为说明性的。在替代性实施方式中，例如，第三发射区域EA3可具有最大面积，并且第二发射区域EA2可具有最小面积。

尽管图2示出了发射区域EA在第一方向DR1和第二方向DR2上并排布置的实施方式，但是这仅为说明性的。在替代性实施方式中，例如，第二发射区域EA2可在与第一方向DR1和第二方向DR2交叉的斜线方向上与第一发射区域EA1和第三发射区域EA3相邻。

参照图3，显示装置10的显示面板100包括包含主区域MA和副区域SBA的衬底110以及布置在衬底110上的电路阵列层120。电路阵列层120包括分别与多个发射区域EA相关联的多个像素驱动器PXD(参见图5)以及用于将数据信号发送到多个像素驱动器PXD的数据线DL(参见图5、图12和图13)。

另外，显示装置10的显示面板100还可包括布置在电路阵列层120上的发光阵列层130。发光阵列层130包括分别与多个发射区域EA相关联的多个发光元件LEL(参见图6、图7和图10)。

另外，显示装置10的显示面板100还可包括覆盖发光阵列层130的封装结构140以及布置在封装结构140上的传感器电极层150。

衬底110可包括诸如聚合物树脂的绝缘材料或由其制成。在实施方式中，例如，衬底110可包括聚酰亚胺或由其制成。衬底110可为能够弯曲、折叠或卷曲的柔性衬底。

替代性地，衬底110可包括诸如玻璃的绝缘材料或由其制成。

封装结构140布置在电路阵列层120上，布置在主区域MA中，并且覆盖发光阵列层130。封装结构140可包括至少一个无机膜和至少一个有机膜交替地堆叠在发光阵列层130上的结构。

传感器电极层150可布置在封装结构140上，并且布置在主区域MA中。传感器电极层150可包括用于感测人或物体的触摸的触摸电极。

显示装置10还可包括布置在传感器电极层150上的覆盖窗(未示出)。覆盖窗可通过诸如光学透明粘合(OCA)膜和光学透明树脂(OCR)的透明粘合构件附接在传感器电极层150上。覆盖窗可为诸如玻璃的无机材料或者诸如塑料、聚合物材料的有机材料。在这样的实施方式中，覆盖窗可保护传感器电极层150、封装结构140、发光阵列层130和电路阵列层120免受显示表面上的电冲击和物理冲击的影响。

另外，显示装置10还可包括布置在传感器电极层150与覆盖窗之间的抗反射构件(未示出)。抗反射构件可为偏振膜或滤色器。在这样的实施方式中，抗反射构件可通过阻挡从传感器电极层150、封装结构140、发光阵列层130和电路阵列层120以及其界面反射的外部光来防止显示装置10上的图像的可见性劣化。

显示装置10还可包括用于驱动传感器电极层150的触摸驱动电路400。

触摸驱动电路400可实现为集成电路(IC)。触摸驱动电路400可安装在与信号焊盘SPD接合并且与传感器电极层150电连接的电路板300上。

替代性地，像显示驱动电路200那样，触摸驱动电路400可安装在衬底110的第二副区域SB2上。

触摸驱动电路400可向布置在传感器电极层150中的多个驱动电极施加触摸驱动信号，可通过多个传感器电极接收多个触摸节点中的每个的触摸感测信号，并且可基于触摸感测信号来感测互电容中的变化。

也就是说，触摸驱动电路400可基于多个触摸节点中的每个的触摸感测信号来确定是否存在用户的触摸或接近。用户的触摸是指诸如用户的手指或笔的物体与显示装置10的前表面接触。用户接近是指诸如用户的手指或笔的物体在显示装置10的正面上面悬停。

参照图4，副区域SBA包括变形为弯曲的弯曲区域BA以及与弯曲区域BA的相对两侧相邻的第一副区域SB1和第二副区域SB2。

第一副区域SB1布置在主区域MA与弯曲区域BA之间。第一副区域SB1的一侧可与主区域MA的非显示区域NDA相邻，并且第一副区域SB1的相对侧(即，与该一侧相对的侧)可与弯曲区域BA相邻。

第二副区域SB2在弯曲区域BA在其间的情况下与第一副区域SB1间隔开，并且通过改变为弯曲形状的弯曲区域BA而布置在衬底110的下表面上。也就是说，在弯曲区域BA改变为弯曲形状的状态下，第二副区域SB2可在衬底110的厚度方向或第三方向DR3上与主区域MA重叠。

第二副区域SB2的一侧可与弯曲区域BA相邻。第二副区域SB2的相对侧可与衬底110的边缘的一部分相邻。

信号焊盘SPD和显示驱动电路200可布置在第二副区域SB2中。

显示驱动电路200可生成用于驱动显示区域DA的像素驱动器PXD的信号和电压。

显示驱动电路200可实现为IC并且可通过玻璃上芯片(COG)技术、塑料上芯片(COP)技术或超声波接合而安装在衬底110的副区域SBA上。然而，将理解的是，本公开不限于此。在替代性实施方式中，例如，显示驱动电路200可通过膜上芯片(COF)技术附接在电路板300上。

电路板300可使用诸如各向异性导电膜和SAP的低电阻、高可靠性材料而附接在第二副区域SB2的信号焊盘SPD上，并且可与信号焊盘SPD电连接。

显示区域DA的像素驱动器PXD和显示驱动电路200可通过电路板300接收数字视频数据、时序信号和驱动电压。

电路板300可为柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。

非显示区域NDA包括位于显示区域DA与副区域SBA之间的解复用区域DMXA。

另外，非显示区域NDA还可包括布置成与显示区域DA的在第一方向DR1上的至少一侧相邻的扫描驱动电路区域SCDA。

电路阵列层120可包括在扫描驱动电路区域SCDA中的扫描驱动电路(未示出)。扫描驱动电路可向布置在显示区域DA中并在第一方向DR1上延伸的扫描线供给扫描信号。

在实施方式中，例如，显示驱动电路200或电路板300可基于数字视频数据和时序信号而向扫描驱动电路供给扫描控制信号。

另外，电路板300可向扫描驱动电路供给用于生成扫描信号的恒定电压。

尽管图4示出了扫描驱动电路区域SCDA为非显示区域NDA的与显示区域DA的在第一方向DR1上的两侧相邻的部分的实施方式，但是这仅为说明性的。尽管未在附图中示出，但是扫描驱动电路区域SCDA可为非显示区域NDA的与显示区域DA的在第一方向DR1上的任何一侧相邻的一部分，并且可划分为与显示区域DA的多个部分重叠的多个副区域。

解复用区域DMXA为非显示区域NDA的与副区域SBA相邻的一部分。连接在显示区域DA的数据线DL与显示驱动电路200之间的解复用电路DMC(参见图5)布置在解复用区域DMXA中。

解复用电路DMC中的每个基于一个数据驱动信号而输出两个或更多个数据信号。

在实施方式中，解复用电路DMC之中的一个解复用电路DMC可在该一个解复用电路DMC的输入端子处接收来自显示驱动电路200的一个数据驱动信号，可通过时分解复用一个数据驱动信号来生成两个或更多个数据信号，并且可在该一个解复用电路DMC的分别连接到两个或更多个数据线DL的两个或更多个输出端子处在不同的时段内输出两个或更多个数据信号。

解复用区域DMXA可包括在其中心处与副区域SBA相邻的第一解复用区域DMXA1以及分别与第一解复用区域DMXA1的在第一方向DR1上的相对两侧相邻的第二解复用区域DMXA2。

显示区域DA可包括与解复用区域DMXA相邻的解复用相邻区域DAA以及为除(或除了)解复用相邻区域DAA以外的剩余区域的一般区域GA。解复用迂回线DETL(参见图5)布置在解复用相邻区域DAA中。

解复用相邻区域DAA可包括在第二方向DR2上与第一解复用区域DMXA1相邻的中心相邻区域CDAA以及在第二方向DR2上分别与第二解复用区域DMXA2相邻的边缘相邻区域EDAA。

中心相邻区域CDAA为解复用相邻区域DAA的中心部分。

边缘相邻区域EDAA为解复用相邻区域DAA的在中心相邻区域CDAA与非显示区域NDA之间的部分。

在这样的实施方式中，中心相邻区域CDAA可与分别在第一方向DR1上的相对两侧上的边缘相邻区域EDAA相邻。

中心相邻区域CDAA可包括在第一方向DR1上的中心处的中间区域MDA以及在中间区域MDA与边缘相邻区域EDAA之间的侧区域SDA。

在这样的实施方式中，中间区域MDA可与在第一方向DR1上的两侧上的侧区域SDA相邻。

在这样的实施方式中，第一解复用区域DMXA1可包括在第二方向DR2上与侧区域SDA相邻的部分以及在第二方向DR2上与中间区域MDA相邻的另一部分。

图5是示出根据实施方式的图4的部分B的平面视图。

参照图5，根据本公开的实施方式的显示装置10包括衬底110、电路阵列层120和显示驱动电路200，衬底110包括包含显示区域DA和非显示区域NDA的主区域MA和从主区域MA的一侧突出的副区域SBA，电路阵列层120布置在衬底110上并且包括分别与多个发射区域EA相关联的多个像素驱动器PXD、用于将数据信号传送到多个像素驱动器PXD的多个数据线DL和布置在非显示区域NDA的解复用区域DMXA中的解复用电路DMC，并且显示驱动电路200布置在衬底110的副区域SBA中以用于供给与数据线DL相关联的数据驱动信号。

解复用电路DMC电连接在显示驱动电路200与数据线DL之间，并且基于从显示驱动电路200接收的数据驱动信号来输出数据线DL的数据信号。

在实施方式中，解复用电路DMC中的一个连接到两个或更多个数据线DL，并且基于一个数据驱动信号来输出两个或更多个数据信号。

解复用电路DMC包括布置在第一解复用区域DMXA1的与侧区域SDA相邻的部分中的第一解复用电路DMC1和布置在第二解复用区域DMXA2中的第二解复用电路DMC2。

解复用电路DMC还可包括布置在第一解复用区域DMXA1的与中间区域MDA相邻的另一部分中的第三解复用电路DMC3。

电路阵列层120还包括与第一解复用电路DMC1的输入端子连接的第一数据输入线DIPL1和与第二解复用电路DMC2的输入端子连接的第二数据输入线DIPL2。

电路阵列层120还可包括与第三解复用电路DMC3的输入端子连接的第三数据输入线DIPL3。

第一数据输入线DIPL1和第三数据输入线DIPL3从副区域SBA延伸到第一解复用区域DMXA1。

第二数据输入线DIPL2包括从副区域SBA延伸到第一解复用区域DMXA1的主输入线MIPL、布置在显示区域DA中并且与主输入线MIPL连接的解复用迂回线DETL以及布置在第二解复用区域DMXA2中并且连接在解复用迂回线DETL与第二解复用电路DMC2的输入端子之间的迂回附加线DEAL。

在这样的实施方式中，由于第二数据输入线DIPL2通过主输入线MIPL和解复用迂回线DETL迂回到第一解复用区域DMXA1和显示区域DA，并且因此，第二数据输入线DIPL2不从副区域SBA延伸到第二解复用区域DMXA2。相应地，由于第二数据输入线DIPL2没有几乎整个布置在第二解复用区域DMXA2中，因此能够减小沿衬底110的拐角弯曲的第二解复用区域DMXA2的宽度。

电路阵列层120还可包括布置在第二副区域SB2中并且分别连接到显示驱动电路200的输出端子的第一数据供给线DSPL1和第二数据供给线DSPL2、连接到第一数据供给线DSPL1并且布置在弯曲区域BA中的第一数据弯曲线DBDL1以及连接到第二数据供给线DSPL2并且布置在弯曲区域BA中的第二数据弯曲线DBDL2。第一数据输入线DIPL1可连接在第一数据弯曲线DBDL1与第一解复用电路DMC1的输入端子之间。第二数据输入线DIPL2可连接在第二数据弯曲线DBDL2与第二解复用电路DMC2的输入端子之间。

电路阵列层120还可包括布置在第二副区域SB2中并且连接到显示驱动电路200的输出端子的第三数据供给线DSPL3以及连接到第三数据供给线DSPL3并且布置在弯曲区域BA中的第三数据弯曲线DBDL3。第三数据输入线DIPL3可连接在第三数据弯曲线DBDL3与第三解复用电路DMC3的输入端子之间。

第二数据输入线DIPL2的解复用迂回线DETL可布置在显示区域DA的解复用相邻区域DAA中。

在这样的实施方式中，解复用迂回线DETL可包括第一迂回线DETL1、第二迂回线DETL2和第三迂回线DETL3，第一迂回线DETL1布置在中心相邻区域CDAA中，第一迂回线DETL1连接到主输入线MIPL并且在第二方向DR2上延伸，第二迂回线DETL2连接到第一迂回线DETL1并且在第一方向DR1上延伸，第三迂回线DETL3布置在边缘相邻区域EDAA中，第三迂回线DETL3在第二方向DR2上朝向第二解复用区域DMXA2延伸并且连接在第二迂回线DETL2与迂回附加线DEAL之间。

由此，第二解复用电路DMC2与第二数据弯曲线DBDL2之间的第二数据输入线DIPL2不从第一副区域SB1直接延伸到第二解复用区域DMXA2，而是从第一副区域SB1迂回到第一解复用区域DMXA1和显示区域DA以延伸到第二解复用区域DMXA2。

在实施方式中，第一解复用电路DMC1与第一数据弯曲线DBDL1之间的第一数据输入线DIPL1从第一副区域SB1延伸到第一解复用区域DMXA1。

数据线DL可在第二方向DR2上延伸。

数据线DL可包括连接到第一解复用电路DMC1并且布置在中心相邻区域CDAA的侧区域SDA中的第一数据线DL1和第二数据线DL2以及连接到第二解复用电路DMC2并且布置在边缘相邻区域EDAA中的第三数据线DL3和第四数据线DL4。

数据线DL还可包括连接到第三解复用电路DMC3并且布置在中心相邻区域CDAA的中间区域MDA中的第五数据线DL5。

显示区域DA的解复用相邻区域DAA的中心相邻区域CDAA可包括在第一方向DR1上的中心处的中间区域MDA以及在中间区域MDA与边缘相邻区域EDAA之间的侧区域SDA。在这样的实施方式中，中间区域MDA可与在第一方向DR1上的两侧上的侧区域SDA相邻。

第一迂回线DETL1不布置在中间区域MDA中。

在实施方式中，第二数据输入线DIPL2的主输入线MIPL布置在第一解复用区域DMXA1的与侧区域SDA相邻的一部分中，并且第二数据输入线DIPL2的主输入线MIPL不布置在与中间区域MDA相邻的另一部分中。

不像侧区域SDA那样，第一迂回线DETL1不布置在中间区域MDA中，并且布置在中间区域MDA中并连接到第三解复用电路DMC3的第五数据线DL5可布置成与第二电压辅助线VSAL相邻。

电路阵列层120还可包括布置在非显示区域NDA中并且分别发送用于驱动发光阵列层130中的发光元件LEL的第一电压和第二电压的第一电压供给线VDSPL和第二电压供给线VSSPL。

另外，电路阵列层120还可包括第二电压辅助线VSAL，第二电压辅助线VSAL布置在显示区域DA中，第二电压辅助线VSAL在第二方向DR2上延伸并且电连接到第二电压供给线VSSPL。

第一电压供给线VDSPL可从第一副区域SB1延伸到非显示区域NDA并且可围绕显示区域DA。

第二电压供给线VSSPL可从第一副区域SB1延伸到非显示区域NDA并且可围绕第一电压供给线VDSPL。

电路阵列层120还可包括布置在解复用区域DMXA中并且连接在解复用电路DMC的输出端子与数据线DL之间的数据输出线DMOL。

布置在第一解复用区域DMXA1中的第一解复用电路DMC1的输出端子可与布置在中心相邻区域CDAA中并且彼此相邻的第一数据线DL1和第二数据线DL2连接。

由于第二数据输入线DIPL2的第一迂回线DETL1布置在中心相邻区域CDAA中并且在第二方向DR2上延伸，因此第一迂回线DETL1可布置成与第一数据线DL1和第二数据线DL2中的一个相邻。

在实施方式中，连接到第一解复用电路DMC1的第一数据线DL1和第二数据线DL2中的一个(例如，第一数据线DL1)可布置成与第一迂回线DETL1相邻。

在这样的实施方式中，连接到第一解复用电路DMC1的第一数据线DL1和第二数据线DL2中的另一个(即，第二数据线DL2)可布置成与第二电压辅助线VSAL相邻。

布置在第二解复用区域DMXA2中的第二解复用电路DMC2的输出端子可与布置在边缘相邻区域EDAA中并彼此相邻的第三数据线DL3和第四数据线DL4连接。

由于第二数据输入线DIPL2的第三迂回线DETL3布置在边缘相邻区域EDAA中并且在第二方向DR2上延伸，因此第三迂回线DETL3可布置成与第三数据线DL3和第四数据线DL4中的一个相邻。

在实施方式中，连接到第二解复用电路DMC2的第三数据线DL3和第四数据线DL4中的一个(例如，第三数据线DL3)可布置成与第三迂回线DETL3相邻。

在这样的实施方式中，连接到第二解复用电路DMC2的第三数据线DL3和第四数据线DL4中的另一个(即，第四数据线DL4)可布置成与第二电压辅助线VSAL相邻。

根据实施方式，电路阵列层120还可包括第一电压辅助线VDAL，第一电压辅助线VDAL布置在显示区域DA中，第一电压辅助线VDAL在第一方向DR1上延伸并且电连接到第一电压供给线VDSPL。

另外，电路阵列层120还可包括第二电压子线VSSBL(参见图17)，第二电压子线VSSBL布置在显示区域DA的一般区域GA中，第二电压子线VSSBL在第一方向DR1上延伸并且电连接到第二电压供给线VSSPL。

第二迂回线DETL2布置在解复用相邻区域DAA中并且在第一方向DR1上延伸。

相应地，第一电压辅助线VDAL可布置成在解复用相邻区域DAA中与第二迂回线DETL2相邻并且在一般区域GA中与第二电压子线VSSBL相邻。

换言之，在解复用相邻区域DAA中，第一电压辅助线VDAL和第二迂回线DETL2可在第二方向DR2上交替地布置。

另外，在一般区域GA中，第一电压辅助线VDAL和第二电压子线VSSBL可在第二方向DR2上交替地布置。

电路阵列层120还可包括第一虚设线DML1和第二虚设线DML2，第一虚设线DML1分别与第一迂回线DETL1和第三迂回线DETL3对齐，第一虚设线DML1分别与第一迂回线DETL1的在第二方向DR2上的一侧和第三迂回线DETL3的在第二方向DR2上的一侧间隔开并且在第二方向DR2上延伸，第二虚设线DML2布置成与第二迂回线DETL2对齐，第二虚设线DML2分别与第二迂回线DETL2的在第一方向DR1上的两侧间隔开并且在第一方向DR1上延伸。

在这样的实施方式中，由于除了第二电压辅助线VSAL、第一电压辅助线VDAL和第二电压子线VSSBL之外还提供了第一虚设线DML1和第二虚设线DML2，因此可有效地防止仅布置在显示区域DA的一部分中的解复用迂回线DETL(第一迂回线DETL1、第二迂回线DETL2和第三迂回线DETL3)在视觉上被识别。

第一电压供给线VDSPL和第二电压供给线VSSPL中的每个的一部分可与多个解复用电路DMC重叠。

也就是说，在解复用区域DMXA中，除了解复用电路DMC之外，还布置有第一电压供给线VDSPL和第二电压供给线VSSPL中的每个的一部分。

通过这种方式，防止非显示区域NDA的宽度增加多达解复用区域DMXA的宽度是可能的。如上所述，通过形成解复用区域DMXA，非显示区域NDA的宽度不大幅增加，以使得可有利于减小非显示区域NDA的宽度。

根据实施方式，电路阵列层120还可包括连接到第一电压供给线VDSPL并且布置在弯曲区域BA中的第一电压弯曲线VDBDL、连接到第二电压供给线VSSPL并且布置在弯曲区域BA中的第二电压弯曲线VSBDL、连接到第一电压弯曲线VDBDL并且布置在第二副区域SB2中的第一电压焊盘线VDPDL以及连接到第二电压弯曲线VSBDL并且布置在第二副区域SB2中的第二电压焊盘线VSPDL。

尽管未在附图中示出，但是第一电压焊盘线VDPDL和第二电压焊盘线VSPDL可连接到不同的信号焊盘SPD。

如上所述，根据实施方式的显示装置10包括连接在显示驱动电路200与数据线DL之间的解复用电路DMC。相应地，显示驱动电路200的输出端子不直接连接到数据线DL，而是连接到比数据线DL少的解复用电路DMC。

也就是说，连接到显示驱动电路200的第一数据供给线DSPL1和第二数据供给线DSPL2的数量、连接到第一数据供给线DSPL1和第二数据供给线DSPL2的第一数据弯曲线DBDL1和第二数据弯曲线DBDL2的数量、连接到第一数据弯曲线DBDL1和第二数据弯曲线DBDL2的第一数据输入线DIPL1和第二数据输入线DIPL2的数量以及解复用电路DMC的数量可与包括在解复用电路DMC中的每个中的解复用晶体管的数量成反比，并且可各自小于数据线DL的数量。

因此，随着布置在第二副区域SB2中的第一数据供给线DSPL1和第二数据供给线DSPL2的数量减少，第一数据供给线DSPL1与第二数据供给线DSPL2之间的间距能够增加，或者第二副区域SB2的宽度能够减小。

随着布置在弯曲区域BA中的第一数据弯曲线DBDL1和第二数据弯曲线DBDL2的数量减少，第一数据弯曲线DBDL1与第二数据弯曲线DBDL2之间的间距能够增加，或者弯曲区域BA的宽度能够减小。

也就是说，能够在不减少可能影响分辨率的数据线DL的数量的情况下增加布置在副区域SBA中的线之间的间距。

另外，与布置在第二解复用区域DMXA2中的第二解复用电路DMC2连接的第二数据输入线DIPL2不从第一副区域SB1延伸到第二解复用区域DMXA2，而是从第一副区域SB1迂回到第一解复用区域DMXA1和显示区域DA以延伸到第二解复用区域DMXA2。

通过这种方式，第二解复用区域DMXA2的布置有第二解复用电路DMC2的较小区域被分配给用于第二数据输入线DIPL2的布置。也就是说，由于与主区域MA的拐角对应的第二解复用区域DMXA2的宽度能够减小，因此可有利于减小非显示区域NDA的宽度。

图6是示出图5的像素驱动器的实例的等效电路图。图7是示出图5的像素驱动器的另一实例的等效电路图。

电路阵列层120包括分别与多个发射区域EA相关联的多个像素驱动器PXD。多个像素驱动器PXD分别向布置在发光阵列层130中的多个发光元件LEL供给驱动电流。

多个像素驱动器PXD中的每个可包括驱动晶体管DT、至少一个开关元件和至少一个电容器。

参照图6，在实施方式中，包括在电路阵列层120中的多个像素驱动器PXD中的一个可包括驱动晶体管DT、包含第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6的开关元件(开关晶体管)以及电容器C1。

在这样的实施方式中，电路阵列层120的连接到扫描驱动电路区域SCDA的扫描驱动电路的扫描线可包括与第一晶体管ST1和第二晶体管ST2中的每个的栅电极连接的写入扫描线GWL、连接到第三晶体管ST3的栅电极的初始化扫描线GIL、连接到第四晶体管ST4的栅电极的控制扫描线GCL以及与第五晶体管ST5和第六晶体管ST6中的每个的栅电极连接的发射控制线ECL。

驱动晶体管DT在第一电压线VDL与第二电压线VSL之间与发光元件LEL串联连接。

驱动晶体管DT的第一电极可通过第五晶体管ST5连接到第一电压线VDL。

另外，驱动晶体管DT的第一电极可通过第二晶体管ST2连接到数据线DL。

驱动晶体管DT的第二电极可通过第六晶体管ST6连接到发光元件LEL。

电容器C1连接在第一电压线VDL与驱动晶体管DT的栅电极之间。也就是说，驱动晶体管DT的栅电极可通过电容器C1连接到第一电压线VDL。

相应地，当数据线DL的数据信号施加到驱动晶体管DT的第一电极时，驱动晶体管DT生成与数据信号对应的漏-源电流。驱动晶体管DT的漏-源电流供给为发光元件LEL的驱动电流。

发光元件LEL发射具有与驱动晶体管DT的驱动电流对应的亮度的光。

发光元件LEL可包括彼此面对的阳电极AND(参见图10)和阴电极CTD(参见图10)以及在阳电极AND与阴电极CTD之间的发射材料层EML(参见图10)。

在实施方式中，例如，发光元件LEL可为具有包括有机发光材料或由其制成的发射层的有机发光二极管。替代性地，发光元件LEL可为包括包含无机半导体或由其制成的发射层的无机发光元件。替代性地，发光元件LEL可为具有量子点发射层的量子点发光元件。替代性地，发光元件LEL可为微型发光二极管。

在图6中，与发光元件LEL并联连接的电容器Cel代表阳电极AND与阴电极CTD之间的寄生电容。

第一晶体管ST1连接在驱动晶体管DT的栅电极与驱动晶体管DT的第二电极之间。

第二晶体管ST2连接在驱动晶体管DT的第一电极与数据线DL之间。

第一晶体管ST1和第二晶体管ST2中的每个的栅电极连接到写入扫描线GWL。

当通过写入扫描线GWL供给写入扫描信号时，第一晶体管ST1和第二晶体管ST2导通，并且驱动晶体管DT的栅电极和第二电极通过导通的第一晶体管ST1而处于相同电位。另外，数据线DL的数据信号通过导通的第二晶体管ST2供给到驱动晶体管DT的第一电极。

当驱动晶体管DT的第一电极与栅电极之间的电压差变得大于阈值电压时，驱动晶体管DT导通，以在驱动晶体管DT的第一电极与第二电极之间生成漏-源电流。

第三晶体管ST3连接在驱动晶体管DT的栅电极与栅极初始化电压线VGIL之间。第三晶体管ST3的栅电极连接到初始化扫描线GIL。

当通过初始化扫描线GIL供给初始化扫描信号时，第三晶体管ST3导通。此时，驱动晶体管DT的栅电极通过导通的第三晶体管ST3连接到栅极初始化电压线VGIL，以使得驱动晶体管DT的栅电极的电位初始化为栅极初始化电压线VGIL的第一初始化电压。

第四晶体管ST4连接在发光元件LEL的阳电极AND与阳极初始化电压线VAIL之间。第四晶体管ST4的栅电极连接到控制扫描线GCL。

当通过控制扫描线GCL供给控制扫描信号时，第四晶体管ST4导通。此时，发光元件LEL的阳电极AND通过导通的第四晶体管ST4连接到阳极初始化电压线VAIL，以使得发光元件LEL的阳电极AND的电位初始化为阳极初始化电压线VAIL的第二初始化电压。

第五晶体管ST5连接在驱动晶体管DT的第一电极与第一电压线VDL之间。

第六晶体管ST6连接在驱动晶体管DT的第二电极与发光元件LEL的阳电极AND之间。

第五晶体管ST5和第六晶体管ST6中的每个的栅电极连接到发射控制线ECL。

当通过发射控制线ECL供给发射控制信号时，驱动晶体管DT和发光元件LEL串联连接在第一电压线VDL与第二电压线VSL之间，以使得发光元件LEL基于通过驱动晶体管DT的驱动电流来发射光。

在实施方式中，如图6中所示，包括在像素驱动器PXD中的驱动晶体管DT以及一个或多个开关元件(例如，第一晶体管ST1至第六晶体管ST6)可所有实现为p型晶体管，例如，p型金属氧化物半导体场效应晶体管(MOSFET)。

在这样的实施方式中，写入扫描线GWL、初始化扫描线GIL、控制扫描线GCL和发射控制线ECL中的所有可供给低电平导通信号。

替代性地，不像图6中所示的那样，包括在像素驱动器PXD中的驱动晶体管DT和开关元件ST1至ST6(在本文中，开关元件ST1至ST6可是指第一晶体管ST1至第六晶体管ST6)中的一些可实现为p型MOSFET，并且其它可实现为n型晶体管，例如，n型MOSFET。在这样的实施方式中，实现为p型MOSFET的开关元件和实现为n型MOSFET的开关元件可包括彼此不同的半导体材料的有源层。因此，像素驱动器PXD的宽度能够因有源层的堆叠结构而减小，从而提高分辨率。

例如，根据如图7中所示的替代性实施方式，像素驱动器PXD包括驱动晶体管DT和一个或多个开关元件(例如，第一晶体管ST1至第六晶体管ST6)。在这样的实施方式中，驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6可为各自具有包括多晶硅半导体材料或由其制成的有源层的p型MOSFET。第一晶体管ST1和第三晶体管ST3可为各自具有氧化物半导体材料的有源层的n型MOSFET。

在这样的实施方式中，不像第二晶体管ST2那样，第一晶体管ST1可由高电平导通信号导通，并且因此第一晶体管ST1的栅电极可不连接到写入扫描线GWL，而是可连接到单独的写入扫描线GWL'。

替代性地，尽管未在附图中示出，但是根据另一替代性实施方式，开关元件ST1至ST6之中除了第一晶体管ST1和第三晶体管ST3之外，第四晶体管ST4也可为n型MOSFET。在这样的实施方式中，控制扫描线GCL可发送高电平导通信号。

图8是示出图5的两个相邻的像素驱动器的半导体层、第一导电层、第二导电层和第三导电层的实例的平面视图。图9是示出两个相邻的像素驱动器的实例的平面视图。图10是示出沿图8和图9的线G-G'截取的实例的剖视图。

在实施方式中，参照图8至图10，显示装置10的电路阵列层120可具有包括在衬底110上的半导体层SEL(参见图8)、在覆盖半导体层SEL的第一栅极介电层122(参见图10)上的第一导电层CDL1(参见图8)、在覆盖第一导电层CDL1的第二栅极介电层123(参见图10)上的第二导电层CDL2(参见图8)、在覆盖第二导电层CDL2的层间介电层124(参见图10)上的第三导电层CDL3(参见图8)、在覆盖第三导电层CDL3的第一平坦化层125(参见图10)上的第四导电层CDL4(参见图9)、在覆盖第四导电层CDL4的第二平坦化层126(参见图10)上的第五导电层CDL5(参见图9)、覆盖第五导电层CDL5的第三平坦化层127(参见图10)的结构。

另外，发光阵列层130可布置在第三平坦化层127上。

图8示出了与图6的等效电路图对应的像素驱动器PXD的半导体层SEL、第一导电层CDL1、第二导电层CDL2和第三导电层CDL3。图9结合图8示出了与图6的等效电路图对应的像素驱动器PXD的第四导电层CDL4和第五导电层CDL5。

参照图8，半导体层SEL可包括驱动晶体管DT和第一晶体管ST1至第六晶体管ST6的沟道区CHDT、CH1-1、CH1-2、CH2、CH3-1、CH3-2、CH4、CH5和CH6、源电极SDT、S1-1、S1-2、S2、S3-1、S3-2、S4、S5和S6以及漏电极DDT、D1-1、D1-2、D2、D3-1、D3-2、D4、D5和D6。

第一导电层CDL1可包括驱动晶体管DT和第一晶体管ST1至第六晶体管ST6的栅电极GDT、G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6。

另外，第一导电层CDL1还可包括连接到第一晶体管ST1至第六晶体管ST6的栅电极GDT、G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6的扫描线，即，写入扫描线GWL、初始化扫描线GIL、发射控制线ECL和控制扫描线GCL。写入扫描线GWL、初始化扫描线GIL、发射控制线ECL和控制扫描线GCL在第一方向DR1上延伸。

第二导电层CDL2可包括连接到第三晶体管ST3的漏电极D3-2以传送第一初始化电压的栅极初始化电压线VGIL以及连接到第四晶体管ST4的漏电极D4以传送第二初始化电压的阳极初始化电压线VAIL。栅极初始化电压线VGIL和阳极初始化电压线VAIL可在第一方向DR1上延伸。

第一电压线VDL可包括在第一方向DR1上延伸的第一电压横向辅助线VDSBL1和在第二方向DR2上延伸的第二电压纵向辅助线VDSBL2。

第二导电层CDL2还可包括第一电压横向辅助线VDSBL1。

第三导电层CDL3可包括第二电压纵向辅助线VDSBL2。

第三导电层CDL3还可包括栅极初始化电压辅助线VGIAL和阳极初始化电压辅助线VAIAL。

栅极初始化电压辅助线VGIAL可通过第一初始化接触孔VICH1电连接到栅极初始化电压线VGIL并且可在第二方向DR2上延伸。

阳极初始化电压辅助线VAIAL可通过第三初始化接触孔VACH1电连接到阳极初始化电压线VAIL并且可在第二方向DR2上延伸。

第二电压纵向辅助线VDSBL2可电连接到第一电压横向辅助线VDSBL1。

在这样的实施方式中，驱动晶体管DT可包括沟道区CHDT、连接到沟道区CHDT的相对两侧的源电极SDT和漏电极DDT以及与沟道区CHDT重叠的栅电极GDT。

驱动晶体管DT的源电极SDT可连接到第二晶体管ST2的漏电极D2和第五晶体管ST5的漏电极D5。

驱动晶体管DT的漏电极DDT可连接到第一晶体管ST1的第一第一晶体管ST1-1的源电极S1-1和第六晶体管ST6的源电极S6。

驱动晶体管DT的沟道区CHDT、源电极SDT和漏电极DDT可由半导体层SEL形成(或由其一部分限定)。源电极SDT和漏电极DDT可通过将离子或杂质掺杂到半导体层SEL的半导体材料中以使得它们(即，其掺杂部分)变得导电来形成。

驱动晶体管DT的栅电极GDT可由第一导电层CDL1形成。

第一晶体管ST1可包括彼此串联连接的第一第一晶体管ST1-1和第二第一晶体管ST1-2。

第一第一晶体管ST1-1可包括沟道区CH1-1、连接到沟道区CH1-1的相对两侧的源电极S1-1和漏电极D1-1以及与沟道区CH1-1重叠并且由写入扫描线GWL的一部分形成的栅电极G1-1。

第一第一晶体管ST1-1的源电极S1-1可连接到驱动晶体管DT的漏电极DDT。

第一第一晶体管ST1-1的漏电极D1-1可连接到第二第一晶体管ST1-2的源电极S1-2。

第二第一晶体管ST1-2可包括沟道区CH1-2、连接到沟道区CH1-2的相对两侧的源电极S1-2和漏电极D1-2以及与沟道区CH1-2重叠并且由写入扫描线GWL的突起形成的栅电极G1-2。

第二第一晶体管ST1-2的源电极S1-2可连接到第一第一晶体管ST1-1的漏电极D1-1。

第二第一晶体管ST1-2的漏电极D1-2可连接到第一第三晶体管ST3-1的源电极S3-1。

第一第一晶体管ST1-1的沟道区CH1-1、源电极S1-1和漏电极D1-1以及第二第一晶体管ST1-2的沟道区CH1-2、源电极S1-2和漏电极D1-2可由半导体层SEL形成。第一第一晶体管ST1-1和第二第一晶体管ST1-2的源电极S1-1和S1-2以及漏电极D1-1和D1-2可通过将离子或杂质掺杂到半导体层SEL的半导体材料中以使得其掺杂部分变得导电来形成。

第一第一晶体管ST1-1和第二第一晶体管ST1-2的栅电极G1-1和G1-2可由通过第一导电层CDL1形成的写入扫描线GWL的不同的部分形成。

驱动晶体管DT的栅电极DTG可通过第一接触孔CT1连接到第一连接电极CE1，并且第一连接电极CE1可通过第二接触孔CT2连接到第二第一晶体管ST1-2的漏电极D1-2。

第一连接电极CE1可由第三导电层CDL3形成。

第二晶体管ST2可包括沟道区CH2、连接到沟道区CH2的相对两侧的源电极S2和漏电极D2以及与沟道区CH2重叠并且由写入扫描线GWL的另一部分形成的栅电极G2。

第二晶体管ST2的源电极S2可通过第四接触孔CT4连接到第二连接电极CE2。

第二晶体管ST2的漏电极D2可连接到驱动晶体管DT的源电极SDT和第五晶体管ST5的漏电极D5。

第二晶体管ST2的沟道区CH2、源电极S2和漏电极D2可由半导体层SEL形成。源电极S2和漏电极D2可通过将离子或杂质掺杂到半导体层SEL的半导体材料中以使得其掺杂部分变得导电来形成。

第二晶体管ST2的栅电极G2可由通过第一导电层CDL1形成的写入扫描线GWL的一部分形成。

第二连接电极CE2可由第三导电层CDL3形成。

第三晶体管ST3可包括彼此串联连接的第一第三晶体管ST3-1和第二第三晶体管ST3-2。

第一第三晶体管ST3-1可包括沟道区CH3-1、连接到沟道区CH3-1的相对两侧的源电极S3-1和漏电极D3-1以及与沟道区CH3-1重叠的栅电极G3-1。

第一第三晶体管ST3-1的源电极S3-1可连接到第二第一晶体管ST1-2的漏电极D1-2。

第一第三晶体管ST3-1的漏电极D3-1可连接到第二第三晶体管ST3-2的源电极S3-2。

第二第三晶体管ST3-2可包括沟道区CH3-2、连接到沟道区CH3-2的相对两侧的源电极S3-2和漏电极D3-2以及与沟道区CH3-2重叠的栅电极G3-2。

第二第三晶体管ST3-2的漏电极D3-2可通过第二初始化接触孔VICH2连接到栅极初始化电压辅助线VGIAL。

第一第三晶体管ST3-1的沟道区CH3-1、源电极S3-1和漏电极D3-1以及第二第三晶体管ST3-2的沟道区CH3-2、源电极S3-2和漏电极D3-2可由半导体层SEL形成。第一第三晶体管ST3-1和第二第三晶体管ST3-2的源电极S3-1和S3-2以及漏电极D3-1和D3-2可通过将离子或杂质掺杂到半导体层SEL的半导体材料中以使得其掺杂部分变得导电来形成。

第一第三晶体管ST3-1和第二第三晶体管ST3-2的栅电极G3-1和G3-2可由通过第一导电层CDL1形成的初始化扫描线GIL的不同的部分形成。

电路阵列层120还可包括与第一第三晶体管ST3-1的源电极S3-1的至少一部分重叠的屏蔽电极SHE。

屏蔽电极SHE可由第二导电层CDL2形成。

屏蔽电极SHE可通过第三接触孔CT3连接到第二电压纵向辅助线VDSBL2。

屏蔽电极SHE还可与第一第一晶体管ST1-1的漏电极D1-1的一部分重叠。

第二电压纵向辅助线VDSBL2可通过第五接触孔CT5连接到第一电压横向辅助线VDSBL1。

第四晶体管ST4可包括沟道区CH4、连接到沟道区CH4的两侧的源电极S4和漏电极D4以及与沟道区CH4重叠并且由控制扫描线GCL的一部分形成的栅电极G4。

第四晶体管ST4的源电极S4可连接到第六晶体管ST6的漏电极D6。

第四晶体管ST4的漏电极D4可通过第四初始化接触孔VACH2连接到阳极初始化电压辅助线VAIAL。

第四晶体管ST4的沟道区CH4、源电极S4和漏电极D4可由半导体层SEL形成。源电极S4和漏电极D4可通过将离子或杂质掺杂到半导体层SEL的半导体材料中以使得其掺杂部分变得导电来形成。

第四晶体管ST4的栅电极G4可由通过第一导电层CDL1形成的控制扫描线GCL的一部分形成。

第五晶体管ST5可包括沟道区CH5、连接到沟道区CH5的相对两侧的源电极S5和漏电极D5以及与沟道区CH5重叠并且由发射控制线ECL的一部分形成的栅电极G5。

第五晶体管ST5的源电极S5可通过第六接触孔CT6连接到第二电压纵向辅助线VDSBL2。

第五晶体管ST5的漏电极D5可连接到驱动晶体管DT的源电极SDT。

第六晶体管ST6可包括沟道区CH6、连接到沟道区CH6的相对两侧的源电极S6和漏电极D6以及与沟道区CH6重叠并且由发射控制线ECL的另一部分形成的栅电极G6。

第六晶体管ST6的源电极S6可连接到驱动晶体管DT的漏电极DDT。

第六晶体管ST6的漏电极D6可连接到第四晶体管ST4的源电极S4，并且可通过第七接触孔CT7连接到第三连接电极CE3。

第三连接电极CE3可由第三导电层CDL3形成。

第五晶体管ST5的沟道区CH5、源电极S5和漏电极D5可由半导体层SEL形成。源电极S5和漏电极D5可通过将离子或杂质掺杂到半导体层SEL的半导体材料中以使得其掺杂部分变得导电来形成。

第六晶体管ST6的沟道区CH6、源电极S6和漏电极D6可由半导体层SEL形成。源电极S6和漏电极D6可通过将离子或杂质掺杂到半导体层SEL的半导体材料中以使得其掺杂部分变得导电来形成。

第五晶体管ST5和第六晶体管ST6的栅电极G5和G6可分别由通过第一导电层CDL1形成的发射控制线ECL的不同的部分形成。

电容器C1可由彼此重叠的第一电容器电极CAE1和第二电容器电极CAE2形成或限定。

第一电容器电极CAE1可由通过第一导电层CDL1形成的驱动晶体管DT的栅电极GDT的一部分形成。

第二电容器电极CAE2可由通过第二导电层CDL2形成的第一电压横向辅助线VDSBL1的一部分形成。

第二连接电极CE2通过第四接触孔CT4连接到第二晶体管ST2的源电极S2。

参照图9，第二迂回线DETL2、第二虚设线DML2(参见图5)、第一电压辅助线VDAL和第二电压子线VSSBL(参见图17)中的每个可在第一方向DR1上延伸并且可由第四导电层CDL4形成。

另外，数据线DL、第一迂回线DETL1、第三迂回线DELT3(参见图5)、第一虚设线DML1和第二电压辅助线VSAL中的每个可在第二方向DR2上延伸并且可由第五导电层CDL5形成。

第四连接电极CE4可由第四导电层CDL4形成并且可通过第十接触孔CT10连接到第二连接电极CE2。

由第五导电层CDL5形成的数据线DL可通过第十一接触孔CT11连接到第四连接电极CE4。

相应地，第二晶体管ST2的源电极S2可通过第二连接电极CE2和第四连接电极CE4连接到数据线DL。

第一电压辅助线VDAL可通过第十二接触孔CT12电连接到第三导电层CDL3的第二电压纵向辅助线VDSBL2。

如图8中所示，由第三导电层CDL3形成的第三连接电极CE3可通过第七接触孔CT7连接到由半导体层SEL形成的第四晶体管ST4的源电极S4和第六晶体管ST6的漏电极D6。

如图9中所示，由第四导电层CDL4形成的第五连接电极CE5可通过第八接触孔CT8连接到第三连接电极CE3。

由第五导电层CDL5形成的第六连接电极CE6可通过第九接触孔CT9连接到第五连接电极CE5。

相应地，第六连接电极CE6可通过第三连接电极CE3和第五连接电极CE5连接到第四晶体管ST4的源电极S4和第六晶体管ST6的漏电极D6。

如图10中所示，第六连接电极CE6可通过穿透第三平坦化层127的阳极接触孔ANCT连接到发光元件LEL的阳电极AND。

在第二方向DR2上延伸并且由第五导电层CDL5形成的第一迂回线DETL1可通过第一迂回连接孔DETH1连接到在第一方向DR1上延伸并且由第四导电层CDL4形成的第二迂回线DETL2。

如图10中所示，电路阵列层120可包括在衬底110上的半导体层SEL、在覆盖半导体层SEL的第一栅极介电层122上的第一导电层CDL1、在覆盖第一导电层CDL1的第二栅极介电层123上的第二导电层CDL2、在覆盖第二导电层CDL2的层间介电层124上的第三导电层CDL3、在覆盖第三导电层CDL3的第一平坦化层125上的第四导电层CDL4、在覆盖第四导电层CDL4的第二平坦化层126上的第五导电层CDL5、覆盖第五导电层CDL5的第三平坦化层127。

电路阵列层120还可包括布置在衬底110与半导体层SEL之间的缓冲层121。

缓冲层121可保护电路阵列层120和发光阵列层130免受通过衬底110渗透的湿气影响，并且可包括至少一个无机膜或由其制成(或由其限定)。

在实施方式中，例如，缓冲层121可包括各自包含氮化硅、氮氧化硅、氧化硅、氧化钛或氧化铝的多个无机膜彼此交替堆叠的多层膜或由其制成。

半导体层SEL可布置在缓冲层121上并且可包括诸如多晶硅、单晶硅、低温多晶硅和非晶硅的硅半导体或由其制成。

半导体层SEL可包括布置在像素驱动器PXD中的驱动晶体管DT和开关元件ST1至ST6的沟道区CHDT、CH1-1、CH1-2、CH2、CH3-1、CH3-2、CH4、CH5和CH6。

另外，半导体层SEL还可包括驱动晶体管DT和开关元件ST1至ST6(参见图8)的源电极SDT、S1-1、S1-2、S2、S3-1、S3-2、S4、S5和S6以及漏电极DDT、D1-1、D1-2、D2、D3-1、D3-2、D4、D5和D6。

半导体层SEL的与驱动晶体管DT和开关元件ST1至ST6的源电极SDT、S1-1、S1-2、S2、S3-1、S3-2、S4、S5和S6以及漏电极DDT、D1-1、D1-2、D2、D3-1、D3-2、D4、D5和D6相关联的其它部分可掺杂有离子或杂质以导电。

在这样的实施方式中，半导体层SEL的与驱动晶体管DT和开关元件ST1至ST6(参见图8)的沟道区CHDT、CH1-1、CH1-2、CH2、CH3-1、CH3-2、CH4、CH5和CH6相关联的部分通过栅电极GDT、G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6而未被掺杂，以保持半导体的依据电位差形成作为载流子的路径的沟道的特性。

第一栅极介电层122可布置在缓冲层121上并且可包括覆盖半导体层SEL的无机膜或由其制成。

在实施方式中，例如，第一栅极介电层122可包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机膜或由其制成。

第一导电层CDL1布置在第一栅极介电层122上。

第一导电层CDL1可包括布置在像素驱动器PXD中的驱动晶体管DT和开关元件ST1至ST6的栅电极GDT、G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6。

另外，第一导电层CDL1还可包括与布置在像素驱动器PXD中的第一晶体管ST1至第六晶体管ST6的栅电极G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6连接并且在第一方向DR1上延伸的写入扫描线GWL、初始化扫描线GIL、控制扫描线GCL和发射控制线ECL。

第一导电层CDL1可包括选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金的单层或多层、或者由其制成。

第二栅极介电层123可布置在第一栅极介电层122上并且可包括覆盖第一导电层CDL1的无机膜或由其制成。

在实施方式中，例如，第二栅极介电层123可包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机膜或由其制成。

第二导电层CDL2布置在第二栅极介电层123上。

第二导电层CDL2可包括屏蔽电极SHE、第一电压横向辅助线VDSBL1、栅极初始化电压线VGIL和阳极初始化电压线VAIL。

第二导电层CDL2可包括选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金的单层或多层、或者由其制成。

层间介电层124可布置在第二栅极介电层123上并且可包括覆盖第二导电层CDL2的无机膜或由其制成。

在实施方式中，例如，层间介电层124可包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机膜或由其制成。

第三导电层CDL3布置在层间介电层124上。

第三导电层CDL3可包括第一连接电极CE1、第二连接电极CE2、第三连接电极CE3、第二电压纵向辅助线VDSBL2、栅极初始化电压辅助线VGIAL和阳极初始化电压辅助线VAIAL。

参照图8和图10，第一接触孔CT1、第二接触孔CT2、第三接触孔CT3、第四接触孔CT4、第五接触孔CT5、第六接触孔CT6和第七接触孔CT7可限定在像素驱动器PXD中。

第一接触孔CT1用于将第一连接电极CE1和驱动晶体管DT的栅电极GDT彼此连接。

第一接触孔CT1可与驱动晶体管DT的栅电极GDT的一部分相关联并且可穿过第二栅极介电层123和层间介电层124限定。相应地，由第三导电层CDL3形成的第一连接电极CE1可通过第一接触孔CT1电连接到驱动晶体管DT的由第一导电层CDL1形成的栅电极GDT。

第二接触孔CT2用于将第二第一晶体管ST1-2的漏电极D1-2和第一第三晶体管ST3-1的源电极S3-1中的一个与第一连接电极CE1彼此连接。第二第一晶体管ST1-2的漏电极D1-2和第一第三晶体管ST3-1的源电极S3-1彼此连接。

第二接触孔CT2可与第二第一晶体管ST1-2的漏电极D1-2和第一第三晶体管ST3-1的源电极S3-1中的一个相关联并且可穿过第一栅极介电层122、第二栅极介电层123和层间介电层124限定。相应地，由第三导电层CDL3形成的第一连接电极CE1可通过第二接触孔CT2电连接到由半导体层SEL形成的第二第一晶体管ST1-2的漏电极D1-2和第一第三晶体管ST3-1的源电极S3-1。

另外，驱动晶体管DT的栅电极GDT可通过第一接触孔CT1、第二接触孔CT2和第一连接电极CE1电连接到第二第一晶体管ST1-2的漏电极D1-2和第一第三晶体管ST3-1的源电极S3-1。

第三接触孔CT3用于将屏蔽电极SHE和第二电压纵向辅助线VDSBL2彼此连接。

第三接触孔CT3可与第二电压纵向辅助线VDSBL2的一部分相关联并且可穿过层间介电层124限定。相应地，由第二导电层CDL2形成的屏蔽电极SHE可通过第三接触孔CT3电连接到由第三导电层CDL3形成的第二电压纵向辅助线VDSBL2。

第四接触孔CT4用于将第二连接电极CE2和第二晶体管ST2的源电极S2彼此连接。

第四接触孔CT4可与第二晶体管ST2的源电极S2的一部分相关联并且可穿过第一栅极介电层122、第二栅极介电层123和层间介电层124限定。相应地，由第三导电层CDL3形成的第二连接电极CE2可通过第四接触孔CT4电连接到第二晶体管ST2的由半导体层SEL形成的源电极S2。

第五接触孔CT5用于将第一电压横向辅助线VDSBL1和第二电压纵向辅助线VDSBL2彼此连接。

第五接触孔CT5可与第一电压横向辅助线VDSBL1的一部分相关联并且可穿过层间介电层124限定。相应地，由第三导电层CDL3形成的第二电压纵向辅助线VDSBL2可通过第五接触孔CT5电连接到由第二导电层CDL2形成的第一电压横向辅助线VDSBL1。

第六接触孔CT6用于将第二电压纵向辅助线VDSBL2和第五晶体管ST5的源电极S5彼此连接。

第六接触孔CT6可与第五晶体管ST5的源电极S5的一部分相关联并且可穿过第一栅极介电层122、第二栅极介电层123和层间介电层124限定。相应地，由第三导电层CDL3形成的第二电压纵向辅助线VDSBL2可通过第六接触孔CT6电连接到第五晶体管ST5的由半导体层SEL形成的源电极S5。

第七接触孔CT7用于将第三连接电极CE3和第六晶体管ST6的漏电极D6彼此连接。

第七接触孔CT7可与第六晶体管ST6的漏电极D6的一部分相关联并且可穿过第一栅极介电层122、第二栅极介电层123和层间介电层124限定。相应地，由第三导电层CDL3形成的第三连接电极CE3可通过第七接触孔CT7电连接到第六晶体管ST6的由半导体层SEL形成的漏电极D6。

第三导电层CDL3可具有包括能够防止离子的扩散的低电阻金属层以及分别布置在低电阻金属层上和下的金属层的多层结构。

在实施方式中，例如，第三导电层CDL3可具有金属层的堆叠结构，并且第三导电层CDL3的金属层中的每个可包括选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或由其制成。

在实施方式中，低电阻金属层可包括选自铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或由其制成。

能够防止离子的扩散的金属层可包括钛(Ti)或由其制成。

在实施方式中，例如，第三导电层CDL3可具有钛(Ti)/铝(Al)/钛(Ti)的堆叠结构(Ti/Al/Ti)。

覆盖第三导电层CDL3的第一平坦化层125可由包括诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机材料的有机膜形成。

第四导电层CDL4布置在第一平坦化层125上。

如图9中所示，第四导电层CDL4可包括第二电压子线VSSBL(参见图17)、第二迂回线DETL2、第二虚设线DML2(参见图5)、第一电压辅助线VDAL、第四连接电极CE4和第五连接电极CE5。

第四导电层CDL4可包括选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金的单层或多层、或者由其制成。

像第三导电层CDL3那样，第四导电层CDL4可具有金属层的堆叠结构，并且第四导电层CDL4的金属层中的每个可由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种制成。

在实施方式中，例如，第四导电层CDL4可具有钛(Ti)/铝(Al)/钛(Ti)的堆叠结构(Ti/Al/Ti)。

覆盖第四导电层CDL4的第二平坦化层126可由包括诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机材料的有机膜形成。

第五导电层CDL5布置在第二平坦化层126上。

如图9中所示，第五导电层CDL5可包括数据线DL、第一迂回线DETL1、第三迂回线DETL3(参见图5)、第一虚设线DML1、第二电压辅助线VSAL和第六连接电极CE6。

第五导电层CDL5可由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金的单层或多层制成。

如图10中所示，覆盖第五导电层CDL5的第三平坦化层127可由包括诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机材料的有机膜形成。

参照图9和图10，第八接触孔CT8、第九接触孔CT9、第十接触孔CT10和第十一接触孔CT11还可限定在像素驱动器PXD中。

第八接触孔CT8用于将第五连接电极CE5和第三连接电极CE3彼此连接。

第八接触孔CT8可对准第三连接电极CE3的一部分并且可穿过第一平坦化层125限定。相应地，由第四导电层CDL4形成的第五连接电极CE5可通过第八接触孔CT8电连接到由第三导电层CDL3形成的第三连接电极CE3。

第九接触孔CT9用于将第五连接电极CE5和第六连接电极CE6彼此连接。

第九接触孔CT9可与第五连接电极CE5的另一部分相关联并且可穿过第二平坦化层126限定。相应地，由第五导电层CDL5形成的第六连接电极CE6可通过第九接触孔CT9电连接到由第四导电层CDL4形成的第五连接电极CE5。

第十接触孔CT10用于将第四连接电极CE4和第二连接电极CE2彼此连接。

第十接触孔CT10可与第二连接电极CE2的一部分相关联并且可穿过第一平坦化层125限定。相应地，由第四导电层CDL4形成的第四连接电极CE4可通过第十接触孔CT10电连接到由第三导电层CDL3形成的第二连接电极CE2。

第十一接触孔CT11用于将第四连接电极CE4和数据线DL彼此连接。

第十一接触孔CT11可与第四连接电极CE4的另一部分相关联并且可穿过第二平坦化层126限定。相应地，由第五导电层CDL5形成的数据线DL可通过第十一接触孔CT11电连接到由第四导电层CDL4形成的第四连接电极CE4。

如图10中所示，发光阵列层130可布置在电路阵列层120的第三平坦化层127上。

例如，发光阵列层130可包括多个阳电极AND、像素限定层PDL、多个发射材料层EML和阴电极CTD，多个阳电极AND布置在第三平坦化层127上，多个阳电极AND分别与多个发射区域EA相关联并且电连接到多个像素驱动器PXD，像素限定层PDL布置在第三平坦化层127上，像素限定层PDL与在多个发射区域EA之间的非发射区域NEA相关联并且覆盖阳电极AND的边缘，多个发射材料层EML分别与多个发射区域EA相关联并且分别布置在多个阳电极AND上，阴电极CTD与多个发射区域EA相关联，阴电极CTD布置在像素限定层PDL和发射材料层EML上并且连接到第二电压供给线VSSPL。

阳电极AND可通过限定在第三平坦化层127中的阳极接触孔ANCT连接到第六连接电极CE6。

相应地，阳电极AND可通过第七接触孔CT7、第三连接电极CE3、第八接触孔CT8、第五连接电极CE5、第九接触孔CT9、第六连接电极CE6和阳极接触孔ANCT电连接到驱动晶体管DT的漏电极DDT。

像素限定层PDL可由有机膜形成。

发射材料层EML可包括有机发光材料。

尽管未在附图中示出，但是阳电极AND与发射材料层EML之间可布置有至少包括空穴传输材料的第一公共层(未示出)。

另外，发射材料层EML与阴电极CTD之间可布置有至少包括电子传输材料的第二公共层(未示出)。

阴电极CTD可布置在整个显示区域DA中。

尽管未在附图中示出，但是在非显示区域NDA(例如，参见图5)中阴电极CTD可连接到第二电压供给线VSSPL。

相应地，发光阵列层130可包括分别布置在多个发射区域EA中并且各自具有包括彼此面对的阳电极AND和阴电极CTD以及介入在阳电极AND与阴电极CTD之间的发射材料层EML的结构的多个发光元件LEL。

发光阵列层130可用封装结构140覆盖，以用于阻挡氧或湿气的渗透。

封装结构140可覆盖发光阵列层130，并且可具有至少一个无机膜和至少一个有机膜彼此交替地堆叠的结构。

在实施方式中，例如，封装结构140可包括第一封装层141、第二封装层142和第三封装层143，第一封装层141覆盖阴电极CTD，第一封装层141在非显示区域NDA中与层间介电层124接触并且包括无机绝缘材料或由其制成，第二封装层142布置在第一封装层141上，第二封装层142布置在显示区域DA中并且包括有机绝缘材料或由其制成，第三封装层143覆盖第二封装层142，第三封装层143在非显示区域NDA中与第一封装层141接触并且包括无机绝缘材料或由其制成。

在下文中，将对实施方式进行更详细描述。

图11是示出根据实施方式的图5的解复用电路的等效电路图。

图11示出了解复用电路DMC连接到两个数据线DL的实施方式。

如图11中所示，根据实施方式的解复用电路DMC中的一个包括分别与两个输出端子相关联的两个解复用晶体管TDM1和TDM2。

两个解复用晶体管TDM1和TDM2的第一电极(例如，源电极)可连接到数据输入线DIPL。

两个解复用晶体管TDM1和TDM2的第二电极(例如，漏电极)可分别连接到第一数据输出线DMOL1和第二数据输出线DMOL2。

在实施方式中，在第一解复用电路DMC1中，第一解复用晶体管TDM1的第二电极可通过第一数据输出线DMOL1连接到第一数据线DL1，并且第二解复用晶体管TDM2的第二电极可通过第二数据输出线DMOL2连接到第二数据线DL2。

在实施方式中，在第二解复用电路DMC2中，第一解复用晶体管TDM1的第二电极可通过第一数据输出线DMOL1连接到第三数据线DL3，并且第二解复用晶体管TDM2的第二电极可通过第二数据输出线DMOL2连接到第四数据线DL4。

第一解复用晶体管TDM1的栅电极可连接到第一解复用控制线SCSL1，并且第二解复用晶体管TDM2的栅电极可连接到第二解复用控制线SCSL2。

第一解复用控制线SCSL1和第二解复用控制线SCSL2分别发送不同的相位的第一解复用控制信号SCS1和第二解复用控制信号SCS2。

在这样的实施方式中，第一解复用晶体管TDM1和第二解复用晶体管TDM2响应于不同的相位的第一解复用控制信号SCS1和第二解复用控制信号SCS2在不同的时段内导通。

因此，显示驱动电路200的通过数据输入线DIPL传送的数据驱动信号可通过在不同的时段内导通的第一解复用晶体管TDM1和第二解复用晶体管TDM2进行时分解复用。通过这种方式，相应的数据信号可在不同的时段内发送到与解复用电路DMC的输出端子连接的第一数据线DL1和第二数据线DL2。

图12是示出图5的部分E的实例的平面视图。图13是示出沿图12的线H-H'截取的实例的剖视图。

参照图12，解复用电路DMC中的每个可通过两个数据输出线DMOL连接到数据线DL之中的彼此相邻的两个数据线DL1和DL2(或者两个数据线DL3和DL4)。

如图5中所示，与第一解复用区域DMXA1的第一解复用电路DMC1的输入端子连接的第一数据输入线DIPL1从第一副区域SB1延伸到第一解复用区域DMXA1。

另外，连接到第二解复用区域DMXA2的第二解复用电路DMC2的输入端子的第二数据输入线DIPL2包括从第一副区域SB1延伸到第一解复用区域DMXA1的主输入线MIPL、布置在显示区域DA的解复用相邻区域DAA中的解复用迂回线DETL以及布置在第二解复用区域DMXA2中的迂回附加线DEAL。

如图12中所示，在第一解复用区域DMXA1中，主输入线MIPL可与第一数据输入线DIPL1平行地布置。

解复用迂回线DETL可包括在第二方向DR2上延伸并且布置在中心相邻区域CDAA中的第一迂回线DETL1、在第一方向DR1上延伸并且布置在解复用相邻区域DAA中的第二迂回线DETL2以及在第二方向DR2上延伸并且布置在边缘相邻区域EDAA中的第三迂回线DETL3。

在实施方式中，数据线DL可包括连接到第一解复用电路DMC1并且布置在中心相邻区域CDAA中的第一数据线DL1和第二数据线DL2以及连接到第二解复用电路DMC2并且布置在边缘相邻区域EDAA中的第三数据线DL3和第四数据线DL4。

在这样的实施方式中，第一数据线DL1可与第一迂回线DETL1相邻，并且第二数据线DL2可与第二电压辅助线VSAL相邻。

在这样的实施方式中，第三数据线DL3可与第三迂回线DETL3相邻，并且第四数据线DL4可与第二电压辅助线VSAL相邻。

如图12和图13中所示，数据线DL、第一迂回线DETL1、第三迂回线DETL3和第二电压辅助线VSAL中的每个可在第二方向DR2上延伸并且可由第五导电层CDL5形成。

另外，在第二方向DR2上与第一迂回线DETL1和第三迂回线DETL3对齐的第一虚设线DML1可在第二方向DR2上延伸并且可由第五导电层CDL5形成。

第二迂回线DETL2和第一电压辅助线VDAL中的每个可在第一方向DR1上延伸并且可由第四导电层CDL4形成。第二迂回线DETL2和第一电压辅助线VDAL可在第二方向DR2上交替地布置。

另外，在第一方向DR1上与第二迂回线DETL2对齐的第二虚设线DML2也可在第一方向DR1上延伸，并且可由第四导电层CDL4形成。

数据输出线DMOL、第一数据输入线DIPL1和主输入线MIPL中的每个可由第一栅极介电层122上的第一导电层CDL1或第二栅极介电层123上的第二导电层CDL2形成。

多个数据线DL可分别通过多个数据连接孔DCH连接到多个数据输出线DMOL。

如图12中所示，第一迂回线DETL1可通过与第二迂回线DETL2的一端相关联的第一迂回连接孔DETH1电连接到第二迂回线DETL2。

第三迂回线DETL3可通过与第二迂回线DETL2的另一端相关联的第二迂回连接孔DETH2电连接到第二迂回线DETL2。

第三迂回线DETL3可通过与迂回附加线DEAL的一端相关联的第三迂回连接孔DETH3电连接到迂回附加线DEAL。

根据实施方式，迂回附加线DEAL可在第二方向DR2上延伸。相应地，第二解复用电路DMC2的连接到迂回附加线DEAL的输入端子可在第一方向DR1上朝向迂回附加线DEAL延伸，并且因此，第一解复用电路DMC1的输入端子可具有与第二解复用电路DMC2的输入端子不同的形状。

解复用电路DMC中的每个可包括第一解复用晶体管TDM1和第二解复用晶体管TDM2。

如图13中所示，第一解复用晶体管TDM1和第二解复用晶体管TDM2中的每个可包括由半导体层SEL形成的沟道区、第一电极和第二电极以及与沟道区重叠的栅电极。

第一解复用晶体管TDM1的栅电极可由与第一解复用晶体管TDM1的沟道区重叠的第一解复用控制线SCSL1的一部分形成。

第二解复用晶体管TDM2的栅电极可由与第二解复用晶体管TDM2的沟道区重叠的第二解复用控制线SCSL2的一部分形成。

布置在非显示区域NDA和第一副区域SB1中的第一电压供给线VDSPL和第二电压供给线VSSPL中的每个的至少一部分布置在解复用区域DMXA中。在这样的实施方式中，布置在解复用区域DMXA中的多个解复用电路DMC可与第一电压供给线VDSPL和第二电压供给线VSSPL中的每个重叠。

第一电压供给线VDSPL和第二电压供给线VSSPL中的每个可具有由第三导电层CDL3、第四导电层CDL4和第五导电层CDL5的组合限定的跳跃结构。

第二电压辅助线VSAL可从第五导电层CDL5的第二电压供给线VSSPL分支。在这样的实施方式中，与第二电压辅助线VSAL交叉的第一电压供给线VDSPL的一部分可由第三导电层CDL3或第四导电层CDL4形成。

第一解复用控制线SCSL1和第二解复用控制线SCSL2可由第三导电层CDL3形成。

应注意的是，这仅为说明性的。只要第一电压供给线VDSPL、第二电压供给线VSSPL、第一解复用控制线SCSL1和第二解复用控制线SCSL2与数据输出线DMOL和数据输入线DIPL绝缘，则第一电压供给线VDSPL、第二电压供给线VSSPL、第一解复用控制线SCSL1和第二解复用控制线SCSL2的布置结构可以多种方式修改。

另外，第一解复用控制线SCSL1和第二解复用控制线SCSL2中的每个可布置有由第三导电层CDL3和第四导电层CDL4的组合限定的跳跃结构。

另外，电路阵列层120还可包括布置在非显示区域NDA中并且从第一副区域SB1延伸到扫描驱动电路区域SCDA的恒定电压供给线CVL、布置在弯曲区域BA中并且连接到恒定电压供给线CVL的恒定电压供给弯曲线CVBDL以及布置在第二副区域SB2中并且连接到恒定电压供给弯曲线CVBDL的恒定电压供给焊盘线CVPDL。

恒定电压供给线CVL可布置有由第三导电层CDL3和第四导电层CDL4的组合限定的跳跃结构。

在这样的实施方式中，第一电压供给线VDSPL、第二电压供给线VSSPL、第一解复用控制线SCSL1、第二解复用控制线SCSL2和恒定电压供给线CVL可彼此绝缘并且集成在非显示区域NDA中，以使得能够减小非显示区域NDA的宽度。

显示装置10还可包括在非显示区域NDA中布置成围绕显示区域DA的坝结构DAMS。

封装结构140的第二封装层142可以使得第二封装层142由坝结构DAMS围绕的方式来布置。

图14是示出沿图5的线F-F'截取的实例的剖视图。

副区域SBA的弯曲区域BA可改变为弯曲形状。当弯曲区域BA改变为这样的弯曲形状时，无机膜可能因弯曲应力而易于破裂。因此，包括无机膜或由其制成的缓冲层121、第一栅极介电层122、第二栅极介电层123和层间介电层124中的每个的与弯曲区域BA相关联的一部分可被去除。

相应地，弯曲区域BA的线可单独地布置成将第一副区域SB1的线与第二副区域SB2的线连接。

参照图14，非显示区域NDA和第一副区域SB1的第二电压供给线VSSPL的至少一部分和第二副区域SB2的第二电压焊盘线VSPDL的至少一部分可由第二平坦化层126上的第五导电层CDL5形成。

另外，连接在第二电压供给线VSSPL与第二电压焊盘线VSPDL之间的弯曲区域BA的第二电压弯曲线VSBDL可由第一平坦化层125上的第四导电层CDL4形成。应注意的是，这仅为说明性的。弯曲区域BA的线中的每个可由布置在选自第一平坦化层125、第二平坦化层126和第三平坦化层127中的至少一个上的导电层形成。

另外，尽管未在附图中示出，但是非显示区域NDA和第一副区域SB1的第一电压供给线VDSPL和第二副区域SB2的第一电压焊盘线VDPDL中的每个可由第二平坦化层126上的第五导电层CDL5形成，并且第一电压弯曲线VDBDL可由第一平坦化层125上的第四导电层CDL4形成。

传感器电极层150的有机膜和线可延伸到弯曲区域BA和第二副区域SB2。

图15是示出根据实施方式的图4的部分C中的第四导电层和第五导电层的实例的平面视图。图16是示出根据实施方式的图4的部分C中的第四导电层和第五导电层的另一实例的平面视图。

图15和图16示出了显示区域DA的与中心相邻区域CDAA与边缘相邻区域EDAA之间的边界相邻的中心相邻区域CDAA的一部分和边缘相邻区域EDAA的一部分。

参照图15和图16，连接到第一解复用电路DMC1的第一数据线DL1和第二数据线DL2布置在中心相邻区域CDAA中。

在中心相邻区域CDAA中，第一数据线DL1可与第一迂回线DETL1相邻，并且第二数据线DL2可与第二电压辅助线VSAL相邻。在这样的实施方式中，第一数据线DL1可比第二电压辅助线VSAL靠近第一迂回线DETL1，并且第二数据线DL2可比第一迂回线DETL1靠近第二电压辅助线VSAL。在这样的实施方式中，在中心相邻区域CDAA中，第一迂回线DETL1、第一数据线DL1、第二电压辅助线VSAL和第二数据线DL2可朝向第一方向DR1上的一侧重复布置。

连接到第二解复用电路DMC2的第三数据线DL3和第四数据线DL4布置在边缘相邻区域EDAA中。

在边缘相邻区域EDAA中，第三数据线DL3可与第三迂回线DETL3相邻，并且第四数据线DL4可与第二电压辅助线VSAL相邻。在这样的实施方式中，第三数据线DL3可比第二电压辅助线VSAL靠近第三迂回线DETL3，并且第四数据线DL4可比第三迂回线DELT3靠近第二电压辅助线VSAL。在这样的实施方式中，在边缘相邻区域EDAA中，第三迂回线DETL3、第三数据线DL3、第二电压辅助线VSAL和第四数据线DL4可朝向第一方向DR1上的一侧重复布置。

第二迂回线DETL2的一侧在中心相邻区域CDAA中通过第一迂回连接孔DETH1连接到第一迂回线DETL1，并且第二迂回线DETL2的另一侧在边缘相邻区域EDAA中通过第二迂回连接孔DETH2连接到第三迂回线DETL3。

第一电压辅助线VDAL可在第一方向DR1上延伸并且可在第二方向DR2上与第二迂回线DETL2交替地布置。

第一虚设线DML1与第一迂回线DETL1的在第二方向DR2上的一侧和第三迂回线DETL3的在第二方向DR2上的一侧间隔开，并且可在第二方向DR2上延伸。

第二虚设线DML2与第二迂回线DETL2对齐，与第二迂回线DETL2的在第一方向DR1上的两侧间隔开，并且在第一方向DR1上延伸。

如图15中所示，在第二方向DR2上相邻的第二迂回线DETL2的第一迂回连接孔DETH1可在第一斜线方向DD1上布置。

在第二方向DR2上相邻的第二迂回线DETL2的第二迂回连接孔DETH2可在第二斜线方向DD2上布置。

在这样的实施方式中，第二迂回线DETL2的长度可随着在第二方向DR2上远离解复用区域DMXA而增加。

替代性地，如图16中所示，在第二方向DR2上相邻的第二迂回线DETL2的第一迂回连接孔DETH1可在第二斜线方向DD2上布置。

在第二方向DR2上相邻的第二迂回线DETL2的第二迂回连接孔DETH2可在第一斜线方向DD1上布置。

在这样的实施方式中，第二迂回线DETL2的长度可随着在第二方向DR2上远离解复用区域DMXA而减小。

在这样的实施方式中，基于第一迂回连接孔DETH1的布置形状和第二迂回连接孔DETH2的布置形状而容易确定第一迂回连接孔DETH1和第二迂回连接孔DETH2是否正常布置是可能的。

如图15和图16中所示，在布置在第二解复用区域DMXA2中的第二解复用电路DMC2之中，较远离第一解复用区域DMXA1的第二解复用电路DMC2可连接到包括较长的第二迂回线DETL2的第二数据输入线DIPL2。

图17是示出根据实施方式的图4的部分D中的第四导电层和第五导电层的实例的平面视图。

图17示出了为显示区域DA的除解复用相邻区域DAA以外的剩余区域的一般区域GA的一部分。

图17示出了一般区域GA的在第二方向DR2上与图15或图16的区域平行的一部分。

参见图17，布置在解复用相邻区域DAA中的第一数据线DL1、第二数据线DL2、第三数据线DL3、第四数据线DL4、第一虚设线DML1和第二电压辅助线VSAL中的每个在第二方向DR2上延伸并且布置在一般区域GA中。

根据实施方式，电路阵列层120还可包括第二电压子线VSSBL，第二电压子线VSSBL布置在一般区域GA中，连接到第二电压辅助线VSAL，并且在第一方向DR1上延伸。

在一般区域GA中，第一电压辅助线VDAL与第二电压子线VSSBL相邻。在这样的实施方式中，在一般区域GA中，第一电压辅助线VDAL和第二电压子线VSSBL可在第二方向DR2上交替地布置。

第二电压子线VSSBL可由第一平坦化层125上的第四导电层CDL4与第一电压辅助线VDAL一起形成。

第二电压子线VSSBL可通过第一电压连接孔PCH1连接到第二电压辅助线VSAL。

另外，第二电压子线VSSBL可通过第二电压连接孔PCH2电连接到第一虚设线DML1。

相应地，第一虚设线DML1可通过第二电压子线VSSBL、第一电压连接孔PCH1和第二电压连接孔PCH2电连接到第二电压辅助线VSAL。

另外，尽管未在附图中示出，但是解复用相邻区域DAA的第二虚设线DML2可通过预定连接孔电连接到第一虚设线DML1。

在这样的实施方式中，用于隐蔽第一迂回线DETL1、第二迂回线DETL2和第三迂回线DETL3的第一虚设线DML1和第二虚设线DML2不浮置，而是通过第二电压子线VSSBL连接到第二电压辅助线VSAL，以使得能够降低第二电压传送路径的RC延迟。

在这样的实施方式中，第一电压连接孔PCH1和第二电压连接孔PCH2可并排在第一斜线方向DD1和第二斜线方向DD2上交替地布置。

相应地，基于第一电压连接孔PCH1和第二电压连接孔PCH2的布置形状而相对容易确定第一电压连接孔PCH1和第二电压连接孔PCH2是否正常布置是可能的。

如上所述，根据实施方式，连接在显示驱动电路200与数据线DL之间的解复用电路DMC布置在位于显示区域DA与副区域SBA之间的非显示区域NDA的解复用区域DMXA中。

相应地，由于解复用电路DMC与数据线DL之间的信号发送路径相对短，因此能够降低从解复用电路DMC传送到数据线DL的信号的RC延迟。

由于数据供给线DSPL、数据弯曲线DBDL和数据输入线DIPL中的每个的数量等于解复用电路DMC的数量，因此可增加布置在副区域SBA中的线之间的间距，可增加布置在副区域SBA中的线的宽度，或者可减小副区域SBA的宽度。

根据实施方式，由于解复用电路DMC布置在非显示区域NDA中，因此非显示区域NDA的宽度可稍微增加。然而，由于解复用电路DMC能够并排布置，因此第二解复用区域DMXA2能够沿主区域MA的拐角布置。另外，解复用区域DMXA可与第一电压供给线VDSPL和第二电压供给线VSSPL中的每个的一部分重叠。在这样的实施方式中，即使布置有解复用电路DMC，非显示区域NDA的宽度也基本上不增加。

另外，根据实施方式，连接到沿主区域MA的拐角布置的第二解复用电路DMC2的第二数据输入线DIPL2不从第一副区域SB1延伸到第二解复用区域DMXA2，而是从第一副区域SB1迂回到第一解复用区域DMXA1和显示区域DA以延伸到第二解复用区域DMXA2。

相应地，第二数据输入线DIPL2不沿主区域MA的拐角平行地布置，并且非显示区域NDA的宽度能够减小。

相应地，能够减小非显示区域NDA的宽度以使得能够增加显示装置10的显示区域DA对显示表面的比例，从而提高显示装置10的美感和性能。

图18是示出根据替代性实施方式的图5的解复用电路的等效电路图。图19是示出根据图18的实施方式的显示区域和解复用区域中的每个的一部分的平面视图。

图18和图19的实施方式与图11的实施方式基本上一致，除了显示装置10中的解复用电路DMC中的每个包括三个输出端子而不是两个输出端子以外；并且因此，将省略图18和图19的与上述元件相同或类似的元件的任何重复的详细描述。

参照图18，根据实施方式的解复用电路DMC包括连接在数据输入线DIPL与第一数据输出线DMOL1之间的第一解复用晶体管TDM1、连接在数据输入线DIPL与第二数据输出线DMOL2之间的第二解复用晶体管TDM2以及连接在数据输入线DIPL与第三数据输出线DMOL3之间的第三解复用晶体管TDM3。

在实施方式中，例如，第一解复用晶体管TDM1、第二解复用晶体管TDM2和第三解复用晶体管TDM3中的每个的第一电极(例如，源电极)可连接到数据输入线DIPL。在这样的实施方式中，第一解复用晶体管TDM1、第二解复用晶体管TDM2和第三解复用晶体管TDM3的第二电极(例如，漏电极)可连接到数据输出线DMOL。

第一解复用晶体管TDM1的栅电极可连接到用于发送第一解复用控制信号SCS1的第一解复用控制线SCSL1。

第二解复用晶体管TDM2的栅电极可连接到用于发送具有与第一解复用控制信号SCS1的相位不同的相位的第二解复用控制信号SCS2的第二解复用控制线SCSL2。

第三解复用晶体管TDM3的栅电极可连接到用于发送具有与第一解复用控制信号SCS1或第二解复用控制信号SCS2的相位不同的相位的第三解复用控制信号SCS3的第三解复用控制线SCSL3。

参照图19，根据实施方式的数据线DL可包括连接到第一解复用电路DMC1并且布置在中心相邻区域CDAA中的第一数据线DL1、第二数据线DL2和第三数据线DL3以及连接到第二解复用电路DMC2并且布置在边缘相邻区域EDAA中的第四数据线DL4、第五数据线DL5和第六数据线DL6。

连接到第一解复用电路DMC1的第一数据线DL1、第二数据线DL2和第三数据线DL3中的一个(例如，第一数据线DL1)可与第一迂回线DETL1相邻，并且其它数据线(例如，第二数据线DL2和第三数据线DL3)中的每个可与第二电压辅助线VSAL相邻。

另外，连接到第二解复用电路DMC2的第四数据线DL4、第五数据线DL5和第六数据线DL6中的一个(例如，第四数据线DL4)可与第三迂回线DETL3相邻，并且其它数据线(例如，第五数据线DL5和第六数据线DL6)中的每个可与第二电压辅助线VSAL相邻。

然而，应理解的是，上述实施方式仅为说明性的。替代性地，只要解复用电路DMC能够生成数据信号，则解复用电路DMC中的每个可电连接到四个或更多个数据线。

图20是示出根据另一替代性实施方式的图4的部分B的平面视图。图21是示出图20的部分I的实例的平面视图。

根据图20和图21的实施方式的显示装置10与根据图5至图17的实施方式的显示装置10基本上相同，除了迂回附加线DEAL'包括在第二方向DR2上延伸的第一延伸部分DETP1和在第一方向DR1上延伸的第二延伸部分DETP2以外；并且因此，将省略图20和图21的与上述元件相同或类似的元件的任何重复的详细描述。

如图21中所示，根据实施方式的迂回附加线DEAL'包括连接到第三迂回线DETL3并且在第二方向DR2上延伸的第一延伸部分DETP1以及连接到第一延伸部分DETP1并且在第一方向DR1上朝向第二解复用电路DMC2的输入端子延伸的第二延伸部分DETP2。

在这样的实施方式中，迂回附加线DEAL'可包括弯曲形状。

在这样的实施方式中，第二解复用电路DMC2的输入端子可不在第一方向DR1上朝向迂回附加线DEAL'延伸，而是可形成为与第一解复用电路DMC1的输入端子相似的形状。

结果，用于形成解复用电路DMC的图案化工艺能够变得更容易，并且能够更有效地利用该区域。

本发明不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式以使得本公开将为彻底和完整的，并且将向本领域技术人员全面传达本发明的构思。虽然已参照本发明的实施方式对本发明进行特定示出和描述，但是本领域普通技术人员将理解的是，在不背离如由随附权利要求书限定的本发明的范围或精神的情况下，其中可在形式和细节上进行各种改变。