一种浮点运算方法和系统、浮点加法树和芯片

技术领域

本发明涉及芯片技术领域，尤其涉及一种浮点运算方法和系统、浮点加法树和芯片。

背景技术

计算密集类芯片，如AI芯片、向量计算加速芯片和通用图形处理器等，通常需要对向量或者三维矩阵做乘法或累加运算，此时，需要大量的浮点运算系统，如浮点加法树。对浮点运算系统的优化，对于减少芯片面积，提升芯片的性能是非常重要的。

现有的浮点加法树包括多层级浮点加法器，对输入数据进行分级累加，每个浮点加法器包括两个浮点数定点数转换器、一个定点数浮点数转换器和一个全加器。

因此，现有的浮点加法树在运算过程中需要耗费大量的硬件资源。

发明内容

有鉴于此，本发明实施例提供一种浮点运算方法和系统、浮点加法树和芯片，能够降低浮点运算过程中耗费的硬件资源。

第一方面，本发明实施例提供了一种浮点运算系统，包括：浮点加法树、定点数浮点数转换器和N个浮点数定点数转换器；

所述浮点加法树包括：N-1个全加器；其中，N为2的正整数倍，所述N-1个全加器位于log

所述浮点数定点数转换器，用于将浮点数转换为对应的定点数；

位于第一层级的每个全加器，用于将每两个由浮点数转换得到的定点数进行相加，得到一个定点数；

位于其他层级的每个全加器，用于将每两个前一层级输出的定点数进行相加，得到当前层级输出的一个定点数；

所述定点数浮点数转换器，用于将最后一层级输出的定点数转换为浮点数。

第二方面，本发明实施例提供了一种芯片，包括：上述任一实施例所述的浮点运算系统。

第三方面，本发明实施例提供了一种浮点加法树，包括：N-1个全加器；其中，N为2的正整数倍，所述N-1个全加器位于log

位于第一层级的每个全加器，用于将每两个由浮点数转换得到的定点数进行相加，得到一个定点数；

位于其他层级的每个全加器，用于将每两个前一层级输出的定点数进行相加，得到当前层级输出的一个定点数。

第四方面，本发明实施例提供了一种浮点运算方法，应用于上述实施例所述的系统，包括：

将浮点数转换为对应的定点数；

将每两个由浮点数转换得到的定点数进行相加，得到一个定点数；

将每两个前一层级输出的定点数进行相加，得到当前层级输出的一个定点数；

将最后一层级输出的定点数转换为浮点数。

第五方面，本发明实施例提供了一种浮点运算方法，应用于上述任一实施例所述的浮点加法树，包括：

将每两个由浮点数转换得到的定点数进行相加，得到一个定点数；

将每两个前一层级输出的定点数进行相加，得到当前层级输出的一个定点数。

第六方面，本发明实施例提供了一种计算机可读介质，其上存储有计算机程序，所述程序被处理器执行时实现如上述任一实施例所述的方法。

上述发明中的一个实施例具有如下优点或有益效果：相比于传统的浮点加法树结构，本发明实施例提供的浮点运算系统减少了定点数浮点数转换器和浮点数定点数转换器的数量，能够降低硬件资源消耗，减小该系统电路需要的面积，提升电路的性能。

上述的非惯用的可选方式所具有的进一步效果将在下文中结合具体实施方式加以说明。

附图说明

附图用于更好地理解本发明，不构成对本发明的不当限定。其中：

图1是一种现有的浮点加法器的示意图；

图2是一种现有的浮点加法树的示意图；

图3是本发明的一个实施例提供的一种浮点运算系统的示意图；

图4是本发明的一个实施例提供的一种应用于浮点运算系统的浮点运算方法的流程图；

图5是本发明的一个实施例提供的一种应用于浮点加法树的浮点运算方法的流程图；

图6是适于用来实现本发明实施例的终端设备或服务器的计算机系统的结构示意图。

具体实施方式

以下结合附图对本发明的示范性实施例做出说明，其中包括本发明实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本发明的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

按照IEEE754标准，浮点数分为三个部分：符号位，指数位和小数位。为了对浮点数做加法，必须要将浮点数转换为定点数，使其小数位对齐。计算完成后，再将其转换为浮点数保存。因此，计算过程存在两次转换。现有的浮点加法器如图1所示。

浮点加法器中包括两个浮点数定点数转换器、一个全加器和一个定点数浮点数转换器。Floating Point用于表示浮点数，Floating Point Adder为浮点加法器，FP2IntConverter为浮点数定点数转换器，Int2FPConverter为定点数浮点数转换器，Full Adder为全加器，Int用于表示定点数。

现有的浮点加法树如图2所示，FP Adder用于表示浮点加法器。浮点加法树对输入的浮点数分级累加，经过多级求和，可以得到所有数的累加和。由此可以看出，传统的浮点加法树中存在大量的浮点加法器。

对于现有的浮点加法树，假如参与运算的浮点数个数为N，则需要的浮点加法器数量为N-1。

消耗的资源总量包括：

FP2Int Converter数量：2(N-1)；

Int2FPConverter数量：N-1；

Full Adder数量：N-1。

由此可以看出，消耗的硬件资源随着累加数的增加而增加。由于FP2IntConverter和Int2FPConverter在芯片中需要消耗大量资源，因此，现有浮点加法树对于计算密集型芯片来说，非常不友好。

鉴于此，如图3所示，本发明实施例提供了一种浮点运算系统，包括：浮点加法树、定点数浮点数转换器和N个浮点数定点数转换器；

浮点加法树包括：N-1个全加器；其中，N为2的正整数倍，N-1个全加器位于log

浮点数定点数转换器，用于将浮点数转换为对应的定点数；

位于第一层级的每个全加器，用于将每两个由浮点数转换得到的定点数进行相加，得到一个定点数；

位于其他层级的每个全加器，用于将每两个前一层级输出的定点数进行相加，得到当前层级输出的一个定点数；

定点数浮点数转换器，用于将最后一层级输出的定点数转换为浮点数。

浮点数经过FP2Int Converter转换之后，成为定点数，进入浮点加法树进行累加，浮点加法树中只存在全加器。在浮点加法树的输出端，最后一层级全加器输出的定点数经过Int2FPConverter转换后，得到浮点数。

该浮点运算系统需要消耗的资源包括：

FP2Int Converter数量：N；

Int2FPConverter数量：1；

Full Adder数量：N-1；

相比现有的浮点运算系统，即浮点加法树，本发明实施例节省的资源量为：

FP2Int Converter数量：N-2；

Int2FPConverter数量：N-2。

相比于传统的浮点加法树，本发明实施例提供的浮点运算系统减少了定点数浮点数转换器和浮点数定点数转换器的数量，能够降低硬件资源消耗，减小该系统电路需要的面积，提升电路的性能。

在本发明的一个实施例中，每个全加器的输出比其输入多1bit。

全加器的输出比其输入的位深多1bit，能够防止累加数据溢出。

本发明实施例提供了一种芯片，包括：上述任一实施例的浮点运算系统。

本发明实施例提供了一种浮点加法树，包括：N-1个全加器；其中，N为2的正整数倍，N-1个全加器位于log

位于第一层级的每个全加器，用于将每两个由浮点数转换得到的定点数进行相加，得到一个定点数；

位于其他层级的每个全加器，用于将每两个前一层级输出的定点数进行相加，得到当前层级输出的一个定点数。

如图4所示，本发明实施例提供了一种浮点运算方法，应用于上述任一实施例的浮点运算系统，包括：

步骤401：将浮点数转换为对应的定点数。

步骤402：将每两个由浮点数转换得到的定点数进行相加，得到一个定点数。

步骤403：将每两个前一层级输出的定点数进行相加，得到当前层级输出的一个定点数。

步骤404：将最后一层级输出的定点数转换为浮点数。

本发明实施例先将浮点数转换为定点数，然后对定点数分别进行累加，再将累加结果转换为浮点数，该方法无需每次相加后都进行转换，能够提高浮点运算的效率。

如图5所示，本发明实施例提供了一种浮点运算方法，应用于上述任一实施例的浮点加法树，包括：

步骤501：将每两个由浮点数转换得到的定点数进行相加，得到一个定点数。

步骤502：将每两个前一层级输出的定点数进行相加，得到当前层级输出的一个定点数。

本发明实施例对定点数分别进行累加，无需对累加结果进行格式转换，能够提高浮点运算的效率。

本发明实施例提供了一种计算机可读介质，其上存储有计算机程序，程序被处理器执行时实现如上述任一实施例的方法。

下面参考图6，其示出了适于用来实现本发明实施例的终端设备的计算机系统600的结构示意图。图6示出的终端设备仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图6所示，计算机系统600包括中央处理单元(CPU)601，其可以根据存储在只读存储器(ROM)602中的程序或者从存储部分608加载到随机访问存储器(RAM)603中的程序而执行各种适当的动作和处理。在RAM 603中，还存储有系统600操作所需的各种程序和数据。CPU 601、ROM 602以及RAM 603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。

以下部件连接至I/O接口605：包括键盘、鼠标等的输入部分606；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分607；包括硬盘等的存储部分608；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分609。通信部分609经由诸如因特网的网络执行通信处理。驱动器610也根据需要连接至I/O接口605。可拆卸介质611，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器610上，以便于从其上读出的计算机程序根据需要被安装入存储部分608。

特别地，根据本发明公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本发明公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分609从网络上被下载和安装，和/或从可拆卸介质611被安装。在该计算机程序被中央处理单元(CPU)601执行时，执行本发明的系统中限定的上述功能。

需要说明的是，本发明所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本发明中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。

附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本发明实施例中所涉及到的模块可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的模块也可以设置在处理器中，例如，可以描述为：一种处理器包括发送模块、获取模块、确定模块和第一处理模块。其中，这些模块的名称在某种情况下并不构成对该模块本身的限定，例如，发送模块还可以被描述为“向所连接的服务端发送图片获取请求的模块”。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。