待机控制电路、方法、电子设备及存储介质

技术领域

本发明实施例涉及能源控制技术领域，尤其涉及一种待机控制电路、方法、电子设备及存储介质。

背景技术

目前在电子产品设计中，待机功耗小于0.5W是一项强制要求。在使用高

电压输出的适配器供电的显示器类产品中，由于显示器主板上直流转换IC在输出电流较低的状态下能源转换效率较低，经常会出现待机功耗超标或不合格的问题。

因此，如何解决设备的待机功耗过大成为目前亟待解决的问题。

发明内容

鉴于此，为解决上述设备的待机功耗过大的技术问题，本发明实施例提供一种待机控制电路、方法、电子设备及存储介质。

第一方面，本发明实施例提供一种待机控制电路，包括：0适配器供电模块、待机控制模块、电源转换模块和CPU；

所述适配器供电模块的输出端连接至所述待机控制模块的第一输入端；

所述待机控制模块的第二输入端连接至所述CPU的输出端、输出端连接至所述电源转换模块的输入端；

所述电源转换模块的输出端连接至所述CPU的输入端；

5所述适配器供电模块用于给待机控制模块和所述电源转换模块供电；

所述电源转换模块用于给所述CPU供电，以及进行电源转换处理；

所述待机控制模块用于在接收到由所述CPU发送的控制信号后，输出待机控制信号，并将所述待机控制信息输入电源转换模块，控制电源转换处理；

所述CPU用于在接收到所述电源转换模块输出的电源信号后开启工作，并向所述待机控制模块发送控制信号。

在一个可能的实施方式中，所述待机控制模块包括：

第一控制子模块和第二控制子模块；

所述第一控制子模块的第一输入端连接至所述适配器供电模块的第一输出端、第二输入端连接至所述CPU的输出端、输出端连接至第一节点；

所述第一节点连接至所述电源转换模块的输入端；

所述第二控制子模块的输入端连接至所述适配器供电模块的第二输出端、输出端连接至所述第一节点。

在一个可能的实施方式中，所述第一控制子模块包括：

驱动控制单元和开关单元；

所述驱动控制单元的输入端与所述适配器供电模块的输出端和所述开关单元的第一输入端连接、输出端连接至所述开关单元的第二输入端；

所述开关单元的输出端连接至第一节点。

在一个可能的实施方式中，所述驱动控制单元包括：

第一电阻、第二电阻、第四电阻、第八电阻和第一开关管；

所述第一电阻的一端连接至所述CPU的输出端、另一端连接至第二节点；

所述第二电阻的一端连接至所述第二节点、另一端连接至第一接地端；

所述第八电阻的一端连接至第三节点、另一端连接至所述第二节点；

所述第三节点连接至所述适配器供电模块的第一输出端；

所述第一开关管的第一端连接至所述第二节点、第二端连接至所述第一接地端、第三端连接至所述第四电阻的一端；

所述第四电阻的另一端连接至所述开关单元的第二输入端。

在一个可能的实施方式中，所述开关单元包括：

第三电阻、第五电阻、第一二极管、第一电容、可控元件、第二电容和第三电容；

所述第三电阻的一端连接至第三节点、另一端连接至第四节点；

所述第五电阻的一端连接至所述第四节点、另一端与所述第一电容的一5端和所述第一二极管的负极输出端连接；

所述第一电容的另一端与所述可控元件的源极均连接至所述第三节点；

所述第一二极管的正极输入端连接至所述第四节点，负极输出端连接至所述可控元件的栅极；

所述可控元件的漏极与所述第二电容的一端和所述第三电容一端连接至0第一节点；

所述第二电容的另一端与所述第三电容的另一端连接至第二接地端。

在一个可能的实施方式中，所述第二控制子模块包括：

第六电阻、第七电阻和第二二极管；

所述第六电阻的一端连接至所述适配器供电模块的第二输入端、另一端5与所述第七电阻的一端连接至所述第二二极管的正极输入端；

所述第七电阻的另一端连接至第三接地端；

所述第二二极管的负极输出端连接至第一节点。

第二方面，本发明实施例提供一种待机控制方法，应用于待机控制电路，0包括：

在电源转换模块上电并给CPU供电时，接收由所述CPU输入的电压信号；

根据所述电压信号确定待机控制模块的控制策略；

在所述电压信号为低电平信号时，确定所述待机控制模块为待机控制策略；

5根据所述控制策略为待机控制策略，对所述电源转换模块进行待机控制。

在一个可能的实施方式中，所述根据所述电压信号确定待机控制模块的控制策略，还包括：

根据所述电压信号的大小，确定所述待机控制模块的控制策略；

当所述电压信息为高电平电压信号时，确定所述待机控制模块的运行控制策略；

根据所述控制策略为运行控制策略，对所述电源转换模块进行运行控制。

在一个可能的实施方式中，所述根据所述控制策略为待机控制策略，对所述电源转换模块进行待机控制，包括：

根据所述待机控制策略控制驱动控制单元断开，以使开关单元断开，控制第一控制子模块保持断开状态；

根据所述待机控制策略控制第二控制子模块导通，以使所述第二控制子模块为电源转换模块提供低电压信号；

根据所述低电平信息对所述电源转换模块进行低电平待机控制。

在一个可能的实施方式中，所述根据所述控制策略为运行控制策略，对所述电源转换模块进行运行控制，包括：

根据所述运行控制策略控制第二控制子模块保持断开状态；

根据所述运行控制策略控制驱动控制单元导通，以使开关单元导通，控制第一控制子模块输出高电平输出信号；

根据所述高电平信号对所述电源转换模块进行高电平运行控制。

本发明实施例提供的待机控制方案，通过适配器供电模块、待机控制模块、电源转换模块和CPU；所述适配器供电模块的输出端连接至所述待机控制模块的第一输入端；所述待机控制模块的第二输入端连接至所述CPU的输出端、输出端连接至所述电源转换模块的输入端；所述电源转换模块的输出端连接至所述CPU的输入端；所述适配器供电模块用于给待机控制模块和所述电源转换模块供电；所述电源转换模块用于给所述CPU供电，以及进行电源转换处理；所述待机控制模块用于在接收到由所述CPU发送的控制信号后，输出待机控制信号，并将所述待机控制信息输入电源转换模块，控制电源转换处理；所述CPU用于在接收到所述电源转换模块输出的电源信号后开启工作，并向所述待机控制模块发送控制信号；通过适配器供电模块给待机控制模块供电，并通过电源转换模块为CPU供电，根据当前设备处于待机的工作状态影响CPU的输出低电压信号，通过输出低电压信号控制待机控制模块，以使待机控制模块进行待机处理，并将处理后的低电压信号输入带能源转换模块，为电源转换模块提供低功耗的待机能量；由本方案，可以实现降低设备的待机功耗的技术效果。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1为本发明实施例提供的一种待机控制电路的结构示意图；

图2为本发明实施例提供的另一种待机控制电路的结构示意图；

图3为本发明实施例提供的又一种待机控制电路的结构示意图；

图4为本发明实施例提供的一种待机控制方法的流程示意图；

图5为本发明实施例提供的另一种待机控制方法的流程示意图；

图6为本发明实施例提供的一种电子设备的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中的用语“包括”和“具有”用以表示开放式的包括在内的意思，并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。此外，附图中的不同元件和区域只是示意性示出，因此本发明不限于附图中示出的尺寸或距离。

为便于对本发明实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。

图1为本发明实施例提供的一种待机控制电路的结构示意图。参考图1提供的示图，待机控制电路具体包括：

适配器供电模块11、待机控制模块12、电源转换模块13和CPU14。

其中，本发明实施例提供的一种待机控制电路的内部电路结构包括：

适配器供电模块11的输出端连接至待机控制模块12的第一输入端；

待机控制模块12的第二输入端连接至CPU的输出端、输出端连接至电源转换模块13的输入端；

电源转换模块13的输出端连接至CPU14的输入端。

其中，适配器供电模块11用于给待机控制模块12和电源转换模块13供电；

电源转换模块13用于给CPU14供电，以及进行电源转换处理；

待机控制模块12用于在接收到由CPU14发送的控制信号后，输出待机控制信号，并将待机控制信息输入电源转换模块13，控制电源转换处理；

CPU14用于在接收到电源转换模块13输出的电源信号后开启工作，并向待机控制模块12发送控制信号。

根据图1提供的示图，通过适配器供电模块11给待机控制模块12供电，并通过电源转换模块13为CPU14供电，在当前设备处于待机的工作状态时影响CPU14输出低电压信号，通过输出低电压信号控制待机控制模块12，以使待机控制模块12进行待机处理，并将处理后的低电压信号输入带能源转换模块13，为电源转换模块13提供低功耗的待机能量。

本发明实施例提供的待机控制方案，通过适配器供电模块、待机控制模块、电源转换模块和CPU；适配器供电模块的输出端连接至待机控制模块的第一输入端；待机控制模块的第二输入端连接至CPU的输出端、输出端连接至电源转换模块的输入端；电源转换模块的输出端连接至CPU的输入端；适配器供电模块用于给待机控制模块和电源转换模块供电；电源转换模块用于给CPU供电，以及进行电源转换处理；待机控制模块用于在接收到由CPU发送的控制信号后，输出待机控制信号，并将待机控制信息输入电源转换模块，控制电源转换处理；CPU用于在接收到电源转换模块输出的电源信号后开启工作，并向待机控制模块发送控制信号；通过适配器供电模块给待机控制模块供电，并通过电源转换模块为CPU供电，根据当前设备处于待机的工作状态影响CPU的输出低电压信号，通过输出低电压信号控制待机控制模块，以使待机控制模块进行待机处理，并将处理后的低电压信号输入带能源转换模块，为电源转换模块提供低功耗的待机能量；由本方案，可以实现降低设备的待机功耗的技术效果。

在本发明实施例的一可选方案中，待机控制模块包括：第一控制子模块和第二控制子模块；第一控制子模块的第一输入端连接至适配器供电模块的第一输出端、第二输入端连接至CPU的输出端、输出端连接至第一节点；第一节点连接至电源转换模块的输入端；第二控制子模块的输入端连接至适配器供电模块的第二输出端、输出端连接至第一节点。

在本发明实施例的一可选方案中，第一控制子模块包括：驱动控制单元和开关单元；驱动控制单元的输入端与适配器供电模块的输出端和开关单元的第一输入端连接、输出端连接至开关单元的第二输入端；开关单元的输出端连接至第一节点。

在本发明实施例的一可选方案中，驱动控制单元包括：第一电阻、第二电阻、第四电阻、第八电阻和第一开关管；第一电阻的一端连接至CPU的输出端、另一端连接至第二节点；第二电阻的一端连接至第二节点、另一端连接至第一接地端；第八电阻的一端连接至第三节点、另一端连接至第二节点；第三节点连接至适配器供电模块的第一输出端；第一开关管的第一端连接至第二节点、第二端连接至第一接地端、第三端连接至第四电阻的一端；第四电阻的另一端连接至开关单元的第二输入端。

在本发明实施例的一可选方案中，开关单元包括：第三电阻、第五电阻、第一二极管、第一电容、可控元件、第二电容和第三电容；第三电阻的一端连接至第三节点、另一端连接至第四节点；第五电阻的一端连接至第四节点、另一端与第一电容的一端和第一二极管的负极输出端连接；第一电容的另一端与可控元件的源极均连接至第三节点；第一二极管的正极输入端连接至第四节点，负极输出端连接至可控元件的栅极；可控元件的漏极与第二电容的一端和第三电容一端连接至第一节点；第二电容的另一端与第三电容的另一端连接至第二接地端。

在本发明实施例的一可选方案中，第二控制子模块包括：第六电阻、第七电阻和第二二极管；第六电阻的一端连接至适配器供电模块的第二输入端、另一端与第七电阻的一端连接至第二二极管的正极输入端；第七电阻的另一端连接至第三接地端；第二二极管的负极输出端连接至第一节点。

以下，将以适配器供电模块，待机控制模块包括：第一控制子模块和第二控制子模块，第一控制子模块包括：驱动控制单元和开关单元，电源转换模块以及CPU为例进行介绍。本发明实施例中的电阻表示电阻器件，可以用电阻表示但不限于用电阻器件一种表示方式。参照图2，示出了本发明实施例提供的另一种待机控制电路的结构示意图。该待机控制电路是在上一种待机控制电路的基础上进行说明的。如图2提供的示图，待机控制电路具体包括：

适配器供电模块11、待机控制模块12、电源转换模块13和CPU14。

进一步地，在待机控制电路中还包括第一节点(以下统称P1)，上述的节点可以理解为两个器件之间连接或三个器件连接形成的连接点，例如，P1为待机控制模块与电源转换模块连接形成的电连接点。

其中，待机控制模块12，具体包括：

第一控制子模块21和第二控制子模块22；

第一控制子模块21的第一输入端连接至适配器供电模块11的第一输出端、第二输入端连接至CPU14的输出端、输出端连接至第一节点P1；

第一节点P1连接至电源转换模块13的输入端；

第二控制子模块22的输入端连接至适配器供电模块11的第二输出端、输出端连接至第一节点P1。

根据图2提供的示图，在适配器供电模块11供电后设备上电开启正常工作模式一段时间后检测设备处于正常运行时，通过电源转换模块13为CPU14提供高电压信号，经过CPU14分析后给第一控制子模块21输出高电平控制信号，控制第一控制子模块21内部导通，导通后的输出电压超过第二控制子模块22的输入端电压，导致第二控制子模块22断开，使得第一控制子模块21的输出高电压信号为后续连接的电源转换模块13提供高电压输入信号，保持设备的正常运行供电；当检测到设备处于待机状态时，通过电源转换模块13为CPU14输出低电压信号，经过CPU14分析后给第一控制子模块21输入低电平控制信号，控制第一控制子模块21内部断开，使得第一控制子模块21的输出电压小于第二控制子模块22的输入电压，这使得第二控制子模块22内部导通，此时通过第二控制子模块22为后续的电源转换模块13提供低电压信号，从而达到了在待机状态下的降低功耗的效果。

如图2所示结构，待机控制电路中的第一控制子模块21，具体包括：

驱动控制单元211和开关单元212；

驱动控制单元211的输入端与适配器供电模块11的输出端和开关单元212的第一输入端连接、输出端连接至开关单元212的第二输入端；

开关单元212的输出端连接至第一节点P1。

进一步地，根据图2提供的示图，在适配器供电模块11供电后设备上电开启正常工作模式一段时间后检测设备处于正常运行时，通过电源转换模块13为CPU14提供高电压信号，经过CPU14分析后给驱动控制单元211输出高电平控制信号，控制开关单元212达到导通条件，开关单元212导通后输出高电压信号，输出的高电压信号超过第二控制子模块22的输入端电压，导致第二控制子模块22断开，使得开关单元212输出高电压信号为后续连接的电源转换模块13提供高电压输入信号，保持设备的正常运行供电；当检测到设备处于待机状态时，通过电源转换模块13为CPU14输出低电压信号，经过CPU14分析后给驱动控制单元211输出低电平控制信号，控制后续的开关单元212未达到导通条件，开关单元212断开，输出低电压信号，输出的低电压信号小于第二控制子模块22的输入电压，这使得第二控制子模块22内部导通，此时通过第二控制子模块22为后续的电源转换模块13提供低电压信号，从而达到了在待机状态下的降低功耗的效果。

本发明提供一种待机控制电路，通过设置适配器供电模块，第一控制子模块、第二控制子模块、电源转换模块和CPU，在设备正常运行时，通过电源转换模块为CPU提供高电压信号，CPU将输出高电平信号后控制第一控制子模块导通，导通后输出高电压信号大于第二控制子模块的输入电压，导致第二控制子模块断开，选择高电压信号为电源转换电路提供高电压信号，保证设备的正常供电；当设备处于待机状态时，电源转换模块给CPU输出低电压信号，使得CPU给第一控制子模块输入低电平信号，导致第一控制子模块断开，第二控制子模块导通，最终选择第二控制子模块输出低电压信号为电源转换模块提供供电，实现降低设备的待机功耗的技术效果。

以下，将以适配器供电模块，驱动控制单元包括：第一电阻、第二电阻、第四电阻、第八电阻和第一开关管，开关单元包括：第三电阻、第五电阻、第一二极管、第一电容、可控元件、第二电容和第三电容，第二控制子模块包括：第六电阻、第七电阻和第二二极管，电源转换模块以及CPU为例进行介绍。参照图3，示出了本发明实施例提供的又一种待机控制电路的结构示意图。该待机控制电路是在第一种实施例的基础上进行说明的。根据图3提供的示图，待机控制电路，具体还包括：

适配器供电模块11、驱动控制单元211、开关单元212、第二控制子模块22、电源转换模块13和CPU。

进一步地，在待机控制电路中还包括第二节点(以下统称P2)、第三节点(以下统称P3)和第四节点(以下统称P4)，上述的节点可以理解为两个器件之间连接或三个器件连接形成的连接点，例如，P2为第一电阻与第二电阻和第八电阻之间连接形成的电连接点。

如图3所示结构，待机控制电路中的驱动控制单元211，具体包括：

第一电阻R1、第二电阻R2、第四电阻R4、第八电阻R8和第一开关管Q1。

第一电阻R1的一端连接至CPU14的输出端、另一端连接至第二节点P2；

第二电阻R2的一端连接至第二节点P2、另一端连接至第一接地端；

第八电阻R8的一端连接至第三节点P3、另一端连接至第二节点P2；

第三节点P3连接至适配器供电模块11的第一输出端；

第一开关管Q1的第一端连接至第二节点P2、第二端连接至第一接地端、第三端连接至第四电阻R4的一端；

第四电阻R4的另一端连接至开关单元212的第二输入端。

可选地，第一开关管的第一端为三级管元器件的基极，第二端为三极管元器件的发射极，第三端为三极管元器件的集电极。

如图3所示结构，待机控制电路中的开关单元211，具体包括：

第三电阻R3、第五电阻R5、第一二极管D1、第一电容C1、可控元件U1、第二电容C2和第三电容C3。

第三电阻R3的一端连接至第三节点P3、另一端连接至第四节点P4；

第五电阻R5的一端连接至第四节点P4、另一端与第一电容C1的一端和第一二极管D1的负极输出端连接；

第一电容C1的另一端与可控元件U1的源极均连接至第三节点P3；

第一二极管D1的正极输入端连接至第四节点P4，负极输出端连接至可控元件U1的栅极；

可控元件U1的漏极与第二电容C2的一端和第三电容C3一端连接至第一节点P1；

第二电容C2的另一端与第三电容C3的另一端连接至第二接地端。

根据图3提供的示图，交流上电后适配器供电模块11输入经过第二电阻R2、第八电阻R8分压后使得第一开关管Q1导通(因主控板未上电，Power_On/Off信号为高阻态)，进而使得可控元件U1导通，设备的主控板能正常工作进而判定要进入正常工作状态或进入待机状态。当设备的控制板处于开机状态时，“Power_On/Off”信号被CPU置为高电平，第一开关管Q1导通，可控元件U1的栅源电压Vgs电压小于开启Vgs(on)，可控元件U1导通，电源转换模块13的输入电压等于可控元件U1的漏极(D极)电压；此时适配器供电模块11的输入电压的另外一条通路输入电压低于可控元件U1的漏极电压，导致第二控制子模块断开，此时通过可控元件U1为电源转换模块提供运行供电；当设备的控制主板处于待机状态，“Power_On/Off”信号被CPU置为低电平，第一开关管Q1不导通，可控元件U1的栅源电压Vgs电压等于0V，可控元件U1不导通；此时适配器供电模块的输入电压的另外一条通路的输入电压大于可控元件U1的漏极电压，导致第二控制子模块导通并输出低电压信号；因此待机状态时，电源转换模块的输入电压等于第二控制子模块的输出电压，降低电源转换模块的功耗。

如图3所示结构，待机控制电路中的第二控制子模块22，具体包括：

第六电阻R6、第七电阻R7和第二二极管D2；

第六电阻R6的一端连接至适配器供电模块11的第二输入端、另一端与第七电阻R7的一端连接至第二二极管D2的正极输入端；

第七电阻R7的另一端连接至第三接地端；

第二二极管D2的负极输出端连接至第一节点P1。

根据图3提供的示图，在设备的主控板正常运行时，通过CPU控制第一控制子模块内部导通输出高电压信号，此时的高电压信号超过了适配器供电模块另一路通路中经过第六电阻和第七电阻分压后的电压，导致第二二极管正向不导通，此时通过第一控制子模块输出的高电压信号为电源供电；当设备的主控板处于待机状态时，CPU输出低电压信号，控制第一控制子模块内部不导通，此时通过适配器供电模块经过第六电阻和第七电阻的分压后得到低电压信号，但是此时低电压信号远超过第一控制子模块断开后输出的低电压信号，使得第二二极管D2导通，通过第二控制子模块为电源转换模块提供低电压信号，实现降低设备功耗的效果。

在一种可能的实例场景中，参照图3提供的示图，交流上电后适配器供电输入经过R2、R8分压后使得三极管Q1导通(因主控板未上电，Power_On/Off信号为高阻态)，R5，C1共同作用降低MOS管U1的冲击电流，加大充电和放电时间，延缓MOS管U1的放电时间，在R3，R4控制下使得MOS管U1导通，主控板能正常工作进而判定要进入正常工作状态或进入待机状态。当控制板处于开机状态时，“Power_On/Off”信号被CPU置为高电平，三极管Q1导通，MOS管U1的Vgs电压小于Vgs(on)，MOS管U1导通，待机电源转换电源的输入电压等于MOS的漏极(D极)；此时适配器输入电压的另外一条通路经R6、R7分压后电压比MOS管U1的漏极电压低，因二极管D2反向不能导通，在C2、C3滤波作用下输出高电压信号；因此开机状态时，R6、R7分压后的电压不能到达待机电源转换电路的输入端。

当控制板处于待机状态时，“Power_On/Off”信号被CPU置为低电平，三极管Q1不导通，MOS管U1的Vgs电压等于0V，D1快速关断MOS管U1，MOS管不导通；此时适配器输入电压的另外一条通路经R6、R7分压后电压比MOS管U1的漏极电压高，因此待机状态时，待机电源转换电路的输入电压等于R6、R7分压后的电压减去二极管D2的压降的低电压输出信号，为待机电源控制电路提供待机供电，降低待机功耗。

图4为本发明实施例提供的一种待机控制方法的流程示意图。应用于待机控制电路中。根据图4提供的示图，待机控制方法具体包括：

S401、在电源转换模块上电并给CPU供电时，接收由CPU输入的电压信号。

本发明实施例的执行主体为待机控制模块，通过CPU输出的不同电信号控制待机控制模块选择不同控制策略，利用不同的控制策略输出不同的电压信号，当正常运行时输出高电压工作信号，为电源转换模块提供正常供电；当待机状态时输出低电压信号，为电源转换模块提供低电压信号降低输出功耗。

S402、根据电压信号确定待机控制模块的控制策略。

这里说的控制策略可以理解为影响待机控制模块的输出信号发生改变的策略。

进一步地，在电源转换模块上电并给CPU供电，接收由CPU输入的电压信号，根据电压信号的高低不同，来控制待机控制模块选择不同的处理策略。

S403、在电压信号为低电平信号时，确定待机控制模块为待机控制策略。

这里说的待机控制策略可以理解为低压信号运行状态下的控制策略。

S404、根据控制策略为待机控制策略，对电源转换模块进行待机控制。

进一步地，在CPU输出低电压信号时，控制待机控制模块选择待机控制策略，利用待机控制策略控制待机控制模块的内部结果发生改变输出低电压信号，通过低电压信号为电源转换模块提供低电压信号，实现待机状态下的降低输出功耗的技术效果。

本发明实施例提供的一种待机控制方法，通过在电源转换模块上电并给CPU供电时，接收由CPU输入的电压信号；根据电压信号确定待机控制模块的控制策略；在电压信号为低电平信号时，确定待机控制模块为待机控制策略；根据控制策略为待机控制策略，对电源转换模块进行待机控制；进而实现降低设备的待机功耗的技术效果。

图5为本发明实施例提供的另一种待机控制方法的流程示意图。图5是在上一种实施例的基础上进行介绍的。根据图5提供的示图，待机控制方法具体还包括：

S501、在电源转换模块上电并给CPU供电时，接收由CPU输入的电压信号。

本发明实施例的执行主体为待机控制模块，通过CPU输出的不同电信号控制待机控制模块选择不同控制策略，利用不同的控制策略输出不同的电压信号，当正常运行时输出高电压工作信号，为电源转换模块提供正常供电；当待机状态时输出低电压信号，为电源转换模块提供低电压信号降低输出功耗。

S502、根据电压信号的大小，确定待机控制模块的控制策略。

这里说的控制策略可以理解为影响待机控制模块的输出信号发生改变的策略。

进一步地，在电源转换模块上电并给CPU供电，接收由CPU输入的电压信号，根据电压信号的高低不同，来控制待机控制模块选择不同的处理策略。

S503、当电压信息为高电平电压信号时，确定待机控制模块的运行控制策略。

这里说的运行控制策略可以理解为高压信号运行状态下的控制策略。

S504、在电压信号为低电平信号时，确定待机控制模块为待机控制策略。

这里说的待机控制策略可以理解为低压信号运行状态下的控制策略。

进一步地，根据CPU输出的电压信号的不同选择不同的控制策略；当输出高电平信号时，控制待机控制模块选择运行控制策略，当CPU输出低电平信号时，控制待机控制模块选择待机控制策略。

S505、根据运行控制策略控制第二控制子模块保持断开状态。

这里说的断开状态可以理解为断开第二控制子模块与电源转换模块之间的连接。

S506、根据运行控制策略控制驱动控制单元导通，以使开关单元导通，控制第一控制子模块输出高电平输出信号。

S507、根据高电平信号对电源转换模块进行高电平运行控制。

进一步地，在运行控制策略情况下，CPU输出的高电平信号控制第二控制子模块与电源转换模块断开，同时控制驱动控制单元和开关单元同时导通，使得第一控制子模块输出高电压信号，为电源转换模块提供正常工作时所需的高电压信号。

S508、根据待机控制策略控制驱动控制单元断开，以使开关单元断开，控制第一控制子模块保持断开状态。

S509、根据待机控制策略控制第二控制子模块导通，以使第二控制子模块为电源转换模块提供低电压信号。

S510、根据低电平信息对电源转换模块进行低电平待机控制。

进一步地，在运行控制策略情况下，CPU输出的低电平信号控制驱动控制单元和开关单元同时断开，使得第一控制子模块断开，同时控制第二控制子模块与电源转换模块导通并输出低电压信号，为电源转换模块提供待机状态下所需的低电压信号，实现降低待机状态下功耗的作用。

本发明实施例提供另一种待机控制方法，通过分析接收到的电压信号的大小区分待机控制电路的输出电压的大小；当CPU提供高电压信号是，通过控制第一开关管导通同时通知可控原件导通输出高电压信号，此时通第六电阻和第七电阻分压后的电压未达到第二二极管的正向导通电压，第二二极管不导通，此时通过可控元件输出的高电压信号为电源转换模块供电；当CPU输出低电压信号后控制第一开关管和可控元件断开，输出端的电压为可控元件漏极电压，低于第二二极管的正向输出电压，第二二极管导通，为电源转换模块提供低电压信号，实现降低设备主控板的功耗的技术效果。

图6为本发明实施例提供的一种电子设备的结构示意图，图6所示的电子设备600包括：至少一个处理器601、存储器602、至少一个网络接口604和其他用户接口603。电子设备600中的各个组件通过总线系统605耦合在一起。可理解，总线系统605用于实现这些组件之间的连接通信。总线系统605除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图6中将各种总线都标为总线系统605。

其中，用户接口603可以包括显示器、键盘或者点击设备(例如，鼠标，轨迹球(trackball)、触感板或者触摸屏等。

可以理解，本发明实施例中的存储器602可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synch link DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DRRAM)。本文描述的存储器602旨在包括但不限于这些和任意其它适合类型的存储器。

在一些实施方式中，存储器602存储了如下的元素，可执行单元或者数据结构，或者他们的子集，或者他们的扩展集：操作系统6021和应用程序6022。

其中，操作系统6021，包含各种系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务。应用程序6022，包含各种应用程序，例如媒体播放器(Media Player)、浏览器(Browser)等，用于实现各种应用业务。实现本发明实施例方法的程序可以包含在应用程序6022中。

在本发明实施例中，通过调用存储器602存储的程序或指令，具体的，可以是应用程序6022中存储的程序或指令，处理器601用于执行各方法实施例所提供的方法步骤，例如包括：

在电源转换模块上电并给CPU供电时，接收由CPU输入的电压信号；根据电压信号确定待机控制模块的控制策略；在电压信号为低电平信号时，确定待机控制模块为待机控制策略；根据控制策略为待机控制策略，对电源转换模块进行待机控制。

上述本发明实施例揭示的方法可以应用于处理器601中，或者由处理器601实现。处理器601可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器601中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器601可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(FieldProgrammable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件单元组合执行完成。软件单元可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器602，处理器601读取存储器602中的信息，结合其硬件完成上述方法的步骤。

可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSPDevice，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

本实施例提供的电子设备可以是如图6中所示的电子设备，可执行如图4-5中待机控制方法的所有步骤，进而实现图4-5所示待机控制方法的技术效果，具体请参照图4-5相关描述，为简洁描述，在此不作赘述。

本发明实施例还提供了一种存储介质(计算机可读存储介质)。这里的存储介质存储有一个或者多个程序。其中，存储介质可以包括易失性存储器，例如随机存取存储器；存储器也可以包括非易失性存储器，例如只读存储器、快闪存储器、硬盘或固态硬盘；存储器还可以包括上述种类的存储器的组合。

当存储介质中一个或者多个程序可被一个或者多个处理器执行，以实现上述在待机控制设备侧执行的待机控制方法。

所述处理器用于执行存储器中存储的待机控制程序，以实现以下在待机控制设备侧执行的待机控制方法的步骤：

在电源转换模块上电并给CPU供电时，接收由CPU输入的电压信号；根据电压信号确定待机控制模块的控制策略；在电压信号为低电平信号时，确定待机控制模块为待机控制策略；根据控制策略为待机控制策略，对电源转换模块进行待机控制。

专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。