半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体技术领域中，晶体管作为最基本的半导体器件目前正被广泛应用。鳍式场效应晶体管是一种新的互补式金属氧化物半导体(CMOS)晶体管，可以改善电路控制并减少漏电流、缩短晶体管的闸长，可以大大地提高芯片处理速度以及大幅度降低功耗，现已广泛运用到各种半导体器件的电路中。

由于集成电路的制造向超大规模集成电路发展，其内部的电路密度越来越大，随着技术节点的降低，形成的半导体结构尺寸也越来越小，形成各种尺寸的鳍式场效应晶体管的工艺难度也随之增加。

采用现有技术形成的鳍式场效应晶体管，性能有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升鳍式场效应晶体管的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相邻的第一区和第二区，所述第一区上具有第一鳍部，所述第二区上具有第二鳍部；在第一鳍部内形成第一外延层，所述第一外延层包括第一分部和位于第一鳍部上的第二分部，在平行于衬底表面的方向上，所述第二分部侧壁凸出于所述第一分部侧壁；在所述第二鳍部内形成第二外延层。

可选的，所述第一区形成的器件为P型器件，所述第二区形成的器件为N型器件。

可选的，所述第一外延层的材料包括硅锗；所述第二外延层的材料包括磷硅。

可选的，在第一鳍部内形成第一外延层之前，还包括：在第一区上和第二区上形成栅极结构，所述栅极结构横跨所述第一鳍部和第二鳍部；形成栅极结构之后，在所述衬底表面、第一鳍部表面和第二鳍部表面形成侧墙材料层。

可选的，所述侧墙材料层的材料包括氧化硅、氮化硅、氮氧化硅和氮碳化硅中的一种或多种的组合。

可选的，所述第一分部的形成方法包括：在所述衬底表面形成第一掩膜层，所述第一掩膜层暴露出第一区上的侧墙材料层表面；以所述第一掩膜层为掩膜回刻蚀所述第一区上的侧墙材料层，直至暴露出所述第一鳍部顶部表面，在第一鳍部侧壁形成第一侧墙；刻蚀所述第一鳍部，在第一鳍部内形成第一开口；在所述第一开口内形成第一分部。

可选的，在所述第一开口内形成第一分部的工艺包括第一外延生长工艺；所述第一外延生长工艺的参数包括：气体包括二氯氢硅、氯化氢、乙硼烷、甲锗烷和氢气的混合气体；所述二氯氢硅的流量范围为20标准毫升每分钟～200标准毫升每分钟，氯化氢的流量范围为10标准毫升每分钟～200标准毫升每分钟，乙硼烷的流量范围为20标准毫升每分钟～100标准毫升每分钟，甲锗烷的流量范围为50标准毫升每分钟～500标准毫升每分钟，氢气的流量范围为1标准毫升每分钟～200标准毫升每分钟；腔体压强为100托～600托；温度为500摄氏度～800摄氏度。

可选的，在形成第一分部之后，形成第二分部之前，还包括：在所述衬底表面形成介质材料层；回刻蚀所述介质材料层，直至暴露出所述第一分部表面和部分第一侧墙侧壁表面，在衬底上形成介质层，所述介质层顶部表面低于所述第一分部顶部表面；去除所述介质层暴露出的第一侧墙。

可选的，所述第二分部的形成方法包括：通过第二外延生长工艺在所述第一鳍部上和第一分部上形成第二分部；所述第二外延生长工艺的参数包括：气体包括二氯氢硅、氯化氢、乙硼烷、甲锗烷和氢气的混合气体；所述二氯氢硅的流量范围为20标准毫升每分钟～200标准毫升每分钟，氯化氢的流量范围为10标准毫升每分钟～200标准毫升每分钟，乙硼烷的流量范围为50标准毫升每分钟～300标准毫升每分钟，甲锗烷的流量范围为20标准毫升每分钟～400标准毫升每分钟，氢气的流量范围为1标准毫升每分钟～200标准毫升每分钟；腔体压强为100托～600托；温度为500摄氏度～800摄氏度。

可选的，在所述第一鳍部内形成第一外延层之后，在所述第二鳍部内形成第二外延层之前，还包括：在所述衬底表面形成保护层。

可选的，所述第二外延层的形成方法包括：在所述衬底表面形成第二掩膜层，所述第二掩膜层暴露出所述第二区上的保护层表面；以所述第二掩膜层为掩膜回刻蚀所述保护层和侧墙材料层，直至暴露出所述第二鳍部顶部表面，在所述第二鳍部侧壁形成第二侧墙；刻蚀所述第二鳍部，在所述第二鳍部内形成第二开口；在所述第二开口内形成第二外延层。

可选的，在所述第二开口内形成第二外延层的工艺包括第三外延生长工艺；所述第三外延生长工艺的参数包括：二氯氢硅、氯化氢、磷化三氢和氢气的混合气体；所述二氯氢硅的流量范围为30标准毫升每分钟～150标准毫升每分钟，氯化氢的流量范围为10标准毫升每分钟～200标准毫升每分钟，氢气的流量范围为200标准毫升每分钟～2000标准毫升每分钟，磷化三氢的流量范围为100标准毫升每分钟～2000标准毫升每分钟；腔体压强为150托～650托；温度为500摄氏度～850摄氏度。

可选的，所述保护层的材料包括氧化硅、氮化硅、氮氧化硅和氮碳化硅中的一种或多种的组合。

可选的，在第一鳍部内形成第一外延层之前，还包括：在所述衬底上形成隔离层，所述隔离层位于所述第一鳍部侧壁和第二鳍部侧壁，且所述隔离层顶部表面低于所述第一鳍部顶部表面和第二鳍部顶部表面。

相应的，本发明技术方案还提供一种采用上述任一项方法形成的半导体结构，包括：衬底，所述衬底包括相邻的第一区和第二区，所述第一区上具有第一鳍部，所述第二区上具有第二鳍部；位于第一鳍部内的第一外延层，所述第一外延层包括第一分部和位于第一鳍部上的第二分部，在平行于衬底表面的方向上，所述第二分部侧壁凸出于所述第一分部侧壁；位于所述第二鳍部内的第二外延层。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明技术方案半导体结构的形成方法中，由于所述第一区用于后续形成PMOS器件，所述第二区用于后续形成NMOS器件，所述PMOS器件的载流子为空穴，所述NMOS器件的载流子为电子，所述空穴的迁移率比电子的迁移率小，从而需要增加第一外延层的体积以对沟道产生较大的压应力，以提升空穴载流子的迁移率。在第一鳍部内形成的第一外延层，所述第一外延层包括第一分部和位于第一鳍部上的第二分部，在平行于衬底表面的方向上，所述第二分部侧壁凸出于所述第一分部侧壁，使得所述第一外延层体积增大的同时，避免了与后续在第二鳍部内形成的第二外延层发生桥接而导致器件短路的情况，提升了半导体结构的性能。

进一步，在第一鳍部内形成第一外延层之前，在所述衬底表面、第一鳍部表面和第二鳍部表面形成侧墙材料层，所述侧墙材料层能够保护第二鳍部，避免在第一鳍部内形成第一外延层时所述第二鳍部受到损伤；同时，所述侧墙材料层形成的第一侧墙能够限制所述第一分部的位置，避免第一分部与所述第二外延层桥接。

进一步，在所述第一鳍部内形成第一外延层之后，在所述第二鳍部内形成第二外延层之前，在所述衬底表面、第一鳍部表面、第一外延层表面和第二鳍部表面形成保护层，所述保护层对所述第一外延层起到保护作用，避免在第二鳍部内形成第二外延层时所述第一外延层受到损伤。

附图说明

图1是一实施例中半导体结构的剖面结构示意图；

图2至图12是本发明实施例中半导体结构形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，现有的鳍式场效应晶体管，性能有待提升。现结合具体的实施例进行分析说明。

图1是一实施例中半导体结构的剖面结构示意图。

请参考图1，包括：衬底100，所述衬底100包括相邻的第一区I和第二区II，所述第一区I上具有第一鳍部101，所述第二区II上具有第二鳍部102；位于衬底100上的第一介质层103，所述第一介质层103位于所述第一鳍部101的部分侧壁和第二鳍部102的部分侧壁，且所述第一介质层103的顶部表面低于所述第一鳍部101顶部表面和第二鳍部102顶部表面；位于所述第一区I上的第一栅极结构(未图示)，所述第一栅极结构横跨所述第一鳍部101，位于所述第二区II上的第二栅极结构(未图示)，所述第二栅极结构横跨所述第二鳍部102；位于所述第一栅极结构两侧第一鳍部101内的第一外延层104；位于所述第二栅极结构两侧第二鳍部102内的第二外延层105。

所述半导体结构中，所述第一区I用于形成PMOS器件，所述第一外延层104的材料为硅锗；所述第二区II用于形成NMOS器件，所述第二外延层105的材料为磷硅。随着半导体技术的进步，所述半导体结构的尺寸越来越小，而为了得到较好的PMOS性能，需要增加第一外延层104的体积以对沟道产生较大的压应力，以提升载流子的迁移率，这就导致相邻的第一鳍部101内的第一外延层104与第二鳍部102内的第二外延层105容易发生桥接，从而发生器件短路的情况，进而影响了半导体器件的性能。

为了解决上述问题，本发明技术方案提供一种半导体结构及其形成方法，通过在第一鳍部内形成第一外延层，所述第一外延层包括第一分部和位于第一鳍部上的第二分部，在平行于衬底表面的方向上，所述第二分部侧壁凸出于所述第一分部侧壁，使得所述第一外延层体积增大的同时，避免了与后续在第二鳍部内形成的第二外延层发生桥接而导致器件短路的情况，提升了半导体结构的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。

图2至图12是本发明实施例中半导体结构形成过程的剖面结构示意图。

请参考图2，提供衬底200，所述衬底包括相邻的第一区I和第二区II，所述第一区I上具有第一鳍部201，所述第二区II上具有第二鳍部202。

在本实施例中，所述衬底200的材料为硅。在其他实施例中，所述衬底的材料包括硅锗、锗、绝缘体上硅或者绝缘体上锗。

在本实施例中，所述第一区I形成的器件为P型器件，所述第二区II形成的器件为N型器件。

请参考图3，在所述衬底200上形成隔离层203，所述隔离层203位于所述第一鳍部201侧壁和第二鳍部202侧壁，且所述隔离层203顶部表面低于所述第一鳍部201顶部表面和第二鳍部202顶部表面。

所述隔离层203用于对后续形成的器件电隔离。

所述隔离层203的形成方法包括：在所述衬底200上形成隔离材料层(未图示)；回刻蚀所述隔离材料层，形成所述隔离层203。

所述隔离层203的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅；形成所述隔离材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。

在本实施例中，所述隔离层203的材料包括氧化硅；形成所述隔离材料层的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够形成结构致密且厚度较厚的隔离材料层。

请参考图4，在第一区I上和第二区II上形成栅极结构(未图示)，所述栅极结构横跨所述第一鳍部201和第二鳍部202。

所述栅极结构包括栅极介质层(未图示)和位于栅介质层上的栅极层(未图示)。

所述栅极结构的形成方法包括：在衬底200表面形成栅极介质材料层(未图示)；在所述栅极介质材料层上形成栅极材料层(未图示)；在所述栅极材料层上形成图形化的掩膜层(未图示)；以所述图形化的掩膜层为掩膜刻蚀所述栅极材料层和栅极介质材料层，直至暴露出所述隔离层203表面，形成所述栅极结构。

所述栅极介质层的材料包括氧化硅、低K(小于3.9)介电材料或高K(大于3.9)介电材料；所述栅极层的材料包括多晶硅或金属；形成所述栅极介质材料层的工艺包括原子层沉积工艺或化学气相沉积工艺；形成所述栅极材料层的工艺包括物理气相沉积工艺或原子层沉积工艺；刻蚀所述栅极材料层和栅极介质材料层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

在本实施例中，所述栅极介质层的材料包括氧化硅；所述栅极层的材料包括多晶硅；形成所述栅极介质材料层的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成厚度较薄且结构致密的栅极介质材料层；形成所述栅极材料层的工艺包括物理气相沉积工艺，所述物理气相沉积工艺能够形成厚度较厚且结构致密的栅极材料层；刻蚀所述栅极材料层和栅极介质材料层的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌较好的栅极结构。

请继续参考图4，形成栅极结构之后，在所述衬底200表面、第一鳍部201表面和第二鳍部202表面形成侧墙材料层204。

所述侧墙材料层204的材料包括氧化硅、氮化硅、氮氧化硅和氮碳化硅中的一种或多种的组合。形成所述侧墙材料层204的工艺包括化学气相沉积工艺或原子层沉积工艺。

在本实施例中，所述侧墙材料层204的材料包括氮化硅；形成所述侧墙材料层204的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的侧墙材料层204。

在所述衬底200表面、第一鳍部201表面和第二鳍部202表面形成侧墙材料层204，所述侧墙材料层204能够保护第二鳍部202，避免后续在第一鳍部201内形成第一外延层时所述第二鳍部201受到损伤。

接下来，在所述第一鳍部201内形成第一外延层，所述第一外延层包括第一分部和位于第一鳍部201上的第二分部，在平行于衬底200表面的方向上，所述第二分部侧壁凸出于所述第一分部侧壁。第一外延层的具体形成过程请参考图5至图9。

所述第一外延层的材料包括硅锗。由于所述第一区I用于后续形成PMOS器件，所述PMOS器件的载流子为空穴，所述空穴的迁移率比电子的迁移率小，从而需要增加第一外延层的体积以对沟道产生较大的压应力，以提升空穴载流子的迁移率。

请参考图5，在所述第一鳍部201侧壁形成第一侧墙206。

所述第一侧墙的形成方法包括：在所述衬底200表面形成第一掩膜层205，所述第一掩膜层205暴露出第一区I上的侧墙材料层204表面；以所述第一掩膜层205为掩膜回刻蚀所述第一区I上的侧墙材料层204，直至暴露出所述第一鳍部201顶部表面，在第一鳍部201侧壁形成第一侧墙206。

在第一鳍部201侧壁形成第一侧墙206，所述第一侧墙206能够限制后续在所述第一鳍部201内形成的第一分部的位置，避免第一分部与后续在第二鳍部202内形成的第二外延层桥接，从而发生短路的情况。

在本实施例中，所述第一掩膜层205的材料包括光刻胶。在其他实施例中，所述第一掩膜层的材料包括硬掩膜层和位于硬掩膜层上的光刻胶，所述硬掩膜层的材料包括氧化硅或氮化硅。

请参考图6，形成第一侧墙206之后，刻蚀所述第一鳍部201，在第一鳍部201内形成第一开口207。

所述第一开口207暴露出所述第一侧墙206的侧壁表面。

刻蚀所述第一鳍部201的工艺包括干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，刻蚀所述第一鳍部201的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌较好的第一开口207，有利于形成尺寸均匀的第一外延层。

请参考图7，在所述第一开口207内形成第一分部208。

所述第一分部208的材料包括硅锗。

在所述第一开口207内形成第一分部208的工艺包括第一外延生长工艺；所述第一外延生长工艺的参数包括：气体包括二氯氢硅、氯化氢、乙硼烷、甲锗烷和氢气的混合气体；所述二氯氢硅的流量范围为20标准毫升每分钟～200标准毫升每分钟，氯化氢的流量范围为10标准毫升每分钟～200标准毫升每分钟，乙硼烷的流量范围为20标准毫升每分钟～100标准毫升每分钟，甲锗烷的流量范围为50标准毫升每分钟～500标准毫升每分钟，氢气的流量范围为1标准毫升每分钟～200标准毫升每分钟；腔体压强为100托～600托；温度为500摄氏度～800摄氏度。

所述第一外延生长工艺使得所述第一分部208形成于所述第一开口207内。

形成第一分部208之后，去除所述第一掩膜层205。

在本实施例中，去除所述第一掩膜层205的工艺包括灰化工艺。

请参考图8，在衬底200上形成介质层209，所述介质层209顶部表面低于所述第一分部208顶部表面。

所述介质层209为后续在第一鳍部201上形成第二分部提供结构支持。

所述介质层209的形成方法包括：在所述衬底200表面形成介质材料层(未图示)；回刻蚀所述介质材料层，直至暴露出所述第一分部208表面和部分第一侧墙206侧壁表面，在衬底200上形成介质层209。

所述介质层209的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅；形成所述介质材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。

在本实施例中，所述介质层209的材料包括氧化硅；形成所述介质材料层的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够形成结构致密且厚度较厚的介质材料层。

所述介质层209顶部表面低于所述第一分部208顶部表面，暴露出部分所述第一侧墙206侧壁表面，使得暴露出的部分第一侧墙206能够被去除干净，以方便后续在第一鳍部201上形成第二分部时的侧向生长，使得在平行于衬底200表面的方向上，所述第二分部侧壁凸出于所述第一分部208侧壁，以便形成体积较大的第一外延层。

请继续参考图8，形成介质层209之后，去除所述介质层209暴露出的部分第一侧墙206。

去除所述介质层209暴露出的部分第一侧墙206的工艺包括干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，去除所述部分第一侧墙206的工艺包括干法刻蚀工艺，所述干法刻蚀工艺对所述第一侧墙206的材料与介质层209和第一分部208的材料具有较大的刻蚀选择比，从而能够在去除干净所述第一侧墙206的同时，对所述介质层209和第一分部208损伤较小。

去除所述介质层209暴露出的部分第一侧墙206，有利于后续在第一鳍部201上形成第二分部时的侧向生长，使得在平行于衬底200表面的方向上，所述第二分部侧壁凸出于所述第一分部208侧壁，以便形成体积较大的第一外延层。

请参考图9，在所述第一鳍部201上形成第二分部210。

所述第二分部210的材料包括硅锗。

所述第二分部210的形成方法包括：通过第二外延生长工艺在所述第一鳍部201上和第一分部208上形成第二分部210。

所述第二外延生长工艺的参数包括：气体包括二氯氢硅、氯化氢、乙硼烷、甲锗烷和氢气的混合气体；所述二氯氢硅的流量范围为20标准毫升每分钟～200标准毫升每分钟，氯化氢的流量范围为10标准毫升每分钟～200标准毫升每分钟，乙硼烷的流量范围为50标准毫升每分钟～300标准毫升每分钟，甲锗烷的流量范围为20标准毫升每分钟～400标准毫升每分钟，氢气的流量范围为1标准毫升每分钟～200标准毫升每分钟；腔体压强为100托～600托；温度为500摄氏度～800摄氏度。

所述第二外延生长工艺使得所形成的第二分部210体积较大，从而所述第一外延层能对沟道产生较大的压应力，从而空穴载流子的迁移率提高，使得在第一区形成的PMOS器件性能得到提升；同时，在平行于衬底200表面的方向上，所述第二分部210侧壁凸出于所述第一分部208侧壁，使得所述第一外延层体积增大的同时，避免了与后续在第二鳍部内形成的第二外延层发生桥接而导致器件短路的情况，提升了半导体结构的性能。

至此，形成的所述第一外延层，所述第一外延层包括第一分部208和位于第一鳍部201上的第二分部210，在平行于衬底200表面的方向上，所述第二分部210侧壁凸出于所述第一分部208侧壁，使得所述第一外延层体积增大的同时，避免了与后续在第二鳍部202内形成的第二外延层发生桥接而导致器件短路的情况，从而提升了半导体结构的性能。

请参考图10，形成第二分部210之后，在所述衬底表面形成保护层211。

所述保护层211的材料包括氧化硅、氮化硅、氮氧化硅和氮碳化硅中的一种或多种的组合。形成所述保护层211的工艺包括化学气相沉积工艺或原子层沉积工艺。

在本实施例中，所述保护层211的材料包括氮化硅；形成所述保护层211的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的保护层211。

在所述第二鳍部202内形成第二外延层之前，在所述衬底200表面、第一鳍部201表面、第一外延层表面和第二鳍部202表面形成保护层211，所述保护层211对所述第一外延层和第一鳍部201起到保护作用，避免在第二鳍部202内形成第二外延层时所述第一外延层和第一鳍部201受到损伤。

接下来，在所述第二鳍部202内形成第二外延层。具体形成方法请参考图11和图12。

请参考图11，在所述第二鳍部202侧壁形成第二侧墙213。

所述第二侧墙213的形成方法包括：在所述衬底表面形成第二掩膜层212，所述第二掩膜层212暴露出所述第二区II上的保护层211表面；以所述第二掩膜层212为掩膜回刻蚀所述保护层211和侧墙材料层204，直至暴露出所述第二鳍部202顶部表面，在所述第二鳍部202侧壁形成第二侧墙213。

在第二鳍部202侧壁形成第二侧墙213，所述第二侧墙213能够限制后续在所述第二鳍部202内形成的第二外延层的位置，有利于形成尺寸均匀的第二外延层。

在本实施例中，所述第二掩膜层212的材料包括光刻胶。在其他实施例中，所述第第二掩膜层的材料包括硬掩膜层和位于硬掩膜层上的光刻胶，所述硬掩膜层的材料包括氧化硅或氮化硅。

请参考图12，刻蚀所述第二鳍部202，在所述第二鳍部202内形成第二开口(未图示)；在所述第二开口内形成第二外延层214。

刻蚀所述第二鳍部202的工艺包括干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，刻蚀所述第二鳍部202的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌较好的第二开口，有利于形成尺寸均匀的第二外延层214。

所述第二外延层214的材料包括磷硅。

在所述第二开口内形成第二外延层214的工艺包括第三外延生长工艺，所述第三外延生长工艺的参数包括：二氯氢硅、氯化氢、磷化三氢和氢气的混合气体；所述二氯氢硅的流量范围为30标准毫升每分钟～150标准毫升每分钟，氯化氢的流量范围为10标准毫升每分钟～200标准毫升每分钟，氢气的流量范围为200标准毫升每分钟～2000标准毫升每分钟，磷化三氢的流量范围为100标准毫升每分钟～2000标准毫升每分钟；腔体压强为150托～650托；温度为500摄氏度～850摄氏度。

所述第三外延生长工艺使形成的第二外延层214能够位于所述第二开口内，避免所述第二外延层214的体积过大从而与所述第一外延层发生桥接而导致器件短路的情况，提升了半导体结构的性能。

形成所述第二外延层214之后，去除所述第二掩膜层212。

在本实施例中，去除所述第二掩膜层212的工艺包括灰化工艺。

至此，形成的半导体结构，所述第一鳍部201内的第一外延层和第二鳍部202内的第二外延层214不易发生桥接，从而所述半导体结构的性能得到了提升。

相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图12，包括：

衬底200，所述衬底200包括相邻的第一区I和第二区II，所述第一区I上具有第一鳍部201，所述第二区II上具有第二鳍部202；

位于第一鳍部201内的第一外延层，所述第一外延层包括第一分部208和位于第一鳍部201上的第二分部210，在平行于衬底200表面的方向上，所述第二分部210侧壁凸出于所述第一分部208侧壁；

位于所述第二鳍部202内的第二外延层214。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。