电路基板
文献发布时间:2023-06-19 11:27:38
技术领域
本发明涉及一种电路基板。
背景技术
随着移动电话、无线通信的通信高速化、通信量大容量化的需求的增大,谋求在基板上紧凑地构成无源部件,该无源部件构成滤波器等。
研究了将构成线圈(电感器,略称为L)的元件和构成电容器(略称为C)的元件组合得到的LC滤波器为频率滤波器,根据特性的优越性而作为通信设备的结构部件使用。然而,以往的LC滤波器的尺寸较大,因此难以用于小型通信设备的模块。
在专利文献1中,公开了一种线圈内置多层电路基板,其为了实现紧凑的电路结构,在配线图案层中的至少大于或等于2层形成作为线圈的一部分的线圈用图案,在被线圈用图案夹着的电绝缘性基材的规定位置,设置将线圈用图案各自的端部间连通的贯穿孔,向贯穿孔内填充导电性膏剂而将各个端部间电连接。
另外,还已知通过LTCC(Low Temperature Co-fired Ceramics)技术而制造高密度安装用LC滤波器。
另外,还存在将线圈内置于硅基板的技术。
专利文献1:日本特开2005-268447号公报
发明内容
但是,在专利文献1所记载的线圈中,上述电绝缘性基材为所谓的玻璃环氧基板等,通过钻具等的机械加工而形成贯穿孔,因此,玻璃纤维的端部在贯穿孔的内周露出,由此,内周面变为凹凸状。另外,玻璃环氧基板的表面也是本来就具有凹凸的粗面。因此,即使能够以上述方式形成线圈图案,其配线的宽度、直径也局部性地变化,因此,线圈的电特性变差。
另外,在基于LTCC技术的基板中,利用多层陶瓷配线相对于基板表面在铅垂方向上形成线圈,因此,本来就难以实现薄形化,难以收容于薄形的通信设备的壳体内。并且,也难以设置防止从其他电子部件辐射的噪声的屏蔽构造、在多层陶瓷基板与其他电子部件之间形成配线而限定性地防止电磁干扰的屏蔽构造。
另外,在将线圈内置于硅基板的技术中,硅不是完全的绝缘体,因此,存在如下问题,即,为了作为电路基板而使用,不得不形成绝缘膜,成本变高。
本发明的目的在于提供一种在小型的高速大容量通信设备中使用的、紧凑且电磁屏蔽性优异的电路基板。
本发明用于解决上述问题,根据技术方案1涉及的发明,提供一种电路基板,其特征在于,具有:玻璃基材;线圈用配线图案,其形成于所述玻璃基材正反两面,成为线圈的一部分;贯穿孔,其在被所述线圈用配线图案夹着的所述玻璃基材的规定位置将线圈用配线图案的端部间连通;以及贯穿孔内周导通面,其形成于贯穿孔内周,将所述线圈用配线图案端部间电导通,所述线圈用配线图案和所述贯穿孔内周导通面形成以所述贯穿孔的轴向以及与所述线圈用配线图案的伸长方向正交的方向为轴卷绕而成的至少1个线圈,并且具有对至少1个所述线圈的电磁波进行屏蔽的、由导电性部件构成的电磁波屏蔽层。
在技术方案1所述的电路基板的基础上,本发明的技术方案2的发明的特征在于,所述电磁波屏蔽层形成于至少1个所述线圈的正上方。
在技术方案1所述的电路基板的基础上,本发明的技术方案3的发明的特征在于,所述电磁波屏蔽层形成为将所有的所述线圈覆盖。
发明的效果
本发明能够提供一种电路基板,该电路基板在小型的高速大容量通信设备中使用,紧凑且电磁屏蔽性优异。
附图说明
图1是表示实施方式涉及的电路基板的线圈(电感器)的构造的概略斜视图。(a)是以透明化的方式表示玻璃基材和贯穿孔的图,(b)是以透明化的方式表示线圈用配线图案的图。
图2是表示实施方式涉及的电路基板的电容器的构造的概略剖面图。
图3是用于示出实施方式涉及的电路基板的一个例子的电路图。
图4是针对图3的电路图的实施方式涉及的电路基板的示意性的剖面图。
图5是实施方式涉及的电路基板的制造过程图(1)。
图6是实施方式涉及的电路基板的制造过程图(2)。
图7是实施方式涉及的电路基板的制造过程图(3)。
图8是实施方式涉及的电路基板的制造过程图(4)。
图9是实施方式涉及的电路基板的制造过程图(5)。
图10是实施方式涉及的电路基板的制造过程图(6)。
图11是实施方式涉及的电路基板的制造过程图(7)。
图12是实施方式涉及的电路基板。
具体实施方式
下面,参照附图对本发明的实施方式进行说明。
图1是表示实施方式涉及的电路基板的线圈(电感器)的构造的概略斜视图,(a)是以透明化的方式表示玻璃基材和贯穿孔的图。
(b)是以透明化的方式表示线圈用配线图案的图。
图2是表示实施方式涉及的电路基板的电容器的构造的概略剖面图。
图3是用于表示实施方式涉及的电路基板的一个例子的电路图,图4是针对图3的电路图的实施方式涉及的电路基板的示意性的剖面图。
本实施方式涉及的电路基板100具有:玻璃基材31;成为线圈的一部分的线圈用配线图案21、22,它们形成于玻璃基材31正反两面;贯穿孔23,其在被线圈用配线图案21、22夹着的玻璃基材31的规定位置将线圈用配线图案21、22的端部间连通;以及贯穿孔内周导通面24,其形成于贯穿孔23内周,将线圈用配线图案21、22端部间电导通,线圈用配线图案21、22和贯穿孔内周导通面24形成以贯穿孔23的轴向以及与线圈用配线图案21、22的伸长方向正交的方向为轴而卷绕的线圈110,并且在线圈110的正上方具有由导电性部件构成的电磁波屏蔽层39。
详细地说明本实施方式涉及的电路基板100的例子。实际上,不仅对于线圈(电感器),对于电容也以将玻璃基材31作为芯材并在其两面交替地形成有配线层和绝缘树脂层的基板为例,分别说明作为构成LC电路的电子元件的线圈(电感器)的形成例和电容器的形成例。
<线圈(电感器)>
对线圈(电感器,略称为L)的形成进行说明。能够将螺旋状的线圈内置于具有贯穿孔23的基板。在图1(a)、(b)中,以透明化的方式示出具有排列成2列的贯穿孔的平行平板状的玻璃基材31,在图1(b)中还以透明化的方式示出配线层。在图1(b)中,在玻璃板的正反面中,以将相邻的贯穿孔23的开口部彼此连接的方式形成线圈用配线图案21、22,在将玻璃基材31的正反面连通的贯穿孔23的内壁形成导体层,其内周面成为贯穿孔内周导通面24,形成玻璃贯穿电极60(TGV(Through glass Vias))。
如图1(b)所示对玻璃贯穿电极60(TGV(Through glass Vias))的位置进行定义。将列位置设为X、列内的孔位置设为Y。
这里,将第1列的列位置的、列内的孔位置为第n个(X=1、Y=n)的玻璃贯穿电极(TGV)设为玻璃贯穿电极TGV(1、n)61,将第2列的列位置的、列内的孔位置为第n个的玻璃贯穿电极(TGV)设为玻璃贯穿电极TGV(2、n)62。如果通过反面侧的线圈用配线图案22将玻璃贯穿电极TGV(1、n)61和玻璃贯穿电极TGV(2、n)62连接,通过表面侧的线圈用配线图案21将玻璃贯穿电极TGV(1、n)61和玻璃贯穿电极TGV(2、n+1)63连接,则能够由线圈用配线图案22、玻璃贯穿电极TGV(1、n)61、线圈用配线图案21和玻璃贯穿电极TGV(2、n+1)63构成导体在该玻璃基材31的内部和表面卷绕一圈的开路电路。通过使电流在该电路流动而能够作为电感器起作用。电感器的特性能够通过改变匝数而进行调整。
<电容器>
关于电容器(略称为C),设为在两张导体板之间夹着电介质的构造。作为电容器的例子,如图2所示,在未图示的玻璃基材正上方、或者在形成于玻璃基材的绝缘树脂层11之上层叠有导体层(电容器的下电极)12而形成导体图案,在该导体图案之上层叠有电介质层13,并且在其上层叠有导体层(电容器的上电极)14。导体层(电容器的下电极)12和导体层(电容器的上电极)14也可以是由晶种层和导电层构成的多层构造。
<LC滤波器>
接着,作为由线圈(电感器,略称为L)和电容器(略称为C)构成的电路基板的一个例子,对基于LC电路的带通滤波器(BPF)进行说明。带通滤波器(BPF)的基本的电路图如图3所示。通过适当地设定电路中的电容器的电容(以下,称为电容)和电感器的感应系数(以下,称为电感),从而能够实现仅使希望的频带的频率通过、且将除此以外的频率阻断的带通效果。
图4中示出如下状态的模式图,该状态是将由图3的电路图中示出的线圈(电感器,略称为L)和电容器(略称为C)构成的LC电路形成于电路基板100内部。图中L1、L2、L3表示线圈(电感器),C1、C2、C3表示电容器。
电感器L1、L2、L3能够通过将玻璃基材31内的玻璃贯穿电极(TGV(Through glassVias))和玻璃基材31的正反面的配线即线圈用配线图案连接而制作线圈。电感器L1、L2、L3主体埋设于玻璃基材31的内部和其正反面的绝缘树脂层32,与电容器C1、C2、C3相同地经由绝缘树脂层32内的通路孔而进行与电路基板最外层的电极的导通。此外,电感器L2是带通滤波器(BPF)间的干涉抑制调整电路用的电抗元件。
电容器C1、C2、C3通过在玻璃基材31的上表面配置导体层(电容器的下电极)33、且夹着电介质层34地配置导体层(电容器的上电极)35而形成。作为整体,电容器C1、C2、C3埋设于玻璃基材31的上表面上的绝缘树脂层32,在要与电路基板100外部的电极进行连接的情况下,能够在绝缘树脂层32制作通路孔,经由其内部的导体而进行连接。
<电路基板制作工艺>
接着,使用图5~12,示出使用玻璃基材31的电路基板制作工艺的一个例子。
首先,为了进行电路设计,根据通过或阻断的电波的频率频带,通过仿真软件而计算出所需的电容和电感。例如,对于大于或等于3400MHz且小于或等于3600MHz的频带,在表1、表2中示出如图3所示的电路结构中用于实现希望的特性的元件的规格。这里,关于电感器L1和L3,电感非常小,因此不需要形成线圈形状,并且单根配线的自感就足够,因此在表中示出了该配线的尺寸。
[表1]
[表2]
关于大于或等于2499MHz且小于或等于2690MHz的频带用的带通滤波器(BPF),也以相同的流程,计算出电容、电感,进行所需的电路的设计(关于数值,省略)。
基于以上的电路设计,制作出所需的电路基板。首先,如图5(a)所示,准备低膨胀的玻璃基材31(厚度为300μm,热膨胀率CTE:3.5ppm/K),接着,如图5(b)所示,在玻璃基材31形成开口径为80μm~100μm的贯穿孔43。在形成时,作为第一阶段,向希望形成贯穿孔43的位置对UV激光进行脉冲照射,在被照射的玻璃形成脆弱部,作为第二阶段,针对玻璃板整体进行基于氢氟酸水溶液的蚀刻。由此,选择性地对脆弱部进行蚀刻,迅速地形成高精度的贯穿孔43。与使用玻璃环氧基板的情况相比较,能够形成贯穿孔43,该贯穿孔43具有更高精度的内径,且具有无凹凸的内周面。
接着,如图5(c)所示,作为配线层之下以及玻璃基材31的贯穿孔43的内壁的贴合层44,在玻璃基材31的表面整个面将钛(Ti)膜和铜(Cu)膜以该顺序通过溅射法进行2层制膜,进行玻璃表面的导电化。关于膜的厚度,将钛(Ti)膜设定为50nm,将铜(Cu)膜设定为300nm。
接着,如图5(d)所示,为了对贯穿孔43内壁的溅射膜即贴合层44的较薄部分进行增补,实施化学镀镍(Ni)镀敷,形成化学镀镍(Ni)层45,设为由钛(Ti)/铜(Cu)构成的贴合层44/镍(Ni)镀敷层45。加工是针对玻璃基材31的正反整个面和贯穿孔43内而进行的,镀敷厚度设定为0.2μm。由此,形成晶种层。
虽然未图示,但接着在玻璃基材31的两面对例如“日立化成株式会社”制干膜抗蚀剂、商品名RY-3525(厚度为25μm)进行层叠,以将贴合层44/镍(Ni)镀敷层45设为晶种层,通过半添加法而形成电感器的配线、电容器的下电极、外部连接用的焊盘等导体图案46。也可以通过涂敷液态抗蚀剂而形成抗蚀剂层。然后,通过光学制版法,经由用于形成导体图案即配线图案的掩模而对抗蚀剂层进行曝光,通过显影而在抗蚀剂层处形成配线图案(开口部)。
接着,通过电解镀铜而在上述开口部析出铜,以15μm的厚度形成导电性部件即导体图案46。在该阶段,在玻璃基材31的贯穿孔43内壁也析出镀铜。接着,将干膜抗蚀剂剥离。在该阶段,如图6(e)所示,在玻璃基材31的正反面,被由钛(Ti)/铜(Cu)构成的贴合层44/镍(Ni)镀敷层45覆盖的部分和在其上还层叠有镀铜的导体图案46的部分混杂在一起。在图6(e)的工序中,在导体图案46的规定位置形成电容器的下电极。或者,还可以利用导体图案46的一部分形成为电容器的下电极。
接着,如图6(f)所示,首先,在玻璃基材31的形成电容器一侧的整个面,通过CVD(Chemical Vapor Deposition)制膜法,以200nm至400nm的厚度形成氮化硅(SiN)膜而形成电容器的电介质层34。并且,如图6(g)所示,作为形成电容器的上电极时的晶种层48,通过溅射制膜法,分别以50nm、300nm按顺序在电介质层34整体之上制成钛(Ti)膜和铜(Cu)膜。
接着,如图7(h)所示,为了形成电容器的上电极,设为通过光学制版而仅使形成电容器的上电极的部分从干膜抗蚀剂层70露出的状态。接着,如图7(i)所示,通过电解镀铜而以9~10μm的厚度形成上电极49。之后,如图7(j)所示,将干膜抗蚀剂层70去除。在该时间点,在电介质层34以外也层叠有氮化硅(SiN)层等。
因此,如图8(k)所示,为了将多余的贴合层、镀敷晶种层等去除,首先,通过光学制版,利用干膜抗蚀剂层50仅对上述电容器的上电极49之上进行保护。
接着,为了将对电容器的上电极49进行制膜时的溅射铜层中的多余部分去除,通过湿蚀刻法对基板进行处理,为了将多余部分的钛(Ti)层、氮化硅(SiN)层去除,通过干蚀刻法对基板进行处理。
更具体而言,首先,利用蚀刻液将在多余部分处于最上方的溅射后的铜(Cu)层去除。接着,通过干蚀刻而将其下的溅射钛(Ti)层和通过CVD(Chemical Vapor Deposition)制膜形成的氮化硅(SiN)层去除。然后,将保护电容器的上电极49的干膜抗蚀剂层50剥离去除。如图9(m)所示,在该时间点,还残留有玻璃基材31正上方的晶种层。
接着,如图9(n)所示,为了将在电容器的下电极以及其他的玻璃基材31的表面处形成的导电层的晶种层去除,通过湿蚀刻工法对镍(Ni)镀敷层进行处理。也同时将处于该镍(Ni)镀敷层的下方的溅射后的铜(Cu)层去除。另一方面,形成配线、电容器电极等的铜(Cu)层多少会溶解于蚀刻液,但其厚度比较大,因此不会完全被去除。之后,将溅射后的钛(Ti)层通过蚀刻而去除。如果至此结束,则在没有配线、电极等的部分,玻璃基材31露出。作为以上的结果,在玻璃基材31的表面形成电容器120,并且形成要形成电感器110(参照图10(r))的连续的配线80的一部分而与玻璃贯穿电极(TGV(Through glass Vias))60相连。关于玻璃基材31的其他部分没有的玻璃基材表面区域90,将贴合层、晶种层去除,露出至外部。
接着,如图9(o)所示,将例如“味の素ファインテクノ株式会社”制的绝缘树脂(商品名“ABF-GX·T31R”)粘贴于玻璃基材31的两面,形成绝缘树脂层(树脂加强层)32。加工是利用真空层压装置无空隙地将绝缘树脂封入至玻璃基材31的贯穿孔43的内部。绝缘树脂层32的厚度设为35μm左右,可靠地埋入至电容器的上电极49为止。
并且,通过激光加工使绝缘树脂层32在想要导通的位置贯穿,如图9(p)所示,形成达到玻璃基材31的配线层的绝缘树脂层的孔52。孔52的直径优选为60μm左右。
虽然未图示,但利用碱性的表面粗化液对玻璃基材31的正反面的绝缘树脂层32进行处理,将算术表面粗糙度Ra调整为60nm。这是用于通过如下工序而提高晶种层的贴合力的方法。
接着,如图10(q)所示,在玻璃基材31的正反面的绝缘树脂层32实施化学镀铜(Cu)镀敷,形成导电晶种层53。其厚度优选设为0.6μm。通过该处理,不仅在正反面,在先通过激光加工而形成的孔的内壁也形成导电晶种层53。
接着,如图10(r)所示,将干膜抗蚀剂层粘贴于基板两面,通过光学制版法在想要设置配线54的部分设置开口部。接着,在基板实施电解镀,以15μm的厚度形成配线。另外,在该电解镀处理中,绝缘树脂层32内的孔52的内部也由铜充满,还能够实现玻璃基材31表面与导体层的导通。
之后,通过蚀刻将不需要的导电晶种层去除。如上所述,完成包含LC电路用的内置元件在内的基础的电路基板100。此外,在图中,假想对于在电路基板100内置的电感器、电容器而言进行接地的情况,示出针对玻璃基材31的下侧的增强(build up)配线而好像存在铜(Cu)层,但对于实际的电路基板不需要一定这样,也可以在完成电路基板时使规定的电感器、电容器接地。
之后,也可以根据需要,重复进行图9(o)~图10(r)的工序,如图11(s)、(t)所示对绝缘树脂层92、导体配线层91进行层叠而安装电子部件。
另外,如图12所示,将电磁屏蔽层由1层的铜(Cu)层构成的电磁波屏蔽层39配置于线圈(电感器)110的正上方,能够抑制来自无源部件的相互干涉。另外,电磁屏蔽层也可以通过溅射法以及镀敷法中的任一方法进行制膜。另外,通过将屏蔽件配置于玻璃基板的两面,从而能够降低来自母板的电磁波和所安装的部件的电磁波的影响。
另外,也可以在玻璃基材31或绝缘树脂层32的表面形成平面状(例如,螺旋状)的线圈(电感器)。
另外,在铜(Cu)的导体图案46层叠于玻璃基材31的情况下,为了防止由于失去应力平衡而产生玻璃基材31的翘曲、破损的情况,能够在例如玻璃基材31的正上方形成氮化硅层等。该氮化硅层具有使得铜(Cu)的导体图案46的残留应力缓和的功能,构成通过该组合而进行了应力调整的加强配线层。但是,氮化硅层为一个例子,并不限定于此。
并且,能够将玻璃基材31的一个面的导电性部件与安装于电路基板的无源部件连接,将玻璃基材31的另一个面的导电性部件与母基板(未图示)连接。
在本实施方式中,通过将电子元件内置于电路基板,从而能够将电路基板表面的位于所内置的电子元件的上方的区域用于其他部件的安装,由此能够实现高功能且紧凑的电路基板。另外,在本实施方式中,在安装开关部件而进行了动作确认时,确认到噪声少且动作稳定。
标号的说明
11…绝缘树脂层、12…导体层(电容器的下电极)、13…电介质层、14…导体层(电容器的上电极)、21、22…线圈用配线图案、23…贯穿孔、24…贯穿孔内周导通面、31…玻璃基材、32…绝缘树脂层、33…导体层(电容器的下电极)、34…电介质层、35…导体层(电容器的上电极)、36…无源部件、37…有源部件、38…塑模树脂、39…电磁波屏蔽层、43…贯穿孔、44…贴合层(钛(Ti)/铜(Cu)溅射层)、45…镍(Ni)镀敷层、46…导体图案(玻璃正上方铜配线:包含电容器下电极)、48…晶种层(电介质层上钛(Ti)/铜(Cu)溅射层)、49…电容器的上电极、50…干膜抗蚀剂层(电容器保护用)、52…绝缘树脂层的孔、53…导电晶种层、54…配线、60…玻璃贯穿电极(TGV(Through glass Vias))、61…玻璃贯穿电极(TGV(1、n))、62…玻璃贯穿电极(TGV(2、n))、63…玻璃贯穿电极(TGV(2、n+1))、70…干膜抗蚀剂层、80…配线、90…玻璃基材表面区域、91…导体配线层、92…绝缘树脂层、100…电路基板、110…线圈(电感器)、120…电容器、C1、C2、C3…电容器、X…列位置、Y…列内的孔位置、n…列内的某个孔位置
- 电路基板用树脂组合物、电路基板用成型体、电路基板用层积体和电路基板
- 印刷电路基板制造用剥离膜、印刷电路基板制造用剥离膜的制造方法、印刷电路基板的制造方法、及印刷电路基板