使图代码等待信号量的应用程序编程接口

相关申请的交叉引用

要求优先权

本申请要求于2021年12月13日提交的，标题为“使图代码等待信号量的应用程序编程接口(APPLICATION PROGRAMMING INTERFACE TO CAUSE GRAPH CODE TO WAIT ON ASEMAPHORE)”的美国专利申请17/549,620的权益，该申请在此为所有目的整体并入本文。

技术领域

至少一个实施例涉及用于执行针对并行计算平台和应用程序接口编写的一个或更多个程序的处理资源。例如，至少一个实施例涉及根据本文描述的各种新颖技术执行应用程序编程接口(API)的处理器或计算系统。

背景技术

使用来自第一API的代码和来自另一个API的代码执行计算操作会耗用大量时间、功率或计算资源。可以改善时间、功率或计算资源的量。

附图说明

图1是示出了根据至少一个实施例的计算环境的框图。

图2示出了根据至少一个实施例的具有信号量节点的图的示意图。

图3示出了根据至少一个实施例的添加信号量信号节点API调用的示意图。

图4示出了根据至少一个实施例的设置信号量信号节点参数API调用的示意图。

图5示出了根据至少一个实施例的获取信号量信号节点参数API调用的示意图。

图6示出了根据至少一个实施例的更新可执行图信号量信号节点参数API调用的示意图。

图7示出了根据至少一个实施例的添加信号量等待节点API调用的示意图。

图8示出了根据至少一个实施例的设置信号量等待节点参数API调用的示意图。

图9示出了根据至少一个实施例的获取信号量等待节点参数API调用的示意图。

图10示出了根据至少一个实施例的更新可执行图信号量等待节点参数API调用的示意图。

图11是根据至少一个实施例的添加和更新信号量信号节点的技术的流程图。

图12是根据至少一个实施例的添加和更新信号量等待节点的技术的流程图。

图13示出了根据至少一个实施例的示例性数据中心；

图14示出了根据至少一个实施例的处理系统；

图15示出了根据至少一个实施例的计算机系统；

图16示出了根据至少一个实施例的系统；

图17示出了根据至少一个实施例的示例性集成电路；

图18示出了根据至少一个实施例的计算系统；

图19示出了根据至少一个实施例的APU；

图20示出了根据至少一个实施例的CPU；

图21示出了根据至少一个实施例的示例性加速器集成切片；

图22A-22B示出了根据至少一个实施例的示例性图形处理器；

图23A示出了根据至少一个实施例的图形核心；

图23B示出了根据至少一个实施例的GPGPU；

图24A示出了根据至少一个实施例的并行处理器；

图24B示出了根据至少一个实施例的处理集群；

图24C示出了根据至少一个实施例的图形多处理器；

图25示出了根据至少一个实施例的图形处理器；

图26示出了根据至少一个实施例的处理器；

图27示出了根据至少一个实施例的处理器；

图28示出了根据至少一个实施例的图形处理器核心；

图29示出了根据至少一个实施例的PPU；

图30示出了根据至少一个实施例的GPC；

图31示出了根据至少一个实施例的流式多处理器；

图32示出了根据至少一个实施例的编程平台的软件栈；

图33示出了根据至少一个实施例的图32的软件栈的CUDA实现；

图34示出了根据至少一个实施例的图32的软件栈的ROCm实现；

图35示出了根据至少一个实施例的图32的软件栈的OpenCL实现；

图36示出了根据至少一个实施例的由编程平台支持的软件；

图37示出了根据至少一个实施例的在图32-35的编程平台上执行的编译代码；

图38示出了根据至少一个实施例的在图32-35的编程平台上执行的更详细的编译代码；

图39示出了根据至少一个实施例的在编译源代码之前转换源代码；

图40A示出了根据至少一个实施例的被配置为使用不同类型的处理单元来编译和执行CUDA源代码的系统；

图40B示出了根据至少一个实施例的被配置为使用CPU和启用CUDA的GPU来编译和执行图40A的CUDA源代码的系统；

图40C示出了根据至少一个实施例的被配置为使用CPU和未启用CUDA的GPU来编译和执行图40A的CUDA源代码的系统；

图41示出了根据至少一个实施例的由图40C的CUDA到HIP转换工具转换的示例内核；

图42更详细地示出了根据至少一个实施例的图40C的未启用CUDA的GPU；

图43示出了根据至少一个实施例的示例CUDA网格的线程如何被映射到图42的不同计算单元；以及

图44示出了根据至少一个实施例的如何将现有CUDA代码迁移至数据并行C++代码。

具体实施方式

在以下描述中，阐述了许多具体细节以便提供对至少一个实施例的更透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节中的一个或更多个的情况下实践本发明构思。

图1是根据至少一个实施例示出了计算环境100的框图。在至少一个实施例中，计算机系统102包括处理器104、存储器106、以及图形处理单元(GPU)集合108。在至少一个实施例中，GPU集合108包括GPU 110和GPU 112。在至少一个实施例中，GPU集合108包括不同数量的GPU(例如，少于或多于两个GPU)。在至少一个实施例中，GPU 110包括GPU存储器114，而GPU 112包括GPU存储器116。在至少一个实施例中，GPU存储器114和/或GPU存储器116包括多于一个级别和/或类型的存储器(例如，整个GPU可访问的全局存储器，GPU上的处理器子集可访问的存储器，GPU上的单个处理器可访问的缓存存储器)。在至少一个实施例中，计算机系统102中包括不同数量的处理器(例如，多于一个处理器104)和/或不同数量的存储器(例如，多于一个存储器106)。在至少一个实施例中，处理器104是中央处理单元(CPU)。在至少一个实施例中，计算机系统102包括一个或更多个为清晰起见未示出的其他组件(例如，网络接口卡、持久性存储设备、一个或更多个输入设备、一个或更多个输出设备和/或一个或更多个其他合适的组件)。

在至少一个实施例中，处理器102是单核处理器。在至少一个实施例中，处理器102是多核处理器。在至少一个实施例中，处理器102是处理系统中的元素，例如本文所述的处理系统1400。在至少一个实施例中，处理器102是计算机系统中的元素，如本文所述的计算机系统1500。在至少一个实施例中，处理器102是诸如本文所述的系统1600之类的系统中的元素。在至少一个实施例中，处理器102是计算系统中的元素，诸如本文所述的计算系统1800。在至少一个实施例中，处理器102是诸如本文所述的计算单元4240之类的计算单元中的元素。在至少一个实施例中，处理器102是本文所示和/或所述的一些其他处理器。在至少一个实施例中，GPU集合108中的一个或更多个GPU(例如，GPU 110)是本文所述的图形处理器2210。在至少一个实施例中，GPU集合108中的一个或更多个GPU(例如，GPU 110)是本文所述的图形处理器2240。在至少一个实施例中，GPU集合108中的一个或更多个GPU(例如，GPU110)是本文所述的图形多处理器2434。在至少一个实施例中，GPU集合108中的一个或更多个GPU(例如，GPU 110)是本文所述的图形处理器2500。在至少一个实施例中，GPU集合108中的一个或更多个GPU(例如，GPU 110)是本文所述的图形处理器2708。在至少一个实施例中，GPU集合108中的一个或更多个GPU(例如，GPU 110)是本文所述的GPU 4092。在至少一个实施例中，GPU集合108中的一个或更多个GPU(例如，GPU 110)是本文所示和/或所述的一些其他GPU。

在至少一个实施例中，计算机系统102包括第一应用程序编程接口(API)集合118和第二API集合120。在至少一个实施例中，当一个或更多个API被称为执行技术的动作或方面时，运行API的计算机系统的一个或更多个硬件组件(例如，CPU、GPU和/或其他硬件组件)执行技术的该动作或方面。在至少一个实施例中，为清晰起见未显示的驱动器(例如，GPU驱动器)响应于对API集合的调用而执行一个或更多个操作。在至少一个实施例中，当API被称为执行技术的动作或方面时，运行在一个或更多个硬件组件上的驱动器执行技术的该动作或方面。在至少一个实施例中，驱动器包括作为驱动器使用以使硬件和/或低级驱动器执行操作的函数库。

在至少一个实施例中，第一API集合118包括一个或更多个API，为清晰起见未显示(例如，定义图API、实例化图API和/或一些其他合适的API)。在至少一个实施例中，第二API集合120包括一个或更多个API，为清晰起见未显示(例如，一个或更多个图形渲染API，或其他合适类型的API)。在至少一个实施例中，第一API集合118是用于GPU集合108中的GPU的API集合。在至少一个实施例中，第二API集合120是用于GPU集合108中的GPU的API集合。在至少一个实施例中，第一API集合118中的一个或更多个API用于使图代码中的节点能够使用由其他API(例如，第二API集合120)创建和/或分配的外部信号量。

在至少一个实施例中，第一API集合118被称为包括多个可调用函数的API(例如，驱动器API或运行时API)。在至少一个实施例中，第一API集合118在动态库中实现。在至少一个实施例中，第一API集合118是基于句柄的、强制性的API。在至少一个实施例中，第一API集合118是并行处理框架API(例如，计算统一设备架构(CUDA)驱动器API、异构计算可移植性接口(HIP)API或一些其他API)。在至少一个实施例中，第一API集合118是用于编程平台的API集合。在至少一个实施例中，编程平台可以是但不限于CUDA、Radeon开放计算平台(“ROCm”)、OpenCL(OpenCL

在至少一个实施例中，第一API集合118是用于与第二API集合120不同的编程平台。在至少一个实施例中，第一API集合118是用于第一编程平台(例如，CUDA或一些其他合适的编程平台)，而第二API集合120是用于第二编程平台(例如，由Khronos Goup开发的Vulkan、由Khronos Group开发的OpenGL或一些其他合适的编程平台)。在至少一个实施例中，至少部分地基于第一API集合118生成的图代码由第一编程平台的第一运行时(例如，使用GPU 110和/或处理器104)执行，而至少部分地基于第二API集合120生成的代码由第二编程平台的第二运行时(例如，使用GPU 110和/或处理器104)执行。在至少一个实施例中，第一API集合118使用第一库(例如，CUDA库)和/或是第一库(例如，CUDA库)的一部分。在至少一个实施例中，第二API集合120使用第二库(例如，Vulkan库)和/或是第二库(例如，Vulkan库)的一部分。在至少一个实施例中，API意味着和/或是指库的函数。在至少一个实施例中，第一API集合118被称为包括多个可调用函数(例如，添加信号节点API 124、添加等待节点API 126)的API(例如，CUDA驱动器API或CUDA运行时API)。在至少一个实施例中，第二API集合120被称为API、另一个API或其他API(例如，Vulkan API)，其包括多个可调用函数(例如，分配信号量函数、设置信号量函数、重置信号量函数和/或一个或更多个图形渲染函数)，为清晰起见未显示。在至少一个实施例中，第一API集合118由第一驱动器(例如，CUDA驱动器)处置和/或作为其一部分，第二API集合120由第二驱动器(例如，Vulkan驱动器或OpenGL驱动器)处置和/或作为其一部分。在至少一个实施例中，分配信号量包括创建信号量。在至少一个实施例中，添加外部信号量信号节点包括创建外部信号量信号节点。在至少一个实施例中，用信号发送信号量包括更新信号量，例如通过递增计数器，或将信号量从0变为1，或反之亦然。在至少一个实施例中，添加外部信号量等待节点包括创建外部信号量等待节点。

在至少一个实施例中，计算机系统102能够定义、实例化和/或修改执行图。在至少一个实施例中，定义图(例如，使用第一API集合118中的定义图API)并存储为定义的图122。在至少一个实施例中，定义的图122是在主机代码中创建的，从磁盘加载的，从库中建立的，或以其他一些合适的方式生成的。在至少一个实施例中，定义的图122被存储在存储器106中。在至少一个实施例中，定义的图122包括对图的节点的描述、对图的节点之间的关系或依赖关系的描述以及图的节点的参数中的一个或更多个。在至少一个实施例中，定义的图122是任务图。在至少一个实施例中，在任务图中，包括多个任务的工作负载被组织为有向图，其中每个节点对应于要执行的任务，而两个节点之间的每个有向边对应于两个节点之间的数据依赖关系、执行依赖关系或一些其他依赖关系。在至少一个实施例中，依赖关系可以表示一个节点的任务在另一个节点的任务开始之前必须完成的时间。在至少一个实施例中，依赖关系可以表示在节点开始和/或继续其任务之前一个节点必须等待来自另一个节点的数据的时间。在至少一个实施例中，一旦准备好任务图，任务图就被转换为任务图的可执行版本(例如，可执行图)。在至少一个实施例中，可执行图可以使用实例化从任务图中生成。在至少一个实施例中，因为将任务图转换为可执行图可以访问整个任务图，所以可以执行各种优化，这可以减少工作负载的整体执行时间。在至少一个实施例中，可执行图可被多次使用，以使计算资源执行相同的工作负载，而不必从任务图中重新生成。在至少一个实施例中，任务包括待由一个或更多个GPU的执行函数代码所描述的内核函数。

在至少一个实施例中，添加信号节点API 124可用于向定义的图122添加信号量信号节点。在至少一个实施例中，信号量信号节点是外部信号量信号节点，该节点用信号发送由另一个API和/或与另一个API(例如，API集合120)相关联的运行时分配和/或创建的信号量。在至少一个实施例中，外部信号是由另一个API和/或运行时(例如，诸如API集合120的API和/或不是API集合118的运行时或执行由API集合118生成的图代码的运行时)分配(例如，在存储器中)和/或生成的信号量。

在至少一个实施例中，可以使用添加等待节点API 126来向定义的图122添加信号量等待节点。在至少一个实施例中，信号量等待节点是外部信号量等待节点，其至少部分地基于由另一个API和/或与另一个API(例如，API集合120)相关联的运行时分配和/或创建的信号量来进行等待。在至少一个实施例中，设置信号节点参数API 128可用于设置定义的图122中的指定的信号量信号节点(例如，通过添加信号节点API 124向定义的图122添加的外部信号量信号节点)的一个或更多个参数(例如，由外部信号量信号节点使用的参数、用于执行代码的线程的网格维度、共享存储器大小和/或其他合适的节点参数)。

在至少一个实施例中，获取信号节点参数API 130可用于获取(例如，响应于API调用而返回)定义的图122中的指定信号节点(例如，通过添加信号节点API 124向定义的图122添加的外部信号量信号节点)的一个或更多个参数。在至少一个实施例中，设置等待节点参数API 132可用于设置定义的图122中的指定信号量等待节点(例如，通过添加等待节点API 126向定义的图122添加的外部信号量等待节点)的一个或更多个参数(例如，由外部信号量等待节点使用的参数、用于执行代码的线程的网格维度、共享存储器大小和/或其他合适的节点参数)。在至少一个实施例中，获取等待节点参数API 134可用于获取(例如，响应于API调用而返回)定义的图122中的指定等待节点(例如，通过添加等待节点API 126向定义的图122添加的外部信号量等待节点)的一个或更多个参数。

在至少一个实施例中，定义的图122被实例化(例如，使用API集合118中的实例化图API)并存储为实例化的图136。在至少一个实施例中，定义的图122被称为模板图。在至少一个实施例中，实例化的图136包括可执行图代码。在至少一个实施例中，可执行图代码包括由一个或更多个GPU执行的内核函数代码。在至少一个实施例中，实例化的图136被存储在存储器106中。在至少一个实施例中，实例化的图136被称为可执行图。在至少一个实施例中，实例化的图136被称为执行图。在至少一个实施例中，对定义的图122进行实例化以生成实例化的图136，设置并初始化GPU执行结构，在创建后可多次运行GPU执行结构。在至少一个实施例中，实例化的图136由GPU以外的设备(例如，一个或更多个张量处理单元(TPU)、并行处理单元(PPU)、现场可编程门阵列(FPGA)、协处理器和/或加速器)执行，为清楚起见未显示。

在至少一个实施例中，API集合118可用于更新将在GPU或GPU以外的设备(例如，一个或更多个TPU、PPU、FPGA、协处理器和/或加速器)上执行的实例化的图的信号量节点。在至少一个实施例中，更新信号节点参数API 138可用于更新实例化的图136中的指定的信号量信号节点(例如，通过添加信号节点API 124向定义的图122添加的外部信号量信号节点)的一个或更多个参数。在至少一个实施例中，更新等待节点参数API 140可用于更新实例化的图136中的指定的信号量等待节点(例如，通过添加等待节点API 126向定义的图122添加的外部信号量等待节点)的一个或更多个参数。

在至少一个实施例中，至少部分地基于实例化的图136生成内核信息。在至少一个实施例中，内核信息包括当定义的图122被实例化以生成实例化的图136时设置和/或初始化的一个或更多个GPU执行结构。在至少一个实施例中，为清晰起见未显示的内核信息被存储在存储器106中。在至少一个实施例中，为了清晰起见未显示的驱动器生成内核信息。在至少一个实施例中，驱动器是由处理器104执行的软件，该软件响应于接收对API集合118中的API的API调用而执行一个或更多个动作。在至少一个实施例中，内核信息被包括在一个或更多个数据结构中。在至少一个实施例中，内核信息被包括在被称为QMD数据结构的数据结构中。在至少一个实施例中，定义的图122实例化以生成实例化的图136包括将定义的图122的每个任务和/或节点指派给相应的计算资源和/或相应计算资源的子集，例如本文所示和/或所述的任何计算资源、GPU、核心、执行单元、集群、多处理器、计算单元、流式多处理器和/或一些其他合适的处理器。在至少一个实施例中，计算资源与任务和/或节点的对应关系被存储在实例化的图136本身中。在至少一个实施例中，将计算资源与任务和/或节点的对应关系与实例化的图136相关联地存储(例如，在内核信息中)。

在至少一个实施例中，为清晰起见未显示的驱动器将内核函数代码142复制到GPU存储器114。在至少一个实施例中，驱动器是由处理器104执行的软件，其响应于接收对API集合118中的API的API调用而执行一个或更多个动作。在至少一个实施例中，内核函数代码142从存储器106复制到GPU存储器114。在至少一个实施例中，内核函数代码142是至少部分地基于内核信息的。在至少一个实施例中，内核信息包括复制到GPU的内核函数代码142。在至少一个实施例中，内核函数代码142由驱动器响应于定义的图122实例化以生成实例化的图136而复制。在至少一个实施例中，内核函数代码142由驱动器响应于实例化的图136的第一次启动而复制。在至少一个实施例中，当实例化的图136的函数代码被修改时(例如，通过调用更新信号节点参数API 138和/或调用更新等待节点参数API 140)，驱动器通过仅将内核信息的变化的部分复制到GPU存储器114来修补内核函数代码142。

在至少一个实施例中，与API集合120相关的驱动器和/或运行时(例如，VulkanAPI的Vulkan驱动器或运行时)至少部分地基于API集合120而生成代码144。在至少一个实施例中，驱动器和/或运行时将代码144从存储器106复制到GPU存储器114。在至少一个实施例中，代码144分配信号量146和/或信号量148。在至少一个实施例中，信号量146和/或信号量148是二进制信号量。在至少一个实施例中，信号量146和/或信号量148是计数信号量。在至少一个实施例中，计数信号量被称为时间线信号量。在至少一个实施例中，尽管代码144在执行时(例如，由GPU 110和/或处理器104)分配和/或设置信号量146和/或148，但API集合120(例如，相对于来自API集合118的一个或更多个API而言被称为另一个API)被称为分配和/或设置信号量146和/或信号量148，因为代码144是使用API集合120生成的。在至少一个实施例中，内核函数代码142是可执行图代码，而代码144是不包括在内核函数代码142的图代码中的代码。

在至少一个实施例中，在计算机系统102上运行的应用程序(为清晰起见未示出)使用API集合118来定义图(例如，定义的图122)、向定义的图添加信号节点(例如，使用添加信号节点API 124)以及向定义的图添加等待节点(例如，使用添加等待节点API 126)。在至少一个实施例中，应用程序使用API集合118来至少部分地基于定义的图实例化图(例如，作为实例化的图136)。在至少一个实施例中，应用程序启动实例化的图，将内核函数代码142复制到GPU 110。在至少一个实施例中，应用程序使用API集合120来生成和/或启动代码144。在至少一个实施例中，应用程序将内核函数代码142用于应用程序中的第一操作集合(例如，为视频游戏中的浮动羽毛建模物理操作)，并将代码144用于应用程序中与第一操作集合相关的第二操作集合(例如，为视频游戏中的浮动羽毛渲染图形)。在至少一个实施例中，虽然视频游戏被用作例子，但是其他应用也可以执行混合工作负载，这些混合工作负载使用由第二API集合120生成的代码(例如代码144)分配的一个或更多个信号量，这些信号量使用一个或更多个外部信号量信号和/或由第一API集合118向图代码添加的等待节点进行同步。

在至少一个实施例中，当执行时，代码144分配、创建和/或设置信号量146和/或信号量148。在至少一个实施例中，内核函数代码142和/或由API集合118生成的其他可执行图代码包括外部信号量信号节点，该外部信号量信号节点对信号146和/或信号量148执行一个或更多个操作。在至少一个实施例中，内核函数代码142和/或由API集合118生成的其他可执行图代码包括外部信号量等待节点，该外部信号量等待节点至少部分地基于信号量146和/或信号量148执行等待操作。在至少一个实施例中，使用外部信号量节点(例如，外部信号量信号和/或等待节点)使得由第一API集合118生成的图代码能够与来自另一个API和/或计算平台的工作流程(例如，代码)同步图节点执行。在至少一个实施例中，使用外部信号量节点能够以拓扑有序的方式用信号发送外部信号量以及等待外部信号量。在至少一个实施例中，由代码144和/或由API集合120生成的其他代码分配和/或创建信号量，以及由API集合118生成的代码的外部信号量节点使用这些信号量，与不允许将外部信号量信号和/或等待节点添加到具有API的图代码的技术相比，提供了优势(例如，关于更多的有效利用计算和/或存储器资源中的一个或更多个)。在至少一个实施例中，应用程序执行混合工作负载，其中混合工作负载包括要由第一API库(例如，第一API集合118中的一个或更多个API)和第二API库(例如，第二API集合120中的一个或更多个API)执行的操作。

在至少一个实施例中，计算机系统102包括节点集合150。在至少一个实施例中，节点集合150包括节点152、节点154和节点156。在至少一个实施例中，节点集合150包括不同数量的节点。在至少一个实施例中，节点集合150中的节点包括一个或更多个GPU。在至少一个实施例中，应用程序还可以运行混合工作负载，混合工作负载包括可执行图代码(例如，实例化的图136)，该可执行图代码包括外部信号量节点，以与由另一个API使用节点集合150中的节点生成的代码同步。在至少一个实施例中，内核信息被复制到包括在节点集合150中的一个或更多个节点中的一个或更多个GPU中，一个或更多个信号量被包括在节点集合150中的一个或更多个节点中，和/或由另一个API生成的一个或更多个代码集合在节点集合150中。在至少一个实施例中，计算机系统102和/或节点集合150的一个或更多个组件和/或方面用一个或更多个硬件组件、一个或更多个软件组件、一个或更多个电路、专用硬件如固定功能电路和/或任何其他合适类型的硬件、软件或其组合实现。

在至少一个实施例中，处理器104包括一个或更多个电路，用于执行第一API(例如，添加信号节点API 124、设置信号节点参数API 128、更新信号节点参数API 138和/或一些其他合适的API)，以使图代码(例如，定义的图122、实例化的图136、内核函数代码142和/或其他合适的图代码)来更新由另一个API(例如，API集合120中的一个或更多个API)所使用的信号量(例如，信号量146、信号量148或其他合适的信号量)。在至少一个实施例中，图代码至少部分地由一个或更多个GPU(例如，GPU 110)执行。在至少一个实施例中，第一API用于向图代码添加信号量信号节点(例如，使用添加信号节点API 124)。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，并且第一API用于至少部分地基于参数(例如，图3的添加信号量信号节点API调用300的图形标识符参数)向图代码添加信号量信号节点，该参数指定了向其添加信号量信号节点的图。在至少一个实施例中，信号量将由另一个API分配，并且第一API用于将向图代码添加信号量信号节点，当添加的信号量信号节点被执行时，该信号量信号节点用于至少部分地基于所分配的信号量执行信号操作。在至少一个实施例中，第一API用于向图代码添加信号量信号节点，处理器104的一个或更多个电路用于执行第二API(例如，设置信号节点参数API 128或一些其他合适的API)，并且另一个API是第三API。在至少一个实施例中，图代码是可执行图代码(例如，实例化的图136)，并且第一API(例如，更新信号节点参数API 138或一些其他合适的API)用于设置可执行图代码中的信号量信号节点的一个或更多个参数。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，其他API是图形渲染API(例如Vulkan、OpenGL或一些其他合适的图形渲染API)，并且信号量是计数信号量。

在至少一个实施例中，计算机系统102包括：一个或更多个处理器(例如，处理器104)，用于执行第一API(例如，添加信号节点API 124、设置信号节点参数API 128、更新信号节点参数API 138和/或一些其他合适的API)以使图代码(例如，定义的图122、实例化的图122、内核函数代码142，和/或其他合适的图代码)来更新由另一个API(例如，API集合120中的一个或更多个API)使用的信号量，和一个或更多个存储器(例如，存储器106)，用于存储图代码。在至少一个实施例中，图代码至少部分地由一个或更多个GPU(例如，GPU 110)执行，并且信号量(例如，信号量146、信号量148或一些其他合适的信号量)由其他API分配。在至少一个实施例中，第一API(例如，获取信号节点参数API 130)用于响应获取一个或更多个参数的API调用，而返回图代码中的信号量信号节点的一个或更多个参数。在至少一个实施例中，第一API(例如，添加信号节点API 124)用于向图代码添加信号量信号节点。在至少一个实施例中，一个或更多个存储器用于存储信号量，其他API用于使用不包括在图代码中的代码(例如，代码144)。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，并且其他API是图形渲染API。

在至少一个实施例中，处理器104包括一个或更多个电路，用于执行第一API(例如，添加等待节点API 126、设置等待节点参数API 132、更新等待节点参数API 140和/或一些其他合适的API)以使图代码(例如，定义的图122、实例化的图136、内核函数代码142和/或其他合适的图代码)来等待由另一个API(例如，API集合120中的一个或更多个API)使用的信号量(例如，信号量146、信号量148或其他合适的信号量)。在至少一个实施例中，图代码至少部分地由一个或更多个GPU(例如，GPU 110)执行。在至少一个实施例中，第一API用于向图代码添加信号量等待节点(例如，使用添加等待节点API 126)。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，并且第一API用于至少部分地基于参数(例如，图7的添加信号量等待节点API调用700的图形标识符参数)向图代码添加信号量等待节点，该参数指定了向其添加信号量等待节点的图。在至少一个实施例中，信号量将由其他API分配，并且第一API用于向图代码添加信号量等待节点，当添加的信号量等待节点被执行时，该信号量等待节点至少部分地基于所分配的信号量执行等待操作。在至少一个实施例中，第一API用于向图代码添加信号量等待节点，处理器104的一个或更多个电路用于执行第二API(例如，设置等待节点参数API 132或一些其他合适的API)，并且其他API是第三API。在至少一个实施例中，图代码是可执行图代码(例如，实例化的图136)，并且第一API(例如，更新等待节点参数API 140或一些其他合适的API)用于设置可执行图代码中的信号量等待节点的一个或更多个参数。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，其他API是图形渲染API(例如Vulkan、OpenGL或一些其他合适的图形渲染API)，并且信号量是计数信号量。

在至少一个实施例中，计算机系统102包括：一个或更多个处理器(例如，处理器104)，用于执行第一API(例如，添加等待节点API 126、设置等待节点参数API 132、更新等待节点参数API 140和/或一些其他合适的API)以使图代码(例如，定义的图122、实例化的图122、内核函数代码142和/或其他合适的图代码)等待由另一个API(例如，API集合120中的一个或更多个API)使用的信号量，以及一个或更多个存储器(例如，存储器106)，用于存储图代码。在至少一个实施例中，信号量将由其他API分配，并且第一API用于设置图代码中的信号量等待节点的一个或更多个参数，该信号量等待节点至少部分地基于分配的信号量执行一个或更多个等待操作。在至少一个实施例中，信号量将由其他API分配。在至少一个实施例中，第一API用于向图代码增加信号量等待节点。在至少一个实施例中，一个或更多个存储器用于存储信号量。在至少一个实施例中，图代码至少部分地由一个或更多个GPU(如GPU 110)执行，其他API分配信号量，其他API使用不包括在图代码中的代码(如代码144)。

图2说明了根据至少一个实施例，具有信号量节点的图200的图。在至少一个实施例中，图200是至少部分地基于定义的图(例如，图1的定义的图122)的执行图(例如，图1的实例化的图136)。在至少一个实施例中，图200包括一个或更多个外部信号量信号节点。在至少一个实施例中，图200包括一个或更多个外部信号量等待节点。在至少一个实施例中，图200包括可执行图代码。在至少一个实施例中，应该理解，图200是用于说明的目的，图200可以包括不同数量和/或类型的节点和/或具有不同的拓扑结构。在至少一个实施例中，API集合118中的一个或更多个API生成图200。

在至少一个实施例中，图200包括一个或更多个节点以及这些一个或更多个节点之间的一个或更多个关系。在至少一个实施例中，图200包括节点“A”204、节点“B”206、节点“C”210、节点“D”212、节点“E”214、节点“X”208、以及节点“Y”216。在至少一个实施例中，图200包括开始节点218和结束节点220。在至少一个实施例中，图200是有向无环图。在至少一个实施例中，图200是执行图的表示，该执行图指示图200中的节点的节点类型。在至少一个实施例中，图200是执行图的表示，该执行图指示节点之间的链路，以指示由图200的节点代表的操作之间的执行顺序和/或依赖关系。

在至少一个实施例中，图200包括一个或更多个外部信号量信号节点。在至少一个实施例中，节点“A”204是外部信号量信号节点。在至少一个实施例中，添加信号节点API124生成节点“A”204(例如，通过向图1的定义的图122添加外部信号量信号节点，该定义的图被实例化以生成图200)。在至少一个实施例中，节点“A”204包括由添加信号节点API 124设置的信号节点参数。在至少一个实施例中，节点“A”204包括由设置信号节点参数API 128设置的信号节点参数(例如，在被实例化以生成图200的定义的图122中的相应信号节点上设置)。在至少一个实施例中，节点“A”204包括由更新信号节点参数API 130设置的信号节点参数。在至少一个实施例中，外部信号量信号节点“A”204在被执行时(例如，由GPU 110执行)用于至少部分地基于由另一个API(例如，API集合120中的API)分配的信号量(例如，信号量146和/或信号量148)执行操作(例如，递增加或递减计数信号量，设置或重置二进制信号量)。在至少一个实施例中，将由节点“A”204执行的操作至少部分地基于节点“A”204的一个或更多个参数和/或节点“A”204的函数代码(为清晰起见未示出)。

在至少一个实施例中，图200包括一个或更多个外部信号量等待节点。在至少一个实施例中，节点“D”212是外部信号量等待节点。在至少一个实施例中，添加等待节点API126生成节点“D”212(例如，通过向图1的定义的图122添加外部信号量等待节点，该定义的图被实例化以生成图200)。在至少一个实施例中，节点“D”212包括由添加等待节点API 126设置的等待节点参数。在至少一个实施例中，节点“D”212包括由设置等待节点参数API 132设置的等待节点参数(例如，在被实例化以生成图200的定义的图122中的相应等待节点上设置)。在至少一个实施例中，节点“D”212包括由更新等待节点参数API 140设置的等待节点参数。在至少一个实施例中，外部信号量等待节点“D”212当被执行时(例如，由GPU 110)用于至少部分地基于由另一个API(例如，API集合120中的API)分配的信号量(例如，信号量146和/或信号量148)来执行等待操作(例如，等待从节点“D”212进行到节点“E”214)。在至少一个实施例中，等待操作至少部分地基于计数信号量和预定值(例如，计数信号量是否大于或等于预定值，计数信号量是否等于预定值，或者计数信号量是否小于预定值，取决于与节点“D”212相关联的代码和/或参数)。在至少一个实施例中，等待操作至少部分地基于二进制信号量(例如，二进制信号量是否被设置为零，或二进制信号量是否被设置为一，取决于与节点“D”212相关联的代码和/或参数)。在至少一个实施例中，将由节点“D”212执行的等待操作至少部分地基于节点“D”212的一个或更多个参数和/或节点“D”212的函数代码(为清晰起见未示出)。

在至少一个实施例中，图200的执行顺序由图200的边表示。在至少一个实施例中，图200的节点之间的依赖关系由图200的边表示。在至少一个实施例中，例如，节点“A”204和节点“B”206之间的边是节点“B”206在节点“A”204完成后执行的指示。在至少一个实施例中，例如节点“A”204和节点“B”206之间的边是节点“B”206依赖于节点“A”204的指示。

在至少一个实施例中，图200的节点具有单个传入边(节点“B”206)。在至少一个实施例中，具有单个传入边的执行图的节点是具有单一依赖关系的节点。例如，在至少一个实施例中，节点“B”206只依赖于节点“A”204。在至少一个实施例中，图200的节点有多个传入边(节点“E”214)。在至少一个实施例中，具有多个传入边的执行图的节点是具有多个依赖关系的节点。例如，在至少一个实施例中，节点“E”214依赖于节点“C”210和节点“D”212。在至少一个实施例中，图200的节点没有传入边(例如，开始节点218)。在至少一个实施例中，没有传入边的节点没有依赖关系。在至少一个实施例中，没有依赖关系的节点可以是图200的开始节点或根节点。在至少一个实施例中，没有传入边的节点也可以没有传出边，这样，代表单个操作的单个节点是完整的图。在至少一个实施例中，没有传入边且没有传出边的节点是与图的另一部分断开连接的节点。

在至少一个实施例中，图200的节点具有单个传出边(节点“X”208)。在至少一个实施例中，具有单个传出边的执行图的节点是具有单一依赖关系的节点。在至少一个实施例中，例如，节点“X”208在节点“Y”216中有单一的依赖关系。在至少一个实施例中，图200的节点有多个传出边(节点“B”206)。在至少一个实施例中，具有多个传出边的执行图的节点是具有多个依赖关系的节点。例如，在至少一个实施例中，节点“B”206在节点“C”210中具有第一依赖关系，在节点“D”212中具有第二依赖关系。在至少一个实施例中，图200的节点没有传出边(例如，结束节点220)。在至少一个实施例中，没有传出边的节点没有依赖关系。在至少一个实施例中，没有依赖关系的节点可以是图200的结束节点或叶子节点。在至少一个实施例中，图200可以具有多个结束节点。

在至少一个实施例中，一个或更多个执行图节点是内核节点，该内核节点是在GPU(例如，图1的GPU 110)上执行一个或更多个操作的节点。在至少一个实施例中，内核节点通过使用线程块(如本文所述)执行内核函数在GPU上调用内核函数。在至少一个实施例中，内核函数被称为内核函数代码。在至少一个实施例中，内核函数被称为函数代码。在至少一个实施例中，节点“C”210例如可以是内核节点，该节点通过使用线程块执行内核函数来调用GPU上的内核函数。在至少一个实施例中，一个或更多个执行图节点是GPU数据管理节点，例如存储器拷贝节点或存储器设置节点。在至少一个实施例中，一个或更多个执行图节点是CPU函数调用节点，该节点用于在CPU(例如，图1的处理器102)上执行一个或更多个回调函数。

在至少一个实施例中，外部信号量信号节点(例如，节点“A”204)包括和/或调用一个或更多个信号量信号操作，以至少部分地由处理器(例如，图1的处理器104)执行。在至少一个实施例中，外部信号量信号节点(例如节点“A”204)包括和/或调用一个或更多个信号量信号操作，以至少部分地由GPU(例如图1的GPU 110)执行。在至少一个实施例中，外部信号量等待节点(例如，节点“D”212)包括和/或调用一个或更多个信号量等待操作，以至少部分地由处理器(例如，图1的处理器104)执行。在至少一个实施例中，外部信号量等待节点(例如，节点“D”212)包括和/或调用一个或更多个信号量等待操作，以至少部分地由GPU(例如，图1的GPU 110)执行。

在至少一个实施例中，一个或更多个执行图节点是子图(例如，子图节点)，该子图是代表嵌入式(或子)图的节点。在至少一个实施例中，子图节点代表新的执行图，当图200被实例化时，该新的执行图可以代替子图节点。在至少一个实施例中，子图节点有零个、一个或更多个传入边以及零个、一个或更多个传出边。在至少一个实施例中，具有例如单一传入边的子图节点依赖于单一节点。在至少一个实施例中，例如，如果节点“B”206是子图节点，节点“B”206依赖于节点“A”204，在节点“A”204完成后，节点“B”206所代表的图可能随后执行。

图3示出了根据至少一个实施例的添加信号量信号节点API调用300的示意图。在至少一个实施例中，添加信号量信号节点API调用300是对图1的添加信号节点API 124的调用。在至少一个实施例中，添加信号量信号节点API调用300被用来(例如，由应用程序或库调用)将外部信号量信号节点(例如，对应于图2的节点“A”204的定义的图中的节点)添加到定义的图(例如，图1的定义的图122)。在至少一个实施例中，添加信号量信号节点API调用300被称为添加外部信号量信号节点API调用和/或添加外部信号量信号节点API请求。在至少一个实施例中，添加信号量信号节点API调用300包括图形标识符参数，该参数指定向其添加外部信号量信号节点的图。在至少一个实施例中，添加信号量信号节点API调用300包括节点标识符参数，该参数是传出参数，用于返回指向存储器中新创建的信号量信号节点的位置的指针。在至少一个实施例中，添加信号量信号节点API调用300包括依赖关系参数，该依赖关系参数指定添加的信号量信号节点的依赖关系。在至少一个实施例中，添加信号量信号节点API调用300包括一些依赖关系参数，其指定添加的信号量信号节点的一些依赖关系。在至少一个实施例中，添加信号量信号节点API调用300包括节点参数这一参数，该参数指定添加的信号量信号节点的参数。在至少一个实施例中，添加信号量信号节点API调用300包括不同数量和/或类型的参数。

在至少一个实施例中，添加信号量信号节点API调用300函数定义的伪代码是：

CUresult cuGraphAddExternalSemaphoresSignalNode(CUgraphNode*phGraphNode,CUgraph hGraph,const CUgraphNode*dependencies,

size_t numDependencies,const

CUDA_EXT_SEM_SIGNAL_NODE_PARAMS*nodeParams)

在至少一个实施例中，参数phGraphNode返回新创建的节点。在至少一个实施例中，参数hGraph指定要向其添加节点的图。在至少一个实施例中，参数dependencies(依赖关系)指定添加的信号节点的依赖关系。在至少一个实施例中，参数numDependencies指定所添加的信号节点的一些依赖关系。在至少一个实施例中，参数nodeParams是指向存储器中的位置的指针，在该位置上存储有具有添加的信号节点的节点参数的数据结构。在至少一个实施例中，添加信号量信号节点API调用300的图形标识符对应于参数hGraph，添加信号量信号节点API调用300的节点标识符对应于参数phGraphNode，添加信号量信号节点API调用300的依赖关系对应于参数dependencies，添加信号量信号节点API调用300的依赖关系的数量对应于参数numDependencies，并且添加信号量信号节点API调用300的节点参数对应于参数nodeParams。在至少一个实施例中，添加信号量信号节点API调用300函数定义包括不同数量和/或类型的参数。在至少一个实施例中，添加信号量信号节点API调用300函数定义使用一个或更多个参数对象，这些参数对象包括多于一个参数(例如，用作结合numDependencies和依赖关系的参数的对象，例如集合对象)。

在至少一个实施例中，添加信号量信号节点API调用300创建新的外部信号量信号节点(例如，对应于图2的节点“A”204的定义的图中的节点)并将其添加到hGraph中，其具有通过依赖关系参数指定的numDependencies，以及在nodeParams中指定的实参(argument)。在至少一个实施例中，numDependencies有可能是零，在这种情况下，节点将被放置在图的根部。在至少一个实施例中，依赖关系参数可能没有任何重复的条目。在至少一个实施例中，新节点的句柄将被返回到phGraphNode中。在至少一个实施例中，添加的节点在节点启动时对一组外部分配的信号量对象(例如，一个或更多个信号量，如信号量146和/或信号量148)执行信号操作。在至少一个实施例中，添加的节点的操作在节点的所有依赖关系完成后发生。

在至少一个实施例中，添加信号量信号节点API调用300的响应302包括操作状态。在至少一个实施例中，对添加信号量信号节点API调用300的响应302表示添加信号量信号节点API调用300是否成功，是否失败，或者是否发生了其他错误。在至少一个实施例中，响应于添加信号量信号节点API调用300而返回操作状态，以指示添加信号量信号节点API调用300的状态。在至少一个实施例中，操作状态被返回为数字值(例如，整数)，该数字值通过调用的应用程序和/或库解释(例如，使用操作状态数字标识符与它们的含义和/或采取的动作的映射)。在至少一个实施例中，响应302包括不同数量的信息组件(例如，返回一个以上的值)。在至少一个实施例中，由响应302返回的操作状态是CUresult类型的，如上述用于添加信号量信号节点API调用300函数定义的伪代码所示。

图4示出了根据至少一个实施例的设置信号量信号节点参数API调用400的示意图。在至少一个实施例中，设置信号量信号节点参数API调用400是对图1的设置信号节点参数API 128的调用。在至少一个实施例中，设置信号量信号节点参数API调用400被用来(例如，由应用程序或库调用)设置外部信号量信号节点(例如，定义的图中的节点，如图1的定义的图122，对应于图2的节点“A”204)的参数。在至少一个实施例中，设置信号量信号节点参数API调用400被称为设置外部信号量信号节点参数API调用和/或设置外部信号量信号节点参数请求。在至少一个实施例中，设置信号量信号节点参数的API调用400包括节点标识符参数，该节点标识符参数指定了要设置参数的外部信号量信号节点。在至少一个实施例中，设置信号量信号节点参数API调用400包括节点参数这一参数，该参数指定了要为指定的信号节点设置和/或更新的参数。在至少一个实施例中，设置信号量信号节点参数API调用400包括不同数量和/或类型的参数(例如，用于识别指定的信号节点所属的图的图形标识符参数)。

在至少一个实施例中，设置信号量信号节点参数API调用400函数定义的伪代码是：

CUresult cuGraphExternalSemaphoresSignalNodeSetParams(CUgraphNodehNode,const CUDA_EXT_SEM_SIGNAL_NODE_PARAMS*nodeParams)

在至少一个实施例中，参数hNode指定了要为其设置参数的信号节点。在至少一个实施例中，参数nodeParams是指向存储器中的位置的指针，该位置存储了具有要为指定信号节点设置的节点参数的数据结构。在至少一个实施例中，设置信号量信号节点参数API调用400的节点标识符与参数hNode相对应。在至少一个实施例中，设置信号量信号节点参数API调用400的节点参数对应于参数nodeParams。在至少一个实施例中，设置信号量信号节点参数API调用400函数定义包括不同数量和/或类型的参数。在至少一个实施例中，设置信号量信号节点参数API调用400将外部信号量信号节点hNode的参数设置为nodeParams。

在至少一个实施例中，对设置信号量信号节点参数API调用400的响应402包括操作状态。在至少一个实施例中，对设置信号量信号节点参数API调用400的响应402指示设置信号量信号节点参数API调用400是否成功，是否失败，或者是否发生了其他错误。在至少一个实施例中，响应于设置信号量信号节点参数API调用400而返回操作状态，以指示设置信号量信号节点参数API调用400的状态。在至少一个实施例中，操作状态被返回为数字值(例如，整数)，该数字值由调用的应用程序和/或库解释(例如，使用操作状态数字标识符到它们的含义和/或采取的动作的映射)。

在至少一个实施例中，响应402包括不同数量的信息组件(例如，返回一个以上的值)。在至少一个实施例中，由响应402返回的操作状态是CUresult类型的，如上述用于设置信号量信号节点参数的API调用400函数定义的伪代码中所示。

图5示出了根据至少一个实施例的获取信号量信号节点参数API调用500的示意图。在至少一个实施例中，获取信号量信号节点参数API调用500是对图1的获取信号节点参数API 130的调用。在至少一个实施例中，获取信号量信号节点参数API调用500被用来(例如，由应用程序或库调用)获取外部信号量信号节点(例如，对应于图2的节点“A”204的定义图的形中的节点)的参数。在至少一个实施例中，获取信号量信号节点参数API调用500被称为获取外部信号量信号节点参数API调用和/或获取外部信号量信号节点参数API请求。在至少一个实施例中，获取信号量信号节点参数API调用500包含节点标识符参数，该节点标识符参数指定了要为其返回参数的外部信号量信号节点。在至少一个实施例中，获取信号量信号节点参数API调用500包括用于返回参数这一参数的指针，该指针识别存储有具有返回的参数的数据结构的存储器位置。在至少一个实施例中，获取信号量信号节点参数API调用500包括不同数量和/或类型的参数(例如，用于识别指定信号节点所属的图的图形标识符参数)。

在至少一个实施例中，用于获取信号量信号节点参数的API调用500函数定义的伪代码是：

CUresult cuGraphExternalSemaphoresSignalNodeGetParams(CUgraphNodehNode,CUDA_EXT_SEM_SIGNAL_NODE_PARAMS*params_out)

在至少一个实施例中，参数hNode指定了要为其返回参数的信号节点。在至少一个实施例中，参数params_out是返回参数的指针。在至少一个实施例中，获取信号量节点参数API调用500的节点标识符与参数hNode相对应。在至少一个实施例中，获取信号量信号节点参数API调用500的返回参数这一参数的指针对应于参数params_out。在至少一个实施例中，获取信号量信号节点参数API调用500函数定义包括不同数量和/或类型的参数。

在至少一个实施例中，获取信号量信号节点参数API调用500在params_out中返回外部信号量信号节点hNode的参数。在至少一个实施例中，params_out包括一个或更多个数据结构(例如，extSemArray和paramsArray)。在至少一个实施例中，在params_out中返回的extSemArray和paramsArray是由节点拥有的。在至少一个实施例中，存储器保持有效，直到节点被销毁或其参数被修改，并且不应直接修改，而是使用设置信号量信号节点参数API调用400来更新节点的参数。

在至少一个实施例中，对获取信号量信号节点参数API调用500的响应502包括操作状态。在至少一个实施例中，对获取信号量信号节点参数API调用500的响应502指示获取信号量信号节点参数API调用500是否成功，是否失败，或者是否发生了其他错误。在至少一个实施例中，响应于获取信号量信号节点参数API调用500而返回操作状态，以指示获取信号量信号节点参数API调用500的状态。在至少一个实施例中，操作状态被返回为数字值(例如，整数)，该数字值由调用的应用程序和/或库解释(例如，使用操作状态数字标识符到它们的含义和/或采取的动作的映射)。在至少一个实施例中，响应502包括不同数量的信息组件(例如，返回一个以上的值)。在至少一个实施例中，由响应502返回的操作状态是CUresult类型的，如上述用于获取信号量信号节点参数API调用500函数定义的伪代码所示。

图6示出了根据至少一个实施例的更新可执行图信号量信号节点参数API调用600的图。在至少一个实施例中，更新可执行图信号量信号节点参数API调用600是对图1的更新信号节点参数API 138的调用。在至少一个实施例中，更新可执行图信号量信号节点参数的API调用600被用来(例如，由应用程序或库调用)为实例化的图中的外部信号量信号节点(例如，图2的节点“A”204)设置参数。在至少一个实施例中，更新可执行图信号量信号节点参数API调用600被称为更新可执行图外部信号量信号节点参数API调用和/或更新可执行图外部信号量信号节点参数API请求。在至少一个实施例中，更新可执行图信号量信号节点参数API调用600包括图形标识符参数，该图形标识符参数指定了可执行图，在该可执行图中设置指定的节点。在至少一个实施例中，更新可执行图信号量信号节点参数的API调用600包括节点标识符参数，该节点标识符参数指定来自图(例如，定义的图122)的外部信号量信号节点，指定的可执行图(例如，实例化的图136)是由该图实例化的。在至少一个实施例中，更新可执行图信号量信号节点参数API调用600包括更新参数这一参数，该参数指定为指定图的指定节点设置的更新参数。在至少一个实施例中，更新可执行图信号量信号节点参数API调用600包括不同数量和/或类型的参数。

在至少一个实施例中，更新可执行图信号量信号节点参数API调用600函数定义的伪代码为：

CUresult cuGraphExecExternalSemaphoresSignalNodeSetParams(CUgraphExechGraphExec,CUgraphNode hNode,const CUDA_EXT_SEM_SIGNAL_NODE_PARAMS*NodeParams)

在至少一个实施例中，参数hGraphExec指定了可执行图，在该可执行图中设置指定节点。在至少一个实施例中，参数hNode指定了要为其设置参数的信号节点。在至少一个实施例中，nodeParams是指向存储器中包括要设置的更新参数的数据结构的位置的指针。在至少一个实施例中，更新可执行图信号量信号节点参数API调用600的图形标识符对应于参数hGrahExec。在至少一个实施例中，更新可执行图信号量信号节点参数API调用600的节点标识符对应于参数hNode。在至少一个实施例中，更新可执行图信号量信号节点参数API调用600的更新参数对应于参数nodeParams。在至少一个实施例中，更新可执行图信号量信号节点参数API调用600函数定义包括不同数量和/或类型的参数。

在至少一个实施例中，更新可执行图信号量信号节点参数API调用600设置可执行图hGraphExec中的外部信号节点的参数。在至少一个实施例中，节点由可执行图由其实例化的非可执行图中的对应节点hNode识别。在至少一个实施例中，hNode存在于原始图中，没有被删除。在至少一个实施例中，修改(例如，用新设置的参数进行更新)只影响Graph Exec的未来启动。在至少一个实施例中，hGraphExec的已排队或正在运行的启动不受更新可执行图信号量信号节点参数API调用600的影响。在至少一个实施例中，hNode不被更新可执行图信号量信号节点参数API调用600修改。

在至少一个实施例中，对更新可执行图信号量信号节点参数API调用600的响应602包括操作状态。在至少一个实施例中，对更新可执行图信号量信号节点参数API调用600的响应602指示更新可执行图信号量信号节点参数API调用600是否成功，是否失败，或者是否发生了其他错误。在至少一个实施例中，响应于更新可执行图信号量信号节点参数API调用600而返回操作状态，以指示更新可执行图信号量信号节点参数API调用600的状态。在至少一个实施例中，操作状态被返回为数字值(例如，整数)，该数字值由调用的应用程序和/或库解释(例如，使用操作状态数字标识符到它们的含义和/或要采取的动作的映射)。在至少一个实施例中，响应602包括不同数量的信息组件(例如，返回一个以上的值)。在至少一个实施例中，由响应602返回的操作状态是CUresult类型的，如上述用于更新可执行图信号量信号节点参数API调用600函数定义的伪代码所示。

在至少一个实施例中，图3的添加信号量信号节点API调用300、图4的设置信号量信号节点参数API调用400、图5的获取信号量信号节点参数API调用500和/或图6的更新可执行图信号量信号节点参数API调用600中的一个或更多个由处理器(例如，图1的处理器104)处置。在至少一个实施例中，驱动器(例如，运行在计算机系统102上的CUDA驱动器)处置(例如，执行一个或更多个操作以响应)图3的添加信号量信号节点API调用300、图4的设置信号量信号节点参数API调用400、图5的获取信号量信号节点参数API调用500和/或图6的更新可执行图信号量信号节点参数API调用600中的一个或更多个。在至少一个实施例中，机器可读介质(例如，非暂时性计算机可读介质)包括存储在其上(例如，存储在其上的用于第一API的指令)的第一API(例如，添加信号节点API 124、设置信号节点参数API 128、更新信号节点参数API 138或一些其他合适的API)，第一API如果由一个或更多个处理器(例如，图1的处理器104)执行则使图代码至少更新由另一个API使用的信号量。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，并且信号量是由另一个API分配的二进制信号量。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，并且信号量是由另一个API分配的计数信号量。在至少一个实施例中，由另一个API至少部分地基于不包括在图代码中的代码来分配信号量，并且第一API用于向图代码中添加信号量信号节点，当信号量信号节点被执行时，该信号量信号节点用于改变信号量的值。在至少一个实施例中，第一API用于至少部分地基于第一参数、第二参数和第三参数向图代码添加信号量信号节点，该第一参数指定要向其添加信号量信号节点的图，该第二参数指定信号节点的一个或更多个参数，以及该第三参数指定信号节点的一个或更多个依赖关系。在至少一个实施例中，信号量是由另一个API至少部分地基于不包括在图代码中的代码分配的计数信号量。

图7示出了根据至少一个实施例的添加信号量等待节点API调用700的示意图。在至少一个实施例中，添加信号量等待节点API调用700是对图1的添加等待节点API 126的调用。在至少一个实施例中，添加信号量等待节点API调用700被用来(例如，由应用程序或库调用)将外部信号量等待节点(例如，对应于图2的节点“D”212的定义的图中的节点)添加到定义的图(例如，图1的定义的图122)。在至少一个实施例中，添加信号量等待节点API调用700被称为添加外部信号量等待节点API调用和/或添加外部信号量等待节点API请求。在至少一个实施例中，添加信号量等待节点API调用700包括图形标识符参数，该参数指定了要向其添加外部信号量等待节点的图。在至少一个实施例中，添加信号量等待节点API调用700包括节点标识符参数，该参数是用于将指针返回到存储器中新创建的信号量等待节点的位置的传出参数。在至少一个实施例中，添加信号量等待节点API调用700包括依赖关系参数，该参数指定添加的信号量等待节点的依赖关系。在至少一个实施例中，添加信号量等待节点API调用700包括一些依赖关系参数，这些参数指定添加的信号量等待节点的一些依赖关系。在至少一个实施例中，添加信号量等待节点API调用700包括节点参数这一参数，该参数指定了添加的信号量等待节点的参数。在至少一个实施例中，添加信号量等待节点API调用700包括不同数量和/或类型的参数。

在至少一个实施例中，添加信号量等待节点API调用700函数定义的伪代码为：

CUresult cuGraphAddExternalSemaphoresWaitNode(CUgraphNode*phGraphNode,CUgraph hGraph,const CUgraphNode*dependencies,

size_t numDependencies,const

CUDA_EXT_SEM_WAIT_NODE_PARAMS*nodeParams)

在至少一个实施例中，参数phGraphNode返回新创建的节点。在至少一个实施例中，参数hGraph指定要向其添加节点的图。在至少一个实施例中，参数dependencies指定添加的等待节点的依赖关系。在至少一个实施例中，参数numDependencies指定添加的等待节点的一些依赖关系。在至少一个实施例中，参数nodeParams是指向存储器中的位置的指针，在该位置上存储有具有增加的等待节点的节点参数的数据结构。在至少一个实施例中，添加信号量等待节点API调用700的图形标识符对应于参数hGraph，添加信号量等待节点API调用700的节点标识符对应于参数phGraphNode，添加信号量等待节点API调用700的依赖关系对应于参数dependencies，添加信号量等待节点API调用700的依赖关系的数量对应于参数numDependencies，以及添加信号量等待节点API调用700的节点参数对应于参数nodeParams。在至少一个实施例中，添加信号量等待节点API调用700函数定义包括不同数量和/或类型的参数。在至少一个实施例中，添加信号量等待节点API调用700函数定义使用一个或更多个参数对象，包括一个以上的参数(例如，对象，如集合对象，用作结合了numDependencies和dependencies的参数)。

在至少一个实施例中，添加信号量等待节点API调用700创建新的外部信号量等待节点(例如，对应于图2的节点“D”212的定义的图中的节点)并将其添加到hGraph中，具有经由依赖关系参数指定的numDependencies，以及在nodeParams中指定的实参。在至少一个实施例中，numDependencies有可能是零，在这种情况下，节点将被放置在图的根部。在至少一个实施例中，依赖关系参数不能有任何重复的条目。在至少一个实施例中，在phGraphNode中将返回新节点的句柄。在至少一个实施例中，添加的节点在节点启动时对一组外部分配的信号量对象(例如，一个或更多个信号量，如信号量146和/或信号量148)执行等待操作。在至少一个实施例中，在等待操作完成之前，节点的依赖关系将不会被启动。

在至少一个实施例中，对添加信号量等待节点API调用700的响应702包括操作状态。在至少一个实施例中，对添加信号量等待节点API调用700的响应702指示添加信号量等待节点API调用700是否成功，是否失败，或者是否发生了其他错误。在至少一个实施例中，响应于添加信号量等待节点API调用700而返回操作状态，以指示添加信号量等待节点API调用700的状态。在至少一个实施例中，操作状态被返回为数字值(例如，整数)，该数字值由调用的应用程序和/或库解释(例如，使用操作状态的数字标识符到它们的含义和/或采取的动作的映射)。在至少一个实施例中，响应702包括不同数量的信息组件(例如，返回一个以上的值)。在至少一个实施例中，由响应702返回的操作状态是CUresult类型的，如上述用于添加信号量等待节点API调用700函数定义的伪代码所示。

图8示出了根据至少一个实施例的设置信号量等待节点参数API调用800的示意图。在至少一个实施例中，设置信号量等待节点参数API调用800是对图1的设置等待节点参数API 132的调用。在至少一个实施例中，设置信号量等待节点参数API调用800被用来(例如，由应用程序或库调用)设置外部信号量等待节点(例如，定义图中的节点，例如图1的定义的图122，对应于图2的节点“D”212)的参数。在至少一个实施例中，设置信号量等待节点参数API调用800被称为设置外部信号量等待节点参数API调用和/或设置外部信号量等待节点参数请求。在至少一个实施例中，设置信号量等待节点参数API调用800包括节点标识符参数，该参数指定了要为其设置参数的外部信号量等待节点。在至少一个实施例中，设置信号量等待节点参数API调用800包括节点参数这一参数，该参数指定了要为指定的等待节点设置和/或更新的参数。在至少一个实施例中，设置信号量等待节点参数API调用800包括不同数量和/或类型的参数(例如，用于识别指定的等待节点所属的图的图形标识符参数)。

在至少一个实施例中，设置信号量等待节点参数API调用800函数定义的伪代码为：

CUresult cuGraphExternalSemaphoresWaitNodeSetParams

(CUgraphNode hNode,constCUDA_EXT_SEM_WAIT_NODE_PARAMS*nodeParams)

在至少一个实施例中，参数hNode指定了要为其设置参数的等待节点。在至少一个实施例中，参数nodeParams是指向存储器中的位置的指针，该位置存储了具有要为指定的等待节点设置的节点参数的数据结构。在至少一个实施例中，设置信号量等待节点参数API调用800的节点标识符对应于参数hNode。在至少一个实施例中，设置信号量等待节点参数API调用800节点参数对应于参数nodeParams。在至少一个实施例中，设置信号量等待节点参数API调用800函数定义包括不同数量和/或类型的参数。在至少一个实施例中，设置信号量等待节点参数API调用800将外部信号量等待节点hNode的参数设置为nodeParams。

在至少一个实施例中，对设置信号量等待节点参数API调用800的响应802包括操作状态。在至少一个实施例中，对设置信号量等待节点参数API调用800的响应802指示设置信号量等待节点参数API调用800是否成功，是否失败，或者是否发生了其他错误。在至少一个实施例中，响应于设置信号量等待节点参数API调用800而返回操作状态，以指示设置信号量等待节点参数API调用800的状态。在至少一个实施例中，操作状态被返回为数字值(例如，整数)，该数字值由调用的应用程序和/或库解释(例如，使用操作状态数字标识符到它们的含义和/或采取的动作的映射)。在至少一个实施例中，响应802包括不同数量的信息组件(例如，返回一个以上的值)。在至少一个实施例中，由响应802返回的操作状态是CUresult类型的，如上述设置信号量等待节点参数API调用800函数定义的伪代码所示。

图9示出了根据至少一个实施例的获取信号量等待节点参数API调用900的示意图。在至少一个实施例中，获取信号量等待节点参数API调用900是对图1的获取等待节点参数API 134的调用。在至少一个实施例中，获取信号量等待节点参数API调用900被用于(例如，由应用程序或库调用)获取外部信号量等待节点(例如，对应于图2的节点“D”212的定义的图中的节点)的参数。在至少一个实施例中，获取信号量等待节点参数API调用900被称为获取外部信号量等待节点参数API调用和/或获取外部信号量等待节点参数API请求。在至少一个实施例中，获取信号量等待节点参数API调用900包含节点标识符参数，该参数指定了要为其返回参数的外部信号量等待节点。在至少一个实施例中，获取信号量等待节点参数API调用900包括用于返回参数这一参数的指针，该参数识别存储有具有返回参数的数据结构的存储器位置。在至少一个实施例中，获取信号量等待节点参数API调用900包括不同数量和/或类型的参数(例如，用于识别指定的等待节点所属的图的图形标识符参数)。

在至少一个实施例中，获取信号量等待节点参数API调用900函数定义的伪代码为：

CUresult cuGraphExternalSemaphoresWaitNodeGetParams(CUgraphNodehNode,CUDA_EXT_SEM_WAIT_NODE_PARAMS*params_out)

在至少一个实施例中，参数hNode指定了要为其返回参数的等待节点。在至少一个实施例中，参数params_out是返回参数的指针。在至少一个实施例中，获取信号量等待节点参数API调用900的节点标识符对应于参数hNode。在至少一个实施例中，获取信号量等待节点参数API调用900的返回参数这一参数的指针对应于参数params_out。在至少一个实施例中，获取信号量等待节点参数API调用900函数定义包括不同数量和/或类型的参数。

在至少一个实施例中，获取信号量等待节点参数API调用900在params_out中返回外部信号量等待节点hNode的参数。在至少一个实施例中，params_out包括一个或更多个数据结构(例如，extSemArray和paramsArray)。在至少一个实施例中，在params_out中返回的extSemArray和paramsArray是由节点拥有的。在至少一个实施例中，存储器保持有效，直到节点被销毁或其参数被修改并且不应被直接地修改，而是使用设置信号量等待节点参数API调用800来更新节点的参数。

在至少一个实施例中，对获取信号量等待节点参数API调用900的响应902包括操作状态。在至少一个实施例中，对获取信号量等待节点参数API调用900的响应902指示获取信号量等待节点参数API调用900是否成功，是否失败，或者是否发生了其他错误。在至少一个实施例中，响应于获取信号量等待节点参数API调用900而返回操作状态，以指示获取信号量等待节点参数API调用900的状态。在至少一个实施例中，操作状态被返回为数字值(例如，整数)，该数字值由调用的应用程序和/或库解释(例如，使用操作状态数字标识符到它们的含义和/或采取的动作的映射)。在至少一个实施例中，响应902包括不同数量的信息组件(例如，返回一个以上的值)。在至少一个实施例中，由响应902返回的操作状态是CUresult类型的，如上述用于获取信号量等待节点参数API调用900函数定义的伪代码所示。

图10说明了根据至少一个实施例的更新可执行图信号量等待节点参数API调用1000的示意图。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000是对图1的更新等待节点参数API 140的调用。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000被用来(例如，由应用程序或库调用)设置实例化的图中的外部信号量等待节点(例如，图2的节点“D”212)的参数。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000被称为更新可执行图外部信号量等待节点参数API调用和/或更新可执行图外部信号量等待节点参数API请求。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000包括图形标识符参数，该参数指定了要设置指定的节点的可执行图。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000包括节点标识符参数，该参数指定来自图(例如，定义的图122)的外部信号量等待节点，指定的可执行图(例如，实例化的图136)是从该图实例化的。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000包括更新参数这一参数，该参数指定为指定图的指定节点设置的更新参数。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000包括不同数量和/或类型的参数。

在至少一个实施例中，用于更新可执行图信号量等待节点参数API调用1000函数定义的伪代码为：

CUresult cuGraphExecExternalSemaphoresWaitNodeSetParams(CUgraphExechGraphExec,CUgraphNode hNode,constCUDA_EXT_SEM_WAIT_NODE_PARAMS*nodeParams)

在至少一个实施例中，参数hGraphExec指定了在其中设置指定的节点的可执行图。在至少一个实施例中，参数hNode指定了要为其设置参数的等待节点。在至少一个实施例中，nodeParams是指向存储器中包括要设置的更新参数的数据结构的位置的指针。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000的图形标识符对应于参数hGrahExec。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000的节点标识符对应于参数hNode。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000的更新参数对应于参数nodeParams。在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000函数定义包括不同数量和/或类型的参数。

在至少一个实施例中，更新可执行图信号量等待节点参数API调用1000设置可执行图hGraphExec中的外部等待节点的参数。在至少一个实施例中，节点由可执行图从其实例化的非可执行图中的对应节点hNode识别。在至少一个实施例中，hNode存在于原始图中而没有被删除。在至少一个实施例中，修改(例如，用新设置的参数进行更新)只影响hGraphExec的未来启动。在至少一个实施例中，hGraphExec的已排队的或正在运行的启动不受更新可执行图信号量等待节点参数API调用1000的影响。在至少一个实施例中，hNode不被更新可执行图信号量等待节点参数API调用1000修改。

在至少一个实施例中，对更新可执行图信号量等待节点参数API调用1000的响应1002包括操作状态。在至少一个实施例中，对更新可执行图信号量等待节点参数API调用1000的响应1002指示更新可执行图信号量等待节点参数API调用1000是否成功，是否失败，或者是否发生了其他错误。在至少一个实施例中，响应于更新可执行图信号量等待节点参数API调用1000而返回操作状态，以指示更新可执行图信号量等待节点参数API调用1000的状态。在至少一个实施例中，操作状态被返回为数字值(例如，整数)，该数字值被调用的应用程序和/或库解释(例如，使用操作状态数字标识符到它们的含义和/或采取的动作的映射)。在至少一个实施例中，响应1002包括不同数量的信息组件(例如，返回一个以上的值)。在至少一个实施例中，由响应1002返回的操作状态是CUresult类型的，如上述用于更新可执行图信号量等待节点参数API调用1000函数定义的伪代码所示。

在至少一个实施例中，图7的添加信号量等待节点API调用700、图8的设置信号量等待节点参数API调用800、图9的获取信号量等待节点参数API调用900和/或图10的更新可执行图信号量等待节点参数API调用1000中的一个或更多个由处理器(例如，图1的处理器104)处置。在至少一个实施例中，驱动器(例如，在计算机系统102上运行的CUDA驱动器)处置(例如，执行一个或更多个操作以响应)图7的添加信号量等待节点API调用700、图8的设置信号量等待节点参数API调用800、图9的获取信号量等待节点参数API调用900和/或图10的更新可执行图信号量等待节点参数API调用1000中的一个或更多个。在至少一个实施例中，机器可读介质(例如，非暂时性计算机可读介质)包括存储在其上的(例如，存储在其上的用于第一API的指令)第一API(例如，添加等待节点API 126、设置等待节点参数API 132、更新等待节点参数API 140或一些其他合适的API)，第一API如果由一个或更多个处理器(例如，图1的处理器104)执行，则使图代码至少等待由另一个API使用的信号量。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，而信号量是将由另一个API分配的二进制信号量。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，而信号量是由另一个API分配的计数信号量。在至少一个实施例中，信号量将由另一个API至少部分地基于不包括在图代码中的代码分配，，并且第一API用于向图代码添加信号量等待节点，该信号量等待节点将至少部分地基于信号量的值执行等待操作。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，而信号量是二进制信号量。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，而信号量是计数信号量。

图11是根据至少一个实施例的添加和更新信号量信号节点的技术1100的流程图。在至少一个实施例中，技术1100由本文所述和/或所示的至少一个电路、至少一个系统、至少一个处理器、至少一个图形处理单元、至少一个并行处理器和/或至少一些其他处理器或其组件执行。在至少一个实施例中，技术1100的至少一个方面是由图1的计算机系统102执行的。在至少一个实施例中，技术1100至少部分地通过使用一个或更多个处理器(例如，图1的计算机系统102和/或任何其他合适的处理器，如本文所示或所述的)执行一组指令(例如，来自非暂时性机器可读介质)来执行。在至少一个实施例中，执行一组指令包括执行指令集(例如，使用一个或更多个处理器)。在至少一个实施例中，驱动器(例如，在计算机系统102上运行的CUDA驱动器)执行技术1100的一个或更多个方面。

在至少一个实施例中，在块1102处，技术1100包括接收向图添加外部信号量信号节点的API调用。在至少一个实施例中，向图添加外部信号量信号节点的API调用是图3的添加信号量信号节点API调用300。在至少一个实施例中，向图添加外部信号量信号节点的API调用使用图1的添加信号节点API 124。在至少一个实施例中，GPU驱动器接收API调用(例如，响应于对图1的API集合118中的API的调用而执行动作的驱动器)。在至少一个实施例中，驱动器是由图1的处理器104或一些其他合适的处理器执行的软件、固件或其组合。

在至少一个实施例中，在块1104处，技术1100包括向图添加外部信号量信号节点(例如，图2的节点“A”204)。在至少一个实施例中，图1的添加信号节点API 124向图添加外部信号量信号节点。在至少一个实施例中，向图添加外部信号量信号节点包括为添加的外部信号量信号节点设置一个或更多个参数。

在至少一个实施例中，在块1106处，技术1100包括接收获取外部信号量信号节点的参数的API调用。在至少一个实施例中，用于获取外部信号量信号节点的参数的API调用是图5的获取信号量信号节点参数API调用500。在至少一个实施例中，获取外部信号量信号节点的参数的API调用使用图1的获取信号节点参数API 130。在至少一个实施例中，GPU驱动器接收API调用(例如，响应对图1的API集合118中的API的调用而执行动作的驱动器)。在至少一个实施例中，驱动器是由图1的处理器104或一些其他合适的处理器执行的软件、固件或其组合。

在至少一个实施例中，在块1108处，技术1100包括返回外部信号量信号节点的参数。在至少一个实施例中，获取信号节点参数API 130返回外部信号量信号节点的参数。在至少一个实施例中，返回参数包括返回指向存储在存储器中的包括参数的一个或更多个数据结构的指针。

在至少一个实施例中，在块1110处，技术1100包括接收设置外部信号量信号节点的参数的API调用。在至少一个实施例中，设置外部信号量信号节点的参数的API调用是图4的设置信号量信号节点参数API调用400。在至少一个实施例中，设置外部信号量信号节点的参数的API调用使用图1的设置信号节点参数API 128。在至少一个实施例中，GPU驱动器接收API调用(例如，响应于对图1的API集合118中的API的调用而执行动作的驱动器)。在至少一个实施例中，驱动器是由图1的处理器104或一些其他合适的处理器执行的软件、固件或其组合。

在至少一个实施例中，在块1112处，技术1100包括设置外部信号量信号节点的参数。在至少一个实施例中，设置信号节点参数API 128设置外部信号量信号节点的参数。在至少一个实施例中，在块1114处，技术1100包括实例化图。在至少一个实施例中，图1的API集合118中的API实例化图。

在至少一个实施例中，在块1116处，技术1100包括接收更新可执行图中的外部信号量信号节点的参数的API调用。在至少一个实施例中，更新可执行图中的外部信号量信号节点的参数的API调用是图6的更新可执行图信号量信号节点参数API调用600。在至少一个实施例中，更新可执行图中外部信号量信号节点参数的API调用使用图1的更新信号节点参数API 138。在至少一个实施例中，GPU驱动器接收API调用(例如，响应于对图1的API集合118中的API的调用而执行动作的驱动器)。在至少一个实施例中，驱动器是由图1的处理器104或一些其他合适的处理器执行的软件、固件或其组合。

在至少一个实施例中，在块1118处，技术1100包括更新外部信号量信号节点的参数。在至少一个实施例中，更新信号节点参数API 138更新参数。在至少一个实施例中，在块1120处，技术1100包括执行其他动作。在至少一个实施例中，执行其他动作包括启动实例化的图。在至少一个实施例中，执行其他动作包括至少部分地基于添加的外部信号量信号和/或等待节点执行一个或更多个信号和/或等待操作(例如，当节点在实例化的图被启动之后被执行时)。在至少一个实施例中，技术1100不执行所示和/或所述的一个或更多个操作(例如，不在块1116处接收API调用或不在块1118处更新参数)。在至少一个实施例中，技术1100执行一次以上所示和/或所述的一个或更多个动作(例如，在块1106处接收获取外部信号量信号节点的参数的API调用，并在块1108处返回外部信号量信号节点的参数)。

在至少一个实施例中，技术1100的一个或更多个方面包括至少部分地基于第一API使图代码更新由另一个API使用的信号量。在至少一个实施例中，至少部分地由一个或更多个GPU执行图代码，并且第一API用于向图代码添加信号量信号节点，该信号量信号节点改变信号量的值。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，信号量由另一个API分配，并且使图代码更新信号量包括：当图代码的信号量信号节点被执行时，使图代码改变信号量的值。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，而另一个API使用不包括在图代码中的代码。在至少一个实施例中，技术1100的一个或更多个方面进一步包括：至少部分地基于图代码生成可执行图代码，以及设置可执行图代码的信号量信号节点的一个或更多个参数。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，信号量是由另一个API至少部分地基于不包括在图代码中的代码分配的计数信号量，并且技术1100的一个或更多个方面进一步包括：至少部分地基于第一API向图代码添加信号量信号节点，当信号量信号节点被执行时，该信号量信号节点改变计数信号量的值。

图12是根据至少一个实施例的添加和更新信号量等待节点的技术1200的流程图。在至少一个实施例中，技术1200由本文所述和/或所示的至少一个电路、至少一个系统、至少一个处理器、至少一个图形处理单元、至少一个并行处理器和/或至少一些其他处理器或其组件执行。在至少一个实施例中，技术1200的至少一个方面由图1的计算机系统102执行。在至少一个实施例中，技术1200至少部分地通过使用一个或更多个处理器(例如，图1的计算机系统102的处理器和/或如本文所示或所述的任何其他合适的处理器)执行一组指令(例如，来自非暂时性机器可读介质)来执行。在至少一个实施例中，执行一组指令包括执行指令集(例如，使用一个或更多个处理器)。在至少一个实施例中，驱动器(例如，在计算机系统102上运行的CUDA驱动器)执行技术1200的一个或更多个方面。

在至少一个实施例中，在块1202处，技术1200包括接收向图添加外部信号量信号等待节点的API调用。在至少一个实施例中，向图添加外部信号量信号等待节点的API调用是图7的添加信号量等待节点API调用700。在至少一个实施例中，向图添加外部信号量等待节点的API调用使用图1的添加等待节点API 126。在至少一个实施例中，GPU驱动器接收API调用(例如，响应于对图1的API集合118中的API的调用而执行动作的驱动器)。在至少一个实施例中，驱动器是由图1的处理器104或一些其他合适的处理器执行的软件、固件或其组合。

在至少一个实施例中，在块1204处，技术1200包括向图添加外部信号量等待节点(例如，图2的节点“D”212)。在至少一个实施例中，图1的添加等待节点API 126向图添加外部信号量等待节点。在至少一个实施例中，向图添加外部信号量等待节点包括为添加的外部信号量等待节点设置一个或更多个参数。

在至少一个实施例中，在块1206处，技术1200包括接收获取外部信号量等待节点的参数的API调用。在至少一个实施例中，获取外部信号量等待节点的参数的API调用是图9的获取信号量等待节点参数API调用900。在至少一个实施例中，获取外部信号量等待节点的参数的API调用使用图1的获取等待节点参数API 134。在至少一个实施例中，GPU驱动器接收API调用(例如，响应于对图1的API集合118中的API的调用而执行动作的驱动器)。在至少一个实施例中，驱动器是由图1的处理器104或一些其他合适的处理器执行的软件、固件或其组合。

在至少一个实施例中，在块1208处，技术2100包括返回外部信号量等待节点的参数。在至少一个实施例中，获取等待节点参数API 134返回外部信号量等待节点的参数。在至少一个实施例中，返回参数包括返回指向存储在存储器中的包括参数的一个或更多个数据结构的指针。

在至少一个实施例中，在块1210处，技术1200包括接收设置外部信号量等待节点的参数的API调用。在至少一个实施例中，设置外部信号量等待节点的参数的API调用是图8的设置信号量等待节点参数API调用800。在至少一个实施例中，设置外部信号量等待节点的参数的API调用使用图1的设置等待节点参数API 132。在至少一个实施例中，GPU驱动器接收API调用(例如，响应于对图1的API集合118中的API的调用而执行动作的驱动器)。在至少一个实施例中，驱动器是由图1的处理器104或一些其他合适的处理器执行的软件、固件或其组合。

在至少一个实施例中，在块1212处，技术1200包括设置外部信号量等待节点的参数。在至少一个实施例中，设置等待节点参数API 132设置外部信号量等待节点的参数。在至少一个实施例中，在块1214处，技术1200包括实例化图。在至少一个实施例中，图1的API集合118中的API实例化图。

在至少一个实施例中，在块1216处，技术1200包括接收更新可执行图中的外部信号量等待节点的参数的API调用。在至少一个实施例中，更新可执行图中的外部信号量等待节点的参数的API调用是图10的更新可执行图信号量等待节点参数API调用1000。在至少一个实施例中，更新可执行图中的外部信号量等待节点的参数的API调用使用图1的更新等待节点参数API 140。在至少一个实施例中，GPU驱动器接收API调用(例如，响应于对图1的API集合118中的API的调用而执行动作的驱动器)。在至少一个实施例中，驱动器是由图1的处理器104或一些其他合适的处理器执行的软件、固件或其组合。

在至少一个实施例中，在块1218处，技术1200包括更新外部信号量等待节点的参数。在至少一个实施例中，更新等待节点参数API 140更新参数。在至少一个实施例中，在块1220处，技术1200包括执行其他动作。在至少一个实施例中，执行其他动作包括启动实例化的图。在至少一个实施例中，执行其他动作包括至少部分地基于添加的外部信号量信号和/或等待节点执行一个或更多个信号和/或等待操作(例如，当节点在实例化的图被启动之后被执行时)。在至少一个实施例中，技术1200不执行所示和/或所述的一个或更多个动作(例如，不在块1216处接收API调用或在块1218处更新参数)。在至少一个实施例中，技术1200执行一次以上所示和/或所述的一个或更多个动作(例如，在块1210处接收设置外部信号量等待节点的参数的API调用以及在块1212处设置外部信号量等待节点的参数)。在至少一个实施例中，执行其他动作包括执行关于图11的技术1100所示和/或所述的一个或更多个动作。

在至少一个实施例中，技术1200的一个或更多个方面包括：至少部分地基于第一API，使图代码等待由另一个API使用的信号量。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，并且第一API用于向图代码添加信号量等待节点，该信号量等待节点至少部分地基于信号量执行等待操作。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，信号量由另一个API分配，并且等待操作包括等待进行直到信号量是预定值。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，并且另一个API使用不包括在图代码中的代码。在至少一个实施例中，技术1200的一个或更多个方面进一步包括：至少部分地基于图代码生成可执行图代码，以及设置可执行图代码的信号量等待节点的一个或更多个参数。在至少一个实施例中，图代码至少部分地由一个或更多个GPU执行，信号量是计数信号量，将由另一个API至少部分地基于不包括在图代码中的代码而分配，并且技术1200的一个或更多个方面进一步包括：至少部分地基于第一API，向图代码添加信号量等待节点，该信号量等待节点至少部分地基于计数信号量的值来执行等待操作。

数据中心

非限制性地，下图阐述了可用于实现至少一个实施例的示例性数据中心系统。在至少一个实施例中，下图的一个或更多个数据中心组件可以实现关于图1-12中一个或更多个而描述的实施例的一个或更多个方面。在至少一个实施例中，一个或更多个数据中心组件包括图1的计算机系统102的一个或更多个组件(例如，处理器104、存储器106、GPU 110、第一API集合118、第二API集合120、定义的图122、实例化的图136、内核函数代码142、代码144、信号量146、信号量148和/或图1的节点集合150的一个或更多个组件。在至少一个实施例中，一个或更多个数据中心组件执行关于图2的图200的一个或更多个方面。在至少一个实施例中，一个或更多个数据中心组件执行关于图3-10中的一个或更多个所示和/或所述的一个或更多个API调用和/或响应的一个或更多个方面。在至少一个实施例中，一个或更多个数据中心组件执行图11的技术1100和/或图12的技术1200的一个或更多个方面。

图13示出了根据至少一个实施例的示例性数据中心1300。在至少一个实施例中，数据中心1300包括但不限于数据中心基础设施层1310、框架层1320、软件层1330和应用层1340。

在至少一个实施例中，如图13所示，数据中心基础设施层1310可以包括资源协调器1312、分组的计算资源1314和节点计算资源(“节点C.R.”)1316(1)-1316(N)，其中“N”代表任何完整的正整数。在至少一个实施例中，节点C.R.1316(1)-1316(N)可以包括但不限于任意数量的中央处理单元(“CPU”)或其他处理器(包括加速器、现场可编程门阵列(“FPGA”)、网络设备中的数据处理单元(“DPU”)、图形处理器等)，存储器设备(例如动态只读存储器)，存储设备(例如固态硬盘或磁盘驱动器)，网络输入/输出(“NW I/O”)设备，网络交换机，虚拟机(“VM”)，电源模块和冷却模块等。在至少一个实施例中，节点C.R.1316(1)-1316(N)中的一个或更多个节点C.R.可以是具有一个或更多个上述计算资源的服务器。

在至少一个实施例中，分组的计算资源1314可以包括容纳在一个或更多个机架内的节点C.R.的单独分组(未示出)，或者容纳在各个地理位置的数据中心内的许多机架(也未示出)。分组的计算资源1314内的节点C.R.的单独分组可以包括可以被配置或分配为支持一个或更多个工作负载的分组的计算、网络、内存或存储资源。在至少一个实施例中，可以将包括CPU或处理器的几个节点C.R.分组在一个或更多个机架内，以提供计算资源来支持一个或更多个工作负载。在至少一个实施例中，一个或更多个机架还可以包括任意数量的电源模块、冷却模块和网络交换机，以任意组合。

在至少一个实施例中，资源协调器1312可以配置或以其他方式控制一个或更多个节点C.R.1316(1)-1316(N)和/或分组的计算资源1314。在至少一个实施例中，资源协调器1312可以包括用于数据中心1300的软件设计基础结构(“SDI”)管理实体。在至少一个实施例中，资源协调器1312可以包括硬件、软件或其某种组合。

在至少一个实施例中，如图13所示，框架层1320包括但不限于作业调度器1332、配置管理器1334、资源管理器1336和分布式文件系统1338。在至少一个实施例中，框架层1320可以包括支持软件层1330的软件1352和/或应用程序层1340的一个或更多个应用程序1342的框架。在至少一个实施例中，软件1352或应用程序1342可以分别包括基于Web的服务软件或应用程序，例如由Amazon Web Services，Google Cloud和Microsoft Azure提供的服务或应用程序。在至少一个实施例中，框架层1320可以是但不限于一种免费和开放源软件网络应用框架，例如可以利用分布式文件系统1338来进行大范围数据处理(例如“大数据”)的Apache SparkTM(以下称为“Spark”)。在至少一个实施例中，作业调度器1332可以包括Spark驱动器，以促进对数据中心1300的各个层所支持的工作负载进行调度。在至少一个实施例中，配置管理器1334可以能够配置不同的层，例如软件层1330和包括Spark和用于支持大规模数据处理的分布式文件系统1338的框架层1320。在至少一个实施例中，资源管理器1336能够管理映射到或分配用于支持分布式文件系统1338和作业调度器1332的集群或分组计算资源。在至少一个实施例中，集群或分组计算资源可以包括数据中心基础设施层1310上的分组的计算资源1314。在至少一个实施例中，资源管理器1336可以与资源协调器1312协调以管理这些映射的或分配的计算资源。

在至少一个实施例中，包括在软件层1330中的软件1352可以包括由节点C.R.1316(1)-1316(N)的至少一部分，分组计算资源1314和/或框架层1320的分布式文件系统1338使用的软件。一种或更多种类型的软件可以包括但不限于Internet网页搜索软件、电子邮件病毒扫描软件、数据库软件和流视频内容软件。

在至少一个实施例中，应用层1340中包括的一个或更多个应用程序1342可以包括由节点C.R.1316(1)-1316(N)的至少一部分、分组的计算资源1314和/或框架层1320的分布式文件系统1338使用的一种或更多种类型的应用程序。一种或更多种类型的应用程序可以包括但不限于CUDA应用程序。

在至少一个实施例中，配置管理器1334、资源管理器1336和资源协调器1312中的任何一个可以基于以任何技术上可行的方式获取的任意数量和类型的数据来实现任意数量和类型的自我修改动作。在至少一个实施例中，自我修改动作可以减轻数据中心1300的数据中心操作员做出可能不好的配置决定并且可以避免数据中心的未充分利用和/或执行差的部分。

基于计算机的系统

非限制性地，下图列出了可用于实现至少一个实施例的示例性的基于计算机的系统。在至少一个实施例中，下图中一个或更多个基于计算机的系统可以实现关于图1-12中的一个或更多个所描述的实施例的一个或更多个方面。在至少一个实施例中，一个或更多个基于计算机的系统包括图1的计算机系统102的一个或更多个组件(例如，处理器104、存储器106、GPU 110、第一API集合118、第二API集合120、定义的图122、实例化的图136、内核函数代码142、代码144、信号量146、信号量148和/或图1中的节点集合150的一个或更多个组件。在至少一个实施例中，一个或更多个基于计算机的系统执行关于图2的图200的一个或更多个方面。在至少一个实施例中，一个或更多个基于计算机的系统执行关于图3-10中的一个或更多个所示和/或所述的一个或更多个API调用和/或响应的一个或更多个方面。在至少一个实施例中，一个或更多个基于计算机的系统执行图11的技术1100和/或图12的技术1200的一个或更多个方面。

图14示出了根据至少一个实施例的处理系统1400。在至少一个实施例中，系统1400包括一个或更多个处理器1402和一个或更多个图形处理器1408，并且可以是单处理器台式机系统、多处理器工作站系统或具有大量处理器1402或处理器核心1407的服务器系统。在至少一个实施例中，处理系统1400是结合在片上系统(SoC)集成电路内的处理平台，以用于移动、手持或嵌入式设备。

在至少一个实施例中，处理系统1400可以包括或结合在基于服务器的游戏平台中，包括游戏和媒体控制台的游戏控制台、移动游戏控制台、手持游戏控制台或在线游戏控制台。在至少一个实施例中，处理系统1400是移动电话、智能电话、平板计算设备或移动互联网设备。在至少一个实施例中，处理系统1400还可包括与可穿戴设备耦合或集成在可穿戴设备中，例如智能手表可穿戴设备、智能眼镜设备、增强现实设备或虚拟现实设备。在至少一个实施例中，处理系统1400是电视或机顶盒设备，其具有一个或更多个处理器1402以及由一个或更多个图形处理器1408生成的图形界面。

在至少一个实施例中，一个或更多个处理器1402每个包括一个或更多个处理器核心1407，以处理指令，该指令在被执行时执行针对系统和用户软件的操作。在至少一个实施例中，一个或更多个处理器核心1407中的每一个被配置为处理特定指令集1409。在至少一个实施例中，指令集1409可以促进复杂指令集计算(CISC)、精简指令集计算(RISC)，或通过超长指令字(VLIW)进行计算。在至少一个实施例中，多个处理器核心1407可以各自处理不同的指令集1409，该指令集1409可以包括有助于仿真其他指令集的指令。在至少一个实施例中，处理器核心1407还可以包括其他处理设备，例如数字信号处理器(DSP)。

在至少一个实施例中，处理器1402包括高速缓存存储器(cache)1404。在至少一个实施例中，处理器1402可以具有单个内部高速缓存或多个级别的内部高速缓存。在至少一个实施例中，高速缓存存储器在处理器1402的各个组件之间共享。在至少一个实施例中，处理器1402还使用外部高速缓存(例如，三级(L3)高速缓存或最后一级高速缓存(LLC))(未示出)，其可以使用已知的高速缓存一致性技术在处理器核心1407之间共享该逻辑。在至少一个实施例中，处理器1402中另外包括寄存器文件1406，处理器1402可以包括用于存储不同类型的数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器)。在至少一个实施例中，寄存器文件1406可以包括通用寄存器或其他寄存器。

在至少一个实施例中，一个或更多个处理器1402与一个或更多个接口总线1410耦合，以在处理器1402与系统1400中的其他组件之间传输通信信号，例如地址、数据或控制信号。在至少一个实施例中，接口总线1410在一个实施例中可以是处理器总线，例如直接媒体接口(DMI)总线的版本。在至少一个实施例中，接口总线1410不限于DMI总线，并且可以包括一个或更多个外围组件互连总线(例如，PCI，PCI Express)、存储器总线或其他类型的接口总线。在至少一个实施例中，处理器1402包括集成存储器控制器1416和平台控制器集线器1430。在至少一个实施例中，存储器控制器1416促进存储设备与处理系统1400的其他组件之间的通信，而平台控制器集线器(PCH)1430通过本地I/O总线提供到输入/输出(I/O)设备的连接。

在至少一个实施例中，存储设备1420可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储设备或具有适当的性能以用作处理器存储器。在至少一个实施例中，存储设备1420可以用作处理系统1400的系统存储器，以存储数据1422和指令1421，以在一个或更多个处理器1402执行应用或过程时使用。在至少一个实施例中，存储器控制器1416还与可选的外部图形处理器1412耦合，其可以与处理器1402中的一个或更多个图形处理器1408通信以执行图形和媒体操作。在至少一个实施例中，显示设备1411可以连接至处理器1402。在至少一个实施例中，显示设备1411可以包括内部显示设备中的一个或更多个，例如在移动电子设备或便携式计算机设备或通过显示器接口(例如显示端口(DisplayPort)等)连接的外部显示设备。在至少一个实施例中，显示设备1411可以包括头戴式显示器(HMD)，诸如用于虚拟现实(VR)应用或增强现实(AR)应用中的立体显示设备。

在至少一个实施例中，平台控制器集线器1430使外围设备能够通过高速I/O总线连接到存储设备1420和处理器1402。在至少一个实施例中，I/O外围设备包括但不限于音频控制器1446、网络控制器1434、固件接口1428、无线收发器1426、触摸传感器1425、数据存储设备1424(例如，硬盘驱动器、闪存等)。在至少一个实施例中，数据存储设备1424可以经由存储器接口(例如，SATA)或经由外围总线来连接，诸如外围组件互连总线(例如，PCI、PCIe)。在至少一个实施例中，触摸传感器1425可以包括触摸屏传感器、压力传感器或指纹传感器。在至少一个实施例中，无线收发器1426可以是Wi-Fi收发器、蓝牙收发器或移动网络收发器，诸如3G、4G或长期演进(LTE)收发器。在至少一个实施例中，固件接口1428使能与系统固件的通信，并且可以是例如统一的可扩展固件接口(UEFI)。在至少一个实施例中，网络控制器1434可以启用到有线网络的网络连接。在至少一个实施例中，高性能网络控制器(未示出)与接口总线1410耦合。在至少一个实施例中，音频控制器1446是多通道高清晰度音频控制器。在至少一个实施例中，处理系统1400包括可选的传统(legacy)I/O控制器1440，用于将遗留(例如，个人系统2(PS/2))设备耦合到处理系统1400。在至少一个实施例中，平台控制器集线器1430还可以连接到一个或更多个通用串行总线(USB)控制器1442，该控制器连接输入设备，诸如键盘和鼠标1443组合、相机1444或其他USB输入设备。

在至少一个实施例中，存储器控制器1416和平台控制器集线器1430的实例可以集成到离散的外部图形处理器中，例如外部图形处理器1412。在至少一个实施例中，平台控制器集线器1430和/或存储控制器1416可以在一个或更多个处理器1402的外部。例如，在至少一个实施例中，处理系统1400可以包括外部存储控制器1416和平台控制器集线器1430，其可以配置成在与处理器1402通信的系统芯片组中的存储器控制器集线器和外围控制器集线器。

图15示出了根据至少一个实施例的计算机系统1500。在至少一个实施例中，计算机系统1500可以是具有互连的设备和组件，SOC，或某种组合的系统。在至少一个实施例中，计算机系统1500由处理器1502形成，该处理器1502可以包括用于执行指令的执行单元。在至少一个实施例中，计算机系统1500可以包括但不限于组件，例如处理器1502，其采用包括逻辑的执行单元以执行用于过程数据的算法。在至少一个实施例中，计算机系统1500可以包括处理器，例如可从加利福尼亚圣塔克拉拉的英特尔公司(Intel Corporation ofSanta Clara,California)获得的

在至少一个实施例中，计算机系统1500可以用在其他设备中，例如手持设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议(Internet Protocol)设备、数码相机、个人数字助理(“PDA”)和手持PC。在至少一个实施例中，嵌入式应用可以包括微控制器、数字信号处理器(“DSP”)、SoC、网络计算机(“NetPC”)、机顶盒、网络集线器、广域网(“WAN”)交换机，或根据至少一个实施例可以执行一个或更多个指令的任何其他系统。

在至少一个实施例中，计算机系统1500可包括但不限于处理器1502，该处理器1502可包括但不限于一个或更多个执行单元1508，其可以配置为执行计算统一设备架构(“CUDA”)(

在至少一个实施例中，处理器1502可以包括但不限于1级(“L1”)内部高速缓存存储器(“cache”)1504。在至少一个实施例中，处理器1502可以具有单个内部高速缓存或多级内部缓存。在至少一个实施例中，高速缓存存储器可以驻留在处理器1502的外部。在至少一个实施例中，处理器1502可以包括内部和外部高速缓存的组合。在至少一个实施例中，寄存器文件1506可以在各种寄存器中存储不同类型的数据，包括但不限于整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器。

在至少一个实施例中，包括但不限于执行整数和浮点运算的逻辑的执行单元1508，其也位于处理器1502中。处理器1502还可以包括微码(“ucode”)只读存储器(“ROM”)，用于存储某些宏指令的微代码。在至少一个实施例中，执行单元1508可以包括用于处理封装指令集1509的逻辑。在至少一个实施例中，通过将封装指令集1509包括在通用处理器1502的指令集中，以及要执行指令的相关电路，可以使用通用处理器1502中的封装数据来执行许多多媒体应用程序使用的操作。在至少一个实施例中，可以通过使用处理器的数据总线的全宽度来在封装的数据上执行操作来加速和更有效地执行许多多媒体应用程序，这可能不需要在处理器的数据总线上传输较小的数据单元来一次对一个数据元素执行一个或更多个操作。

在至少一个实施例中，执行单元1508也可以用在微控制器、嵌入式处理器、图形设备、DSP和其他类型的逻辑电路中。在至少一个实施例中，计算机系统1500可以包括但不限于存储器1520。在至少一个实施例中，存储器1520可以被实现为DRAM设备、SRAM设备、闪存设备或其他存储设备。存储器1520可以存储由处理器1502可以执行的由数据信号表示的指令1519和/或数据1521。

在至少一个实施例中，系统逻辑芯片可以耦合到处理器总线1510和存储器1520。在至少一个实施例中，系统逻辑芯片可以包括但不限于存储器控制器集线器(“MCH”)1516，并且处理器1502可以经由处理器总线1510与MCH 1516通信。在至少一个实施例中，MCH1516可以提供到存储器1520的高带宽存储器路径1518以用于指令和数据存储以及用于图形命令、数据和纹理的存储。在至少一个实施例中，MCH 1516可以在处理器1502、存储器1520和计算机系统1500中的其他组件之间启动数据信号，并且在处理器总线1510、存储器1520和系统I/O 1522之间桥接数据信号。在至少一个实施例中，系统逻辑芯片可以提供用于耦合到图形控制器的图形端口。在至少一个实施例中，MCH 1516可以通过高带宽存储器路径1518耦合到存储器1520，并且图形/视频卡1512可以通过加速图形端口(AcceleratedGraphics Port)(“AGP”)互连1514耦合到MCH 1516。

在至少一个实施例中，计算机系统1500可以使用系统I/O 1522作为专有集线器接口总线来将MCH 1516耦合到I/O控制器集线器(“ICH”)1530。在至少一个实施例中，ICH1530可以通过本地I/O总线提供与某些I/O设备的直接连接。在至少一个实施例中，本地I/O总线可以包括但不限于用于将外围设备连接到存储器1520、芯片组和处理器1502的高速I/O总线。示例可以包括但不限于音频控制器1529、固件集线器(“Flash BIOS”)1528、无线收发器1526、数据存储1524、包含用户输入1525的传统I/O控制器1523和键盘接口、串行扩展端口1527(例如USB)和网络控制器1534。数据存储1524可以包括硬盘驱动器、软盘驱动器、CD-ROM设备、闪存设备或其他大容量存储设备。

在至少一个实施例中，图15示出了包括互连的硬件设备或“芯片”的系统。在至少一个实施例中，图15可以示出示例性SoC。在至少一个实施例中，图15中示出的设备可以与专有互连、标准化互连(例如，PCIe)或其某种组合互连。在至少一个实施例中，系统1500的一个或更多个组件使用计算快速链路(CXL)互连来互连。

图16示出了根据至少一个实施例的系统1600。在至少一个实施例中，系统1600是利用处理器1610的电子设备。在至少一个实施例中，系统1600可以是，例如但不限于，笔记本电脑、塔式服务器、机架服务器、刀片服务器、与一个或更多个本地部署(on-premise)或云服务提供商通信耦合的边缘设备、膝上型计算机、台式机、平板电脑、移动设备、电话、嵌入式计算机或任何其他合适的电子设备。

在至少一个实施例中，系统1600可以包括但不限于通信地耦合到任何合适数量或种类的组件、外围设备、模块或设备的处理器1610。在至少一个实施例中，处理器1610使用总线或接口耦合，诸如I2C总线、系统管理总线(“SMBus”)、低引脚数(LPC)总线、串行外围接口(“SPI”)、高清音频(“HDA”)总线、串行高级技术附件(“SATA”)总线、USB(1、2、3版)或通用异步接收器/发送器(“UART”)总线。在至少一个实施例中，图16示出了系统，该系统包括互连的硬件设备或“芯片”。在至少一个实施例中，图16可以示出示例性SoC。在至少一个实施例中，图16中所示的设备可以与专有互连线、标准化互连(例如，PCIe)或其某种组合互连。在至少一个实施例中，图16的一个或更多个组件使用计算快速链路(CXL)互连线来互连。

在至少一个实施例中，图16可以包括显示器1624、触摸屏1625、触摸板1630、近场通信单元(“NFC”)1645、传感器集线器1640、热传感器1646、快速芯片组(“EC”)1635、可信平台模块(“TPM”)1638、BIOS/固件/闪存(“BIOS，FW Flash”)1622、DSP 1660、固态磁盘(“SSD”)或硬盘驱动器(“HDD”)1620、无线局域网单元(“WLAN”)1650、蓝牙单元1652、无线广域网单元(“WWAN”)1656、全球定位系统(GPS)1655、相机(“USB 3.0相机”)1654(例如USB3.0相机)或以例如LPDDR3标准实现的低功耗双倍数据速率(“LPDDR”)存储器单元(“LPDDR3”)1615。这些组件可以各自以任何合适的方式实现。

在至少一个实施例中，其他组件可以通过以上讨论的组件通信地耦合到处理器1610。在至少一个实施例中，加速度计1641、环境光传感器(“ALS”)1642、罗盘1643和陀螺仪1644可以可通信地耦合到传感器集线器1640。在至少一个实施例中，热传感器1639、风扇1637、键盘1636和触摸板1630可以通信地耦合到EC 1635。在至少一个实施例中，扬声器1663、耳机1664和麦克风(“mic”)1665可以通信地耦合到音频单元(“音频编解码器和D类放大器”)1662，其又可以通信地耦合到DSP 1660。在至少一个实施例中，音频单元1662可以包括例如但不限于音频编码器/解码器(“编解码器”)和D类放大器。在至少一个实施例中，SIM卡(“SIM”)1657可以通信地耦合到WWAN单元1656。在至少一个实施例中，组件(诸如WLAN单元1650和蓝牙单元1652以及WWAN单元1656)可以被实现为下一代形式因素(NGFF)。

图17示出了根据至少一个实施例的示例性集成电路1700。在至少一个实施例中，示例性集成电路1700是SoC，其可使用一个或更多个IP核心制造。在至少一个实施例中，集成电路1700包括一个或更多个应用处理器1705(例如，CPU，DPU)、至少一个图形处理器1710，并且可以另外包括图像处理器1715和/或视频处理器1720，其中任意一个可能是模块化IP核心。在至少一个实施例中，集成电路1700包括外围或总线逻辑，其包括USB控制器1725、UART控制器1730、SPI/SDIO控制器1735和I

图18示出了根据至少一个实施例的计算系统1800。在至少一个实施例中，计算系统1800包括处理子系统1801，其具有经由可以包括存储器集线器1805的互连路径通信的一个或更多个处理器1802和系统存储器1804。在至少一个实施例中，存储器集线器1805可以是芯片组组件内的单独组件，也可以集成在一个或更多个处理器1802内。在至少一个实施例中，存储器集线器1805通过通信链路1806与I/O子系统1811耦合。在至少一个实施例中，I/O子系统1811包括I/O集线器1807，其可以使计算系统1800能够接收来自一个或更多个输入设备1808的输入。在至少一个实施例中，I/O集线器1807可以使能显示控制器，其包括在一个或更多个处理器1802中，用于向一个或更多个显示设备1810A提供输出。在至少一个实施例中，与I/O集线器1807耦合的一个或更多个显示设备1810A可以包括本地、内部或嵌入式显示设备。

在至少一个实施例中，处理子系统1801包括经由总线或其他通信链路1813耦合到存储器集线器1805的一个或更多个并行处理器1812。在至少一个实施例中，通信链路1813可以是许多基于标准的通信链路技术或协议中的一种，例如但不限于PCIe，或者可以是针对供应商的通信接口或通信结构。在至少一个实施例中，一个或更多个并行处理器1812形成计算集中的并行或向量处理系统，该系统可以包括大量的处理核心和/或处理集群，例如多集成核心(MIC)处理器。在至少一个实施例中，一个或更多个并行处理器1812形成可以将像素输出到经由I/O集线器1807耦合的一个或更多个显示设备1810A之一的图形处理子系统。在至少一个实施例中，一个或更多个并行处理器1812还可以包括显示控制器和显示接口(未示出)，以使得能够直接连接到一个或更多个显示设备1810B。

在至少一个实施例中，系统存储单元1814可以连接到I/O集线器1807，以提供用于计算系统1800的存储机制。在至少一个实施例中，I/O交换机1816可以用于提供接口机制，以实现I/O集线器1807与其他组件之间的连接，例如可以集成到平台中的网络适配器1818和/或无线网络适配器1819，以及可以通过一个或更多个附加设备1820添加的各种其他设备。在至少一个实施例中，网络适配器1818可以是以太网适配器或另一有线网络适配器。在至少一个实施例中，无线网络适配器1819可以包括Wi-Fi、蓝牙、NFC的一个或更多个或其他包括一个或更多个无线电的网络设备。

在至少一个实施例中，计算系统1800可以包括未明确示出的其他组件，包括USB或其他端口连接、光存储驱动器、视频捕获设备等，也可以连接到I/O集线器1807。在至少一个实施例中，对图18中的各个组件进行互连的通信路径可以使用任何合适的协议来实现，诸如基于PCI(外围组件互连)的协议(例如，PCIe)，或其他总线或点对点通信接口和/或协议(例如，NVLink高速互连或互连协议)。

在至少一个实施例中，一个或更多个并行处理器1812包括针对图形和视频处理而优化的电路(包括例如视频输出电路)，并构成图形处理单元(GPU)。在至少一个实施例中，一个或更多个并行处理器1812包括针对通用处理而优化的电路。在至少一个实施例中，计算系统1800的组件可以与单个集成电路上的一个或更多个其他系统元件集成。例如，在至少一个实施例中，一个或更多个并行处理器1812、存储器集线器1805、处理器1802和I/O集线器1807可以被集成到片上系统(SoC)集成电路中。在至少一个实施例中，计算系统1800的组件可以被集成到单个封装中以形成系统级封装(SIP)配置。在至少一个实施例中，计算系统1800的组件的至少一部分可以被集成到多芯片模块(MCM)中，该多芯片模块可以与其他多芯片模块互连到模块化计算系统中。在至少一个实施例中，从计算系统1800中省略了I/O子系统1811和显示设备1810B。

处理系统

非限制性地，下图列出了可用于实现至少一个实施例的示例性处理系统。在至少一个实施例中，下图中一个或更多个处理系统可以实现关于图1-12中的一个或更多个描述的实施例的一个或更多个方面。在至少一个实施例中，一个或更多个处理系统包括图1的计算机系统102的一个或更多个组件(例如，处理器104、存储器106、GPU 110、第一API集合118、第二API集120、定义的图122、实例化的图136、内核函数代码142、代码144、信号量146、信号量148和/或图1中的节点集合150的一个或更多个组件。在至少一个实施例中，一个或更多个处理系统执行关于图2的图200的一个或更多个方面。在至少一个实施例中，一个或更多个处理系统执行关于图3-10中的一个或更多个所示和/或所述的一个或更多个API调用和/或响应的一个或更多个方面。在至少一个实施例中，一个或更多个处理系统执行图11的技术1100和/或图12的技术1200的一个或更多个方面。

图19示出了根据至少一个实施例的加速处理单元(“APU”)1900。在至少一个实施例中，APU 1900由加利福尼亚州圣克拉拉市的AMD公司开发。在至少一个实施例中，APU1900可以被配置为执行应用程序，诸如CUDA程序。在至少一个实施例中，APU 1900包括但不限于核心复合体1910、图形复合体1940、结构1960、I/O接口1970、存储器控制器1980、显示控制器1992和多媒体引擎1994。在至少一个实施例中，APU 1900可以包括但不限于任意数量的核心复合体1910、任意数量的图形复合体1940、任意数量的显示控制器1992和任意数量的多媒体引擎1994的任何组合。为了说明的目的，在本文中用附图标记表示相似对象的多个实例，其中附图标记标识该对象，并且括号中的数字标识所需要的实例。

在至少一个实施例中，核心复合体1910是CPU，图形复合体1940是GPU，并且APU1900是将不限于1910和1940集成到单个芯片上的处理单元。在至少一个实施例中，一些任务可以被分配给核心复合体1910，而其他任务可以被分配给图形复合体1940。在至少一个实施例中，核心复合体1910被配置为执行与APU 1900相关联的主控制软件，例如操作系统。在至少一个实施例中，核心复合体1910是APU 1900的主处理器，其控制和协调其他处理器的操作。在至少一个实施例中，核心复合体1910发出控制图形复合体1940的操作的命令。在至少一个实施例中，核心复合体1910可以被配置为执行从CUDA源代码派生的主机可执行代码，并且图形复合体1940可以被配置为执行从CUDA源代码派生的设备可执行代码。

在至少一个实施例中，核心复合体1910包括但不限于核心1920(1)-1920(4)和L3高速缓存1930。在至少一个实施例中，核心复合体1910可以包括但不限于任意数量的核心1920以及任意数量和类型的高速缓存的任何组合。在至少一个实施例中，核心1920被配置为执行特定指令集架构(“ISA”)的指令。在至少一个实施例中，每个核心1920是CPU核心。

在至少一个实施例中，每个核心1920包括但不限于获取/解码单元1922、整数执行引擎1924、浮点执行引擎1926和L2高速缓存1928。在至少一个实施例中，获取/解码单元1922获取指令，对这些指令进行解码，生成微操作，并将单独的微指令分派给整数执行引擎1924和浮点执行引擎1926。在至少一个实施例中，获取/解码单元1922可以同时分派一个微指令到整数执行引擎1924和另一微指令到浮点执行引擎1926。在至少一个实施例中，整数执行引擎1924执行不限于整数和存储器操作。在至少一个实施例中，浮点引擎1926执行不限于浮点和向量运算。在至少一个实施例中，获取-解码单元1922将微指令分派给单个执行引擎，该执行引擎代替整数执行引擎1924和浮点执行引擎1926两者。

在至少一个实施例中，每个核心1920(i)可以访问包括在核心1920(i)中的L2高速缓存1928(i)，其中i是表示核心1920的特定实例的整数。在至少一个实施例中，包括在核心复合体1910(j)中的每个核心1920经由包括在核心复合体1910(j)中的L3高速缓存1930(j)连接到包括在核心复合体1910(j)中的其他核心1920，其中j是表示核心复合体1910的特定实例的整数。在至少一个实施例中，包括在核心复合体1910(j)中的核心1920可以访问包括在核心复合体1910(j)中的所有L3高速缓存1930(j)，其中j是表示核心复合体1910的特定实例的整数。在至少一个实施例中，L3高速缓存1930可以包括但不限于任意数量的切片(slice)。

在至少一个实施例中，图形复合体1940可以被配置为以高度并行的方式执行计算操作。在至少一个实施例中，图形复合体1940被配置为执行图形管线操作，诸如绘制命令、像素操作、几何计算以及与将图像渲染至显示器相关联的其他操作。在至少一个实施例中，图形复合体1940被配置为执行与图形无关的操作。在至少一个实施例中，图形复合体1940被配置为执行与图形有关的操作和与图形无关的操作。

在至少一个实施例中，图形复合体1940包括但不限于任意数量的计算单元1950和L2高速缓存1942。在至少一个实施例中，计算单元1950共享L2高速缓存1942。在至少一个实施例中，L2高速缓存1942被分区。在至少一个实施例中，图形复合体1940包括但不限于任意数量的计算单元1950以及任意数量(包括零)和类型的高速缓存。在至少一个实施例中，图形复合体1940包括但不限于任意数量的专用图形硬件。

在至少一个实施例中，每个计算单元1950包括但不限于任意数量的SIMD单元1952和共享存储器1954。在至少一个实施例中，每个SIMD单元1952实现SIMD架构并且被配置为并行执行操作。在至少一个实施例中，每个计算单元1950可以执行任意数量的线程块，但是每个线程块在单个计算单元1950上执行。在至少一个实施例中，线程块包括但不限于任意数量的执行线程。在至少一个实施例中，工作组是线程块。在至少一个实施例中，每个SIMD单元1952执行不同的线程束(warp)。在至少一个实施例中，线程束是一组线程(例如16个线程)，其中线程束中的每个线程属于单个线程块，并且被配置为基于单个指令集来处理不同的数据集。在至少一个实施例中，可以使用预测(predication)来禁用线程束中的一个或更多个线程。在至少一个实施例中，通道是线程。在至少一个实施例中，工作项是线程。在至少一个实施例中，波前是线程束。在至少一个实施例中，线程块中的不同波前可一起同步并经由共享存储器1954进行通信。

在至少一个实施例中，结构1960是系统互连，其促进跨核心复合体1910、图形复合体1940、I/O接口1970、存储器控制器1980、显示控制器1992和多媒体引擎1994的数据和控制传输。在至少一个实施例中，除了结构1960之外或代替结构1960，APU 1900还可以包括但不限于任意数量和类型的系统互连，该结构1960促进跨可以在APU 1900内部或外部的任意数量和类型的直接或间接链接的组件的数据和控制传输。在至少一个实施例中，I/O接口1970表示任意数量和类型的I/O接口(例如，PCI，PCI-Extended(“PCI-X”)，PCIe，千兆以太网(“GBE”)，USB等)。在至少一个实施例中，各种类型的外围设备耦合到I/O接口1970。在至少一个实施例中，耦合到I/O接口1970的外围设备可以包括但不限于键盘，鼠标，打印机，扫描仪，操纵杆或其他类型的游戏控制器、媒体记录设备、外部存储设备、网络接口卡等。

在至少一个实施例中，显示控制器AMD92在一个或更多个显示设备(例如液晶显示器(LCD)设备)上显示图像。在至少一个实施例中，多媒体引擎1994包括但不限于任意数量和类型的与多媒体相关的电路，例如视频解码器、视频编码器、图像信号处理器等。在至少一个实施例中，存储器控制器1980促进APU 1900与统一系统存储器1990之间的数据传输。在至少一个实施例中，核心复合体1910和图形复合体1940共享统一系统存储器1990。

在至少一个实施例中，APU 1900实现种存储器子系统，其包括但不限于任意数量和类型的存储器控制器1980和可以专用于一个组件或在多个组件之间共享的存储器设备(例如，共享存储器1954)。组件。在至少一个实施例中，APU 1900实现高速缓存子系统，其包括但不限于一个或更多个高速缓存存储器(例如，L2高速缓存2028，L3高速缓存1930和L2高速缓存1942)，每个高速缓存存储器可以是组件私有的或在任意数量的组件(例如，核心1920，核心复合体1910，SIMD单元1952，计算单元1950和图形复合体1940)之间共享。

图20示出了根据至少一个实施例的CPU 2000。在至少一个实施例中，CPU 2000由加利福尼亚州圣克拉拉市的AMD公司开发。在至少一个实施例中，CPU 2000可以被配置为执行应用程序。在至少一个实施例中，CPU 2000被配置为执行主控制软件，例如操作系统。在至少一个实施例中，CPU 2000发出控制外部GPU(未示出)的操作的命令。在至少一个实施例中，CPU 2000可以被配置为执行从CUDA源代码派生的主机可执行代码，并且外部GPU可以被配置为执行从这种CUDA源代码派生的设备可执行代码。在至少一个实施例中，CPU 2000包括但不限于任意数量的核心复合体2010、结构2060、I/O接口2070和存储器控制器2080。

在至少一个实施例中，核心复合体2010包括但不限于核心2020(1)-2020(4)和L3高速缓存2030。在至少一个实施例中，核心复合体2010可以包括但不限于任意数量的核心2020以及任意数量和类型的高速缓存的任何组合。在至少一个实施例中，核心2020被配置为执行特定ISA的指令。在至少一个实施例中，每个核心2020是CPU核心。

在至少一个实施例中，每个核心2020包括但不限于获取/解码单元2022、整数执行引擎2024、浮点执行引擎2026和L2高速缓存2028。在至少一个实施例中，获取/解码单元2022获取指令，对这些指令进行解码，生成微操作，并将单独的微指令分派给整数执行引擎2024和浮点执行引擎2026。在至少一个实施例中，获取/解码单元2022可以同时分派一个微指令至整数执行引擎2024和另一微指令至浮点执行引擎2026。在至少一个实施例中，整数执行引擎2024执行不限于整数和存储器操作。在至少一个实施例中，浮点引擎2026执行不限于浮点和向量运算。在至少一个实施例中，获取-解码单元2022将微指令分派给单个执行引擎，该引擎代替整数执行引擎2024和浮点执行引擎2026两者。

在至少一个实施例中，每个核心2020(i)可以访问包括在核心2020(i)中的L2高速缓存2028(i)，其中i是表示核心2020的特定实例的整数。在至少一个实施例中，包括在核心复合体2010(j)中的每个核心2020经由包括在核心复合体2010(j)中的L3高速缓存2030(j)连接到核心复合体2010(j)中的其他核心2020，其中j是表示核心复合体2010的特定实例的整数。在至少一个实施例中，包括在核心复合体2010(j)中的核心2020可以访问包括在核心复合体2010(j)中的所有L3高速缓存2030(j)，其中j是表示核心复合体2010的特定实例的整数。在至少一个实施例中，L3高速缓存2030可以包括但不限于任意数量的切片。

在至少一个实施例中，结构2060是系统互连，其促进跨核心复合体2010(1)-2010(N)(其中N是大于零的整数)、I/O接口2070和存储器控制器2080的数据和控制传输。在至少一个实施例中，除了结构2060之外或代替结构2060，CPU 2000还可以包括但不限于任意数量和类型的系统互连，该结构2060促进跨可以在CPU 2000内部或外部的任意数量和类型的直接或间接链接的组件的数据和控制传输。在至少一个实施例中，I/O接口2070表示任意数量和类型的I/O接口(例如PCI，PCI-X，PCIe，GBE，USB等)。在至少一个实施例中，各种类型的外围设备耦合到I/O接口2070。在至少一个实施例中，耦合到I/O接口2070的外围设备可以包括但不限于显示器，键盘，鼠标，打印机，扫描仪，操纵杆或其他类型的游戏控制器、媒体记录设备、外部存储设备、网络接口卡等。

在至少一个实施例中，存储器控制器2080促进CPU 2000与系统存储器2090之间的数据传输。在至少一个实施例中，核心复合体2010和图形复合体2040共享系统存储器2090。在至少一个实施例中，CPU 2000实现存储器子系统，其包括但不限于任意数量和类型的存储器控制器2080和可以专用于一个组件或在多个组件之间共享的存储器设备。在至少一个实施例中，CPU 2000实现了高速缓存子系统，其包括但不限于一个或更多个高速缓存存储器(例如，L2高速缓存2028和L3高速缓存2030)，每个高速缓存存储器可以是组件私有的或在任意数量的组件(例如，核心2020和核心复合体2010)之间共享。

图21示出了根据至少一个实施例的示例性加速器集成切片2190。如本文所使用的，“切片”包括加速器集成电路的处理资源的指定部分。在至少一个实施例中，加速器集成电路代表多个图形加速模块种的多个图形处理引擎提供高速缓存管理、存储器访问、环境管理和中断管理服务。图形处理引擎可以各自包括单独的GPU。可选地，图形处理引擎可包括GPU内的不同类型的图形处理引擎，例如图形执行单元、媒体处理引擎(例如，视频编码器/解码器)、采样器和blit引擎。在至少一个实施例中，图形加速模块可以是具有多个图形处理引擎的GPU。在至少一个实施例中，图形处理引擎可以是集成在通用封装、线卡或芯片上的各个GPU。

系统存储器2114内的应用程序有效地址空间2182存储进程元素2183。在一个实施例中，响应于来自处理器2107上执行的应用程序2180的GPU调用2181而存储进程元素2183。进程元素2183包含对应应用程序2180的处理状态。包含在进程元素2183中的工作描述符(WD)2184可以是应用程序请求的单个作业或可能包含指向作业队列的指针。在至少一个实施例中，WD 2184是指向应用程序有效地址空间2182中的作业请求队列的指针。

图形加速模块2146和/或各个图形处理引擎可以由系统中的全部或部分进程共享。在至少一个实施例中，可以包括用于建立处理状态并将WD 2184发送到图形加速模块2146以在虚拟化环境中开始作业的基础设施。

在至少一个实施例中，专用进程编程模型是针对实现的。在该模型中，单个进程拥有图形加速模块2146或个体图形处理引擎。由于图形加速模块2146由单个进程拥有，因此管理程序为拥有的分区初始化加速器集成电路，并且当分配图形加速模块2146时操作系统对加速器集成电路进行初始化以用于拥有的分区。

在操作中，加速器集成切片2190中的WD获取单元2191获取下一个WD 2184，其中包括要由图形加速模块2146的一个或更多个图形处理引擎完成的工作的指示。来自WD 2184的数据可以存储在寄存器2145被存储器管理单元(MMU)2139、中断管理电路2147和/或环境管理电路2148使用，如图所示。例如，MMU 2139的一个实施例包括用于访问OS虚拟地址空间2185内的段/页表2186的段/页面漫游电路。中断管理电路2147可以处理从图形加速模块2146接收到的中断事件(INT)2192。当执行图操作时，由图形处理引擎产生的有效地址2193由MMU 2139转换为实际地址。

在一个实施例中，为每个图形处理引擎和/或图形加速模块2146复制相同的寄存器组2145，并且可以由系统管理程序或操作系统来初始化。这些复制的寄存器中的每一个都可以包含在加速器集成切片2190中。表1中显示了可由管理程序初始化的示例性寄存器。

表1–管理程序初始化的寄存器

表2中示出了可以由操作系统初始化的示例性寄存器。

表2–操作系统初始化寄存器

在一个实施例中，每个WD 2184特定于特定的图形加速模块2146和/或特定图形处理引擎。它包含图形处理引擎进行工作或工作所需的所有信息，或者它可以是指向存储器位置的指针，其中应用程序建立了要完成的工作的命令队列。

图22A和22B示出了根据本文至少一个实施例的示例性图形处理器。在至少一个实施例中，任何示例性图形处理器可以使用一个或更多个IP核心来制造。除了图示之外，在至少一个实施例中可以包括其他逻辑和电路，包括附加的图形处理器/核心、外围接口控制器或通用处理器核心。在至少一个实施例中，示例性图形处理器用于SoC内。

图22A示出了根据至少一个实施例的SoC集成电路的示例性图形处理器2210，其可以使用一个或更多个IP核心来制造。图22B示出了根据至少一个实施例的SoC集成电路的附加示例性图形处理器2240，其可以使用一个或更多个IP核心来制造。在至少一个实施例中，图22A的图形处理器2210是低功耗图形处理器核心。在至少一个实施例中，图22B的图形处理器2240是更高性能的图形处理器核心。在至少一个实施例中，每个图形处理器2210、2240可以是图17的图形处理器1710的变体。

在至少一个实施例中，图形处理器2210包括顶点处理器2205和一个或更多个片段处理器2215A-2215N(例如2215A、2215B、2215C、2215D至2215N-1和2215N)。在至少一个实施例中，图形处理器2210可以经由单独的逻辑来执行不同的着色器程序，使得顶点处理器2205被优化以执行针对顶点着色器程序的操作，而一个或更多个片段处理器2215A-2215N执行片段(例如，像素)着色操作用于片段或像素或着色器程序。在至少一个实施例中，顶点处理器2205执行3D图形管线的顶点处理阶段并生成图元和顶点数据。在至少一个实施例中，片段处理器2215A-2215N使用由顶点处理器2205生成的图元和顶点数据来生成在显示设备上显示的帧缓冲区。在至少一个实施例中，片段处理器2215A-2215N被优化以执行如在OpenGL API中所提供的片段着色器程序，其可以用于执行与在Direct 3DAPI中所提供的像素着色器程序类似的操作。

在至少一个实施例中，图形处理器2210附加地包括一个或更多个MMU 2220A-2220B、高速缓存2225A-2225B和电路互连2230A-2230B。在至少一个实施例中，一个或更多个MMU 2220A-2220B提供用于图形处理器2210的虚拟到物理地址的映射，包括用于顶点处理器2205和/或片段处理器2215A-2215N，其可以引用存储在存储器中的顶点或图像/纹理数据，除了存储在一个或更多个高速缓存2225A-2225B中的顶点或图像/纹理数据之外。在至少一个实施例中，一个或更多个MMU 2220A-2220B可以与系统内的其他MMU同步，包括与图17的一个或更多个应用处理器1705、图像处理器1715和/或视频处理器1720相关联的一个或更多个MMU，使得每个处理器1705-1720可以参与共享或统一的虚拟存储器系统。在至少一个实施例中，一个或更多个电路互连2230A-2230B使图形处理器2210能够经由SoC的内部总线或经由直接连接与SoC内的其他IP核心相连接。

在至少一个实施例中，图形处理器2240包括图22A的图形处理器2210的一个或更多个MMU 2220A-2220B、高速缓存2225A-2225B和电路互连2230A-2230B。在至少一个实施例中，图形处理器2240包括一个或更多个着色器核心2255A-2255N(例如，2255A、2255B、2255C、2255D、2255E、2255F、至2255N-1和2255N)，其提供了统一的着色器核心架构，其中单个核心或类型或核心可以执行所有类型的可编程着色器代码，包括用于实现顶点着色器、片段着色器和/或计算着色器的着色器程序代码。在至少一个实施例中，多个着色器核心可以变化。在至少一个实施例中，图形处理器2240包括核心间任务管理器2245，其充当线程分派器以将执行线程分派给一个或更多个着色器核心2255A-2255N和分块单元2258，以加速基于图块渲染的分块操作，其中在图像空间中细分了场景的渲染操作，例如，以利用场景内的局部空间一致性或优化内部缓存的使用。

图23A示出了根据至少一个实施例的图形核心2300。在至少一个实施例中，图形核心2300可以包括在图17的图形处理器1710内。在至少一个实施例中，图形核心2300可以是图22B中统一的着色器核心2255A-2255N。在至少一个实施例中，图形核心2300包括共享指令高速缓存2302、纹理单元2318和高速缓存/共享存储器2320，它们是图形核心2300内的执行资源所共有的。在至少一个实施例中，图形核心2300可以包括多个切片(slice)2301A-2301N或每个核心的分区，图形处理器可以包括图形核心2300的多个实例。切片2301A-2301N可以包括支持逻辑，该支持逻辑包括本地指令高速缓存2304A-2304N、线程调度器2306A-2306N、线程分派器2308A-2308N和一组寄存器2310A-2310N。在至少一个实施例中，切片2301A-2301N可以包括一组附加功能单元(AFU)2312A-2312N、浮点单元(FPU)2314A-2314N、整数算术逻辑单元(ALU)2316A-2316N、地址计算单元(ACU)2313A-2313N、双精度浮点单元(DPFPU)2315A-2315N和矩阵处理单元(MPU)2317A-2317N。

在一个实施例中，FPU 2314A-2314N可以执行单精度(32位)和半精度(16位)浮点运算，而DPFPU 2315A-2315N可以执行双精度(64位)浮点运算点操作。在至少一个实施例中，ALU 2316A-2316N可以以8位、16位和32位精度执行可变精度整数运算，并且可以被配置用于混合精度运算。在至少一个实施例中，MPU 2317A-2317N还可被配置用于混合精度矩阵运算，包括半精度浮点运算和8位整数运算。在至少一个实施例中，MPU 2317A-2317N可以执行各种矩阵操作以加速CUDA程序，包括使得能够支持加速的通用矩阵到矩阵乘法(GEMM)。在至少一个实施例中，AFU 2312A-2312N可以执行浮点数或整数单元不支持的附加逻辑运算，包括三角运算(例如，Sine、Cosine等)。

图23B示出了在至少一个实施例中的通用图形处理单元(GPGPU)2330。在至少一个实施例中，GPGPU 2330是高度并行的并且适合于部署在多芯片模块上。在至少一个实施例中，GPGPU 2330可以被配置为使得高度并行的计算操作能够由GPU阵列来执行。在至少一个实施例中，GPGPU 2330可以直接链路到GPGPU 2330的其他实例，以创建多GPU集群以提高用于CUDA程序的执行时间。在至少一个实施例中，GPGPU 2330包括主机接口2332以实现与主机处理器的连接。在至少一个实施例中，主机接口2332是PCIe接口。在至少一个实施例中，主机接口2332可以是厂商专用的通信接口或通信结构。在至少一个实施例中，GPGPU 2330从主机处理器接收命令，并使用全局调度器2334将与那些命令相关联的执行线程分派给一组计算集群2336A-2336H。在至少一个实施例中，计算集群2336A-2336H共享高速缓存存储器2338。在至少一个实施例中，高速缓存存储器2338可以用作计算集群2336A-2336H内的高速缓存存储器的高级高速缓存。

在至少一个实施例中，GPGPU 2330包括经由一组存储器控制器2342A-2342B与计算集群2336A-2336H耦合的存储器2344A-2344B。在至少一个实施例中，存储器2344A-2344B可以包括各种类型的存储器设备，包括动态随机存取存储器(DRAM)或图形随机存取存储器，例如同步图形随机存取存储器(SGRAM)，包括图形双倍数据速率(GDDR)存储器。

在至少一个实施例中，计算集群2336A-2336H各自包括一组图形核心，诸如图23A的图形核心2300，其可以包括多种类型的整数和浮点逻辑单元，可以以各种精度执行计算操作，包括适合与CUDA程序相关的计算。例如，在至少一个实施例中，每个计算集群2336A-2336H中的浮点单元的至少一个子集可以配置为执行16位或32位浮点运算，而不同的浮点单元的子集可以配置为执行64位浮点运算。

在至少一个实施例中，GPGPU 2330的多个实例可以被配置为操作为计算集群。计算集群2336A-2336H可以实现用于同步和数据交换的任何技术上可行的通信技术。在至少一个实施例中，GPGPU 2330的多个实例通过主机接口2332进行通信。在至少一个实施例中，GPGPU 2330包括I/O集线器2339，其将GPGPU 2330与GPU链路2340耦合，使得能够直接连接至GPGPU 2330的其他的实例。在至少一个实施例中，GPU链路2340耦合到专用GPU到GPU桥接器，其使得能够在GPGPU 2330的多个实例之间进行通信和同步。在至少一个实施例中，GPU链路2340与高速互连耦合，以向其他GPGPU 2330或并行处理器发送和接收数据。在至少一个实施例中，GPGPU 2330的多个实例位于单独的数据处理系统中，并经由可经由主机接口2332访问的网络设备进行通信。在至少一个实施例中，GPU链路2340可被配置为能够连接到主机处理器，附加或替代主机接口2332。在至少一个实施例中，GPGPU 2330可以配置为执行CUDA程序。

图24A示出了根据至少一个实施例的并行处理器2400。在至少一个实施例中，并行处理器2400的各种组件可以使用一个或更多个集成电路设备来实现，例如可编程处理器、专用集成电路(ASIC)或FPGA。

在至少一个实施例中，并行处理器2400包括并行处理单元2402。在至少一个实施例中，并行处理单元2402包括I/O单元2404，其使得能够与其他设备进行通信，包括并行处理单元2402的其他实例。在至少一个实施例中，I/O单元2404可以直接连接到其他设备。在至少一个实施例中，I/O单元2404通过使用集线器或交换机接口(例如，存储器集线器2405)与其他设备连接。在至少一个实施例中，存储器集线器2405与I/O单元2404之间的连接形成通信链路。在至少一个实施例中，I/O单元2404与主机接口2406和存储器交叉开关2416连接，其中主机接口2406接收用于执行处理操作的命令，而存储器交叉开关2416接收用于执行存储器操作的命令。

在至少一个实施例中，当主机接口2406经由I/O单元2404接收命令缓冲区时，主机接口2406可以引导工作操作以执行那些命令到前端2408。在至少一个实施例中，前端2408与调度器2410耦合，调度器2410配置成将命令或其他工作项分配给处理阵列2412。在至少一个实施例中，调度器2410确保在将任务分配给处理阵列2412之前，处理阵列2412被正确地配置并且处于有效状态。在至少一个实施例中，调度器2410通过在微控制器上执行的固件逻辑来实现。在至少一个实施例中，微控制器实现的调度器2410可配置成以粗粒度和细粒度执行复杂的调度和工作分配操作，从而实现对在处理阵列2412上执行的线程的快速抢占和环境切换。在至少一个实施例中，主机软件可以证明用于通过多个图形处理门铃之一在处理阵列2412上进行调度的工作负载。在至少一个实施例中，工作负载然后可以由包括调度器2410的微控制器内的调度器2410逻辑在处理阵列2412上自动分配。

在至少一个实施例中，处理阵列2412可以包括多达“N”个集群(例如，集群2414A、集群2414B到集群2414N)。在至少一个实施例中，处理阵列2412的每个集群2414A-2414N可以执行大量并发线程。在至少一个实施例中，调度器2410可以使用各种调度和/或工作分配算法将工作分配给处理阵列2412的集群2414A-2414N，其可以根据每种程序或计算类型产生的工作负载而变化。在至少一个实施例中，调度可以由调度器2410动态地处理，或者可以在配置为由处理阵列2412执行的程序逻辑的编译期间部分地由编译器逻辑来辅助。在至少一个实施例中，可将处理阵列2412的不同的集群2414A-2414N分配用于处理不同类型的程序或用于执行不同类型的计算。

在至少一个实施例中，处理阵列2412可以配置成执行各种类型的并行处理操作。在至少一个实施例中，处理阵列2412配置成执行通用并行计算操作。例如，在至少一个实施例中，处理阵列2412可以包括执行处理任务的逻辑，该处理任务包括对视频和/或音频数据的过滤，执行建模操作，包括物理操作以及执行数据转换。

在至少一个实施例中，处理阵列2412配置成执行并行图形处理操作。在至少一个实施例中，处理阵列2412可以包括附加逻辑以支持这种图形处理操作的执行，包括但不限于执行纹理操作的纹理采样逻辑，以及镶嵌逻辑和其他顶点处理逻辑。在至少一个实施例中，处理阵列2412可以配置成执行与图形处理有关的着色器程序，例如但不限于顶点着色器、曲面细分着色器、几何着色器和像素着色器。在至少一个实施例中，并行处理单元2402可以经由I/O单元2404从系统存储器传送数据以进行处理。在至少一个实施例中，在处理期间，可以在处理期间将传送的数据存储到片上存储器(例如，并行处理器存储器2422)，然后将其写回到系统存储器。

在至少一个实施例中，当并行处理单元2402用于执行图处理时，调度器2410可以配置成将处理工作负载划分为近似相等大小的任务，以更好地将图形处理操作分配给处理阵列2412的多个集群2414A-2414N。在至少一个实施例中，处理阵列2412的部分可以配置成执行不同类型的处理。例如，在至少一个实施例中，第一部分可以配置成执行顶点着色和拓扑生成，第二部分可以配置成执行镶嵌和几何着色，并且第三部分可以配置成执行像素着色或其他屏幕空间操作，以生成用于显示的渲染图像。在至少一个实施例中，可以将由集群2414A-2414N中的一个或更多个产生的中间数据存储在缓冲区中，以允许在集群2414A-2414N之间传输中间数据以进行进一步处理。

在至少一个实施例中，处理阵列2412可以经由调度器2410接收要执行的处理任务，该调度器2410从前端2408接收定义处理任务的命令。在至少一个实施例中，处理任务可以包括要被处理的数据的索引，例如可以包括表面(补丁)数据、原始数据、顶点数据和/或像素数据，以及状态参数和定义如何处理数据的命令(例如，要执行什么程序)。在至少一个实施例中，调度器2410可以配置成获取与任务相对应的索引，或者可以从前端2408接收索引。在至少一个实施例中，前端2408可以配置成确保在启动由传入命令缓冲区(例如，批缓冲区(batch-buffer)、推送缓冲区等)指定的工作负载之前，处理阵列2412配置成有效状态。

在至少一个实施例中，并行处理单元2402的一个或更多个实例中的每一个可以与并行处理器存储器2422耦合。在至少一个实施例中，可以经由存储器交叉开关2416访问并行处理器存储器2422，所述存储器交叉开关2416可以接收来自处理阵列2412以及I/O单元2404的存储器请求。在至少一个实施例中，存储器交叉开关2416可以经由存储器接口2418访问并行处理器存储器2422。在至少一个实施例中，存储器接口2418可以包括多个分区单元(例如，分区单元2420A、分区单元2420B到分区单元2420N)，其可各自耦合至并行处理器存储器2422的一部分(例如，存储器单元)。在至少一个实施例中，多个分区单元2420A-2420N为配置为等于存储器单元的数量，使得第一分区单元2420A具有对应的第一存储器单元2424A，第二分区单元2420B具有对应的存储器单元2424B，第N分区单元2420N具有对应的第N存储器单元2424N。在至少一个实施例中，分区单元2420A-2420N的数量可以不等于存储器设备的数量。

在至少一个实施例中，存储器单元2424A-2424N可以包括各种类型的存储器设备，包括动态随机存取存储器(DRAM)或图形随机存取存储器，例如同步图形随机存取存储器(SGRAM)，包括图形双倍数据速率(GDDR)存储器。在至少一个实施例中，存储器单元2424A-2424N还可包括3D堆叠存储器，包括但不限于高带宽存储器(HBM)。在至少一个实施例中，可以跨存储器单元2424A-2424N来存储诸如帧缓冲区或纹理映射的渲染目标，从而允许分区单元2420A-2420N并行地写入每个渲染目标的部分，以有效地使用并行处理器存储器2422的可用带宽。在至少一个实施例中，可以排除并行处理器存储器2422的本地实例，以有利于利用系统存储器与本地高速缓存存储器结合的统一存储器设计。

在至少一个实施例中，处理阵列2412的集群2414A-2414N中的任何一个都可以处理将被写入并行处理器存储器2422内的任何存储器单元2424A-2424N中的数据。在至少一个实施例中，存储器交叉开关2416可以配置为将每个集群2414A-2414N的输出传输到任何分区单元2420A-2420N或另一个集群2414A-2414N，集群2414A-2414N可以对输出执行其他处理操作。在至少一个实施例中，每个集群2414A-2414N可以通过存储器交叉开关2416与存储器接口2418通信，以从各种外部存储设备读取或写入各种外部存储设备。在至少一个实施例中，存储器交叉开关2416具有到存储器接口2418的连接以与I/O单元2404通信，以及到并行处理器存储器2422的本地实例的连接，从而使不同处理集群2414A-2414N内的处理单元与系统存储器或不是并行处理单元2402本地的其他存储器进行通信。在至少一个实施例中，存储器交叉开关2416可以使用虚拟通道来分离集群2414A-2414N和分区单元2420A-2420N之间的业务流。

在至少一个实施例中，可以在单个插入卡上提供并行处理单元2402的多个实例，或者可以将多个插入卡互连。在至少一个实施例中，并行处理单元2402的不同实例可以配置成相互操作，即使不同实例具有不同数量的处理核心，不同数量的本地并行处理器存储器和/或其他配置差异。例如，在至少一个实施例中，并行处理单元2402的一些实例可以包括相对于其他实例而言更高精度的浮点单元。在至少一个实施例中，结合并行处理单元2402或并行处理器2400的一个或更多个实例的系统可以以各种配置和形式因素来实现，包括但不限于台式机、膝上型计算机或手持式个人计算机、服务器、工作站、游戏机和/或嵌入式系统。

图24B示出了根据至少一个实施例的处理集群2494。在至少一个实施例中，处理集群2494被包括在并行处理单元内。在至少一个实施例中，处理集群2494是图24A的处理集群2414A-2414N之一的实例。在至少一个实施例中，处理集群2494可以配置成并行执行许多线程，其中术语“线程”是指在特定的一组输入数据上执行的特定程序的实例。在至少一个实施例中，单指令多数据(SIMD)指令发布技术用于支持大量线程的并行执行而无需提供多个独立的指令单元。在至少一个实施例中，使用单指令多线程(SIMT)技术来支持并行执行大量一般同步的线程，这使用了公共指令单元，该公共指令单元配置成向每个处理集群2494内的一组处理引擎发出指令。

在至少一个实施例中，可以通过将处理任务分配给SIMT并行处理器的管线管理器2432来控制处理集群2494的操作。在至少一个实施例中，管线管理器2432从图24A的调度器2410接收指令，通过图形多处理器2434和/或纹理单元2436管理这些指令的执行。在至少一个实施例中，图形多处理器2434是SIMT并行处理器的示例性实例。然而，在至少一个实施例中，处理集群2494内可以包括不同架构的各种类型的SIMT并行处理器。在至少一个实施例中，在处理集群2494内可以包括图形多处理器2434的一个或更多个实例。在至少一个实施例中，图形多处理器2434可以处理数据，并且数据交叉开关2440可以用于将处理后的数据分发到多个可能的目的(包括其他着色器单元)地之一。在至少一个实施例中，管线管理器2432可以通过指定要经由数据交叉开关2440分配的处理后的数据的目的地来促进处理后的数据的分配。

在至少一个实施例中，处理集群2494内的每个图形多处理器2434可以包括相同的一组功能执行逻辑(例如，算术逻辑单元、加载存储单元(LSU)等)。在至少一个实施例中，可以以管线方式配置功能执行逻辑，其中可以在先前的指令完成之前发出新的指令。在至少一个实施例中，功能执行逻辑支持多种运算，包括整数和浮点算术、比较操作、布尔运算、移位和各种代数函数的计算。在至少一个实施例中，可以利用相同的功能单元硬件来执行不同的操作，并且可以存在功能单元的任何组合。

在至少一个实施例中，传送到处理集群2494的指令构成线程。在至少一个实施例中，跨一组并行处理引擎执行的一组线程是线程组。在至少一个实施例中，线程组在不同的输入数据上执行程序。在至少一个实施例中，线程组内的每个线程可被分配给图形多处理器2434内的不同处理引擎。在至少一个实施例中，线程组可包括比图形多处理器2434内的多个处理引擎更少的线程。在至少一个实施例中，当线程组包括的线程数少于处理引擎的数量时，一个或更多个处理引擎在正在处理该线程组的循环期间可能是空闲的。在至少一个实施例中，线程组还可以包括比图形多处理器2434内的多个处理引擎更多的线程。在至少一个实施例中，当线程组包括比图形多处理器2434内的处理引擎的数量更多的线程时，可以在连续的时钟周期内执行处理。在至少一个实施例中，可以在图形多处理器2434上同时执行多个线程组。

在至少一个实施例中，图形多处理器2434包括内部高速缓存存储器，以执行加载和存储操作。在至少一个实施例中，图形多处理器2434可以放弃内部高速缓存并使用处理集群2494内的高速缓存存储器(例如，L1高速缓存2448)。在至少一个实施例中，每个图形多处理器2434还可以访问分区单元(例如，图24A的分区单元2420A-2420N)内的L2高速缓存，这些分区单元在所有处理集群2494之间共享并且可以用于在线程之间传输数据。在至少一个实施例中，图形多处理器2434还可以访问片外全局存储器，其可以包括本地并行处理器存储器和/或系统存储器中的一个或更多个。在至少一个实施例中，并行处理单元2402外部的任何存储器都可以用作全局存储器。在至少一个实施例中，处理集群2494包括图形多处理器2434的多个实例，它们可以共享可以存储在L1高速缓存2448中的公共指令和数据。

在至少一个实施例中，每个处理集群2494可以包括配置成将虚拟地址映射为物理地址的MMU 2445。在至少一个实施例中，MMU 2445的一个或更多个实例可以驻留在图24A的存储器接口2418内。在至少一个实施例中，MMU 2445包括一组页表条目(PTE)，其用于将虚拟地址映射到图块(谈论有关图块的更多信息)的物理地址以及可选地映射到高速缓存行索引。在至少一个实施例中，MMU 2445可以包括地址转换后备缓冲区(TLB)或可以驻留在图形多处理器2434或L1高速缓存2448或处理集群2494内的高速缓存。在至少一个实施例中，处理物理地址以分配表面数据访问局部性，以便在分区单元之间进行有效的请求交织。在至少一个实施例中，高速缓存行索引可以用于确定对高速缓存线的请求是命中还是未命中。

在至少一个实施例中，可以配置处理集群2494，使得每个图形多处理器2434耦合到纹理单元2436，以执行纹理映射操作，例如，可以涉及确定纹理样本位置、读取纹理数据以及过滤纹理数据。在至少一个实施例中，根据需要从内部纹理L1高速缓存(未示出)或从图形多处理器2434内的L1高速缓存中读取纹理数据，并从L2高速缓存、本地并行处理器存储器或系统存储器中获取纹理数据。在至少一个实施例中，每个图形多处理器2434将处理后的任务输出到数据交叉开关2440，以将处理后的任务提供给另一处理集群2494以进行进一步处理或将处理后的任务存储在L2高速缓存、本地并行处理器存储器、或经由存储器交叉开关2416的系统存储器中。在至少一个实施例中，光栅前操作单元(preROP)2442配置成从图形多处理器2434接收数据，将数据引导至ROP单元，该ROP单元可以与本文所述的分区单元(例如，图24A的分区单元2420A-2420N)一起定位。在至少一个实施例中，PreROP 2442单元可以执行用于颜色混合的优化、组织像素颜色数据以及执行地址转换。

图24C示出了根据至少一个实施例的图形多处理器2496。在至少一个实施例中，图形多处理器2496是图24B的图形多处理器2434。在至少一个实施例中，图形多处理器2496与处理集群2494的管线管理器2432耦合。在至少一个实施例中，图形多处理器2496具有执行管线，该执行管线包括但不限于指令高速缓存2452、指令单元2454、地址映射单元2456、寄存器文件2458、一个或更多个GPGPU核心2462和一个或更多个LSU 2466。GPGPU核心2462和LSU 2466与高速缓存存储器2472和共享存储器2470通过存储器和高速缓存互连2468耦合。

在至少一个实施例中，指令高速缓存2452从管线管理器2432接收要执行的指令流。在至少一个实施例中，将指令高速缓存在指令高速缓存2452中并将其分派以供指令单元2454执行。在一个实施例中，指令单元2454可以分派指令作为线程组(例如，线程束)，将线程组的每个线程分配给GPGPU核心2462内的不同执行单元。在至少一个实施例中，指令可以通过在统一地址空间内指定地址来访问任何本地、共享或全局地址空间。在至少一个实施例中，地址映射单元2456可以用于将统一地址空间中的地址转换成可以由LSU 2466访问的不同的存储器地址。

在至少一个实施例中，寄存器文件2458为图形多处理器2496的功能单元提供了一组寄存器。在至少一个实施例中，寄存器文件2458为连接到图形多处理器2496的功能单元(例如，GPGPU核心2462、LSU 2466)的数据路径的操作数提供了临时存储。在至少一个实施例中，在每个功能单元之间划分寄存器文件2458，使得为每个功能单元分配寄存器文件2458的专用部分。在至少一个实施例中，寄存器文件2458在图形多处理器2496正在执行的不同线程组之间划分。

在至少一个实施例中，GPGPU核心2462可以各自包括用于执行图多处理器2496的指令的FPU和/或ALU。GPGPU核心2462在架构上可以相似或架构可能有所不同。在至少一个实施例中，GPGPU核心2462的第一部分包括单精度FPU和整数ALU，而GPGPU核心的第二部分包括双精度FPU。在至少一个实施例中，FPU可以实现用于浮点算法的IEEE 754-2008标准或启用可变精度浮点算法。在至少一个实施例中，图形多处理器2496可以另外包括一个或更多个固定功能或特殊功能单元，以执行特定功能，诸如复制矩形或像素混合操作。在至少一个实施例中，GPGPU核心2462中的一个或更多个也可以包括固定或特殊功能逻辑。

在至少一个实施例中，GPGPU核心2462包括能够对多组数据执行单个指令的SIMD逻辑。在至少一个实施例中，GPGPU核心2462可以物理地执行SIMD4、SIMD8和SIMD9指令，并且在逻辑上执行SIMD1、SIMD2和SIMD32指令。在至少一个实施例中，用于GPGPU核心2462的SIMD指令可以在编译时由着色器编译器生成，或者在执行针对单程序多数据(SPMD)或SIMT架构编写和编译的程序时自动生成。在至少一个实施例中，可以通过单个SIMD指令来执行为SIMT执行模型配置的程序的多个线程。例如，在至少一个实施例中，可以通过单个SIMD8逻辑单元并行执行执行相同或相似操作的八个SIMT线程。

在至少一个实施例中，存储器和高速缓存互连2468是将图形多处理器2496的每个功能单元连接到寄存器文件2458和共享存储器2470的互连网络。在至少一个实施例中，存储器和高速缓存互连2468是交叉开关互连，其允许LSU 2466在共享存储器2470和寄存器文件2458之间实现加载和存储操作。在至少一个实施例中，寄存器文件2458可以以与GPGPU核心2462相同的频率操作，从而在GPGPU核心2462和寄存器文件2458之间进行数据传输的延迟非常低。在至少一个实施例中，共享存储器2470可以用于启用在图形多处理器2496内的功能单元上执行的线程之间的通信。在至少一个实施例中，高速缓存存储器2472可以用作例如数据高速缓存，以高速缓存在功能单元和纹理单元2436之间通信的纹理数据。在至少一个实施例中，共享存储器2470也可以用作程序管理的高速缓存。在至少一个实施例中，除了存储在高速缓存存储器2472中的自动高速缓存的数据之外，在GPGPU核心2462上执行的线程还可以以编程方式将数据存储在共享存储器中。

在至少一个实施例中，如本文所述的并行处理器或GPGPU通信地耦合到主机/处理器核心，以加速图形操作、机器学习操作、图案分析操作以及各种通用GPU(GPGPU)功能。在至少一个实施例中，GPU可以通过总线或其他互连(例如，诸如PCIe或NVLink的高速互连)通信地耦合到主机处理器/核心。在至少一个实施例中，GPU可以与核心集成在相同的封装或芯片上，并通过内部处理器总线/互连(即，封装或芯片的内部)通信地耦合到核心。在至少一个实施例中，不管GPU连接的方式如何，处理器核心可以以WD包含的命令/指令序列的形式向GPU分配工作。在至少一个实施例中，GPU然后使用专用电路/逻辑来有效地处理这些命令/指令。

图25示出了根据至少一个实施例的图形处理器2500。在至少一个实施例中，图形处理器2500包括环形互连2502、管线前端2504、媒体引擎2537和图形核心2580A-2580N。在至少一个实施例中，环形互连2502将图形处理器2500耦合到其他处理单元，包括其他图形处理器或一个或更多个通用处理器核心。在至少一个实施例中，图形处理器2500是集成在多核心处理系统内的许多处理器之一。

在至少一个实施例中，图形处理器2500经由环形互连2502接收多批命令。在至少一个实施例中，输入命令由管线前端2504中的命令流转化器2503解释。在至少一个实施例中，图形处理器2500包括可缩放执行逻辑，以经由图形核心2580A-2580N执行3D几何处理和媒体处理。在至少一个实施例中，对于3D几何处理命令，命令流转化器2503将命令提供给几何管线2536。在至少一个实施例中，对于至少一些媒体处理命令，命令流转化器2503将命令提供给视频前端2534，其与媒体引擎2537耦合。在至少一个实施例中，媒体引擎2537包括用于视频和图像后处理的视频质量引擎(VQE)2530，以及用于提供硬件加速媒体数据编码和解码的多格式编码/解码(MFX)2533引擎。在至少一个实施例中，几何管线2536和媒体引擎2537各自生成用于由至少一个图形核心2580A提供的线程执行资源的执行线程。

在至少一个实施例中，图形处理器2500包括以模块化图形核心2580A-2580N(有时称为核心切片)为特征的可缩放线程执行资源，每个模块核心具有多个子核心2550A-2550N、2560A-2560N(有时称为核心子切片)。在至少一个实施例中，图形处理器2500可以具有任意数量的图形核心2580A至2580N。在至少一个实施例中，图形处理器2500包括具有至少第一子核心2550A和第二子核心2560A的图形核心2580A。在至少一个实施例中，图形处理器2500是具有单个子核心(例如2550A)的低功率处理器。在至少一个实施例中，图形处理器2500包括多个图形核心2580A-2580N，每个图形核心包括一组第一子核心2550A-2550N和一组第二子核心2560A-2560N。在至少一个实施例中，第一子核心2550A-2550N中的每个子核心至少包括第一组执行单元(EU)2552A-2552N和媒体/纹理采样器2554A-2554N。在至少一个实施例中，第二子核心2560A-2560N中的每个子核心至少包括第二组执行单元2562A-2562N和采样器2564A-2564N。在至少一个实施例中，每个子核心2550A-2550N、2560A-2560N共享一组共享资源2570A-2570N。在至少一个实施例中，共享资源2570包括共享高速缓冲存储器和像素操作逻辑。

图26示出了根据至少一个实施例的用于处理器2600。在至少一个实施例中，处理器2600可以包括但不限于执行指令的逻辑电路。在至少一个实施例中，处理器2600可以执行指令，包括x86指令、ARM指令、用于ASIC的专用指令等。在至少一个实施例中，处理器2610可以包括用于存储封装数据的寄存器，例如作为加利福尼亚州圣克拉拉市英特尔公司采用MMX技术启用的微处理器中的64位宽MMXTM寄存器。在至少一个实施例中，整数和浮点数形式可用的MMX寄存器可以与封装的数据元素一起运行，所述封装的数据元素伴随SIMD和流式SIMD扩展(“SSE”)指令。在至少一个实施例中，与SSE2、SSE3、SSE4、AVX或更高版本(一般称为“SSEx”)技术有关的128位宽XMM寄存器可以保存此类封装数据操作数。在至少一个实施例中，处理器2610可以执行指令以加速CUAD程序。

在至少一个实施例中，处理器2600包括有序前端(“前端”)2601，以提取要执行的指令并准备稍后在处理器管线中使用的指令。在至少一个实施例中，前端2601可以包括几个单元。在至少一个实施例中，指令预取器2626从存储器中获取指令并将指令提供给指令解码器2628，指令解码器2628又对指令进行解码或解释。例如，在至少一个实施例中，指令解码器2628将接收到的指令解码用于执行的所谓的“微指令”或“微操作”(也称为“微操作”或“微指令”)的一个或更多个操作。在至少一个实施例中，指令解码器2628将指令解析为操作码以及相应的数据和控制字段，其可以由微架构用来使用以执行操作。在至少一个实施例中，跟踪高速缓存2630可以将解码的微指令组装成微指令队列2634中的程序排序的序列或追踪以供执行。在至少一个实施例中，当追踪高速缓存2630遇到复杂指令时，微码ROM2632提供完成操作所需的微指令。

在至少一个实施例中，可以将一些指令转换成单个微操作，而另一些指令则需要几个微操作来完成全部操作。在至少一个实施例中，如果需要多于四个的微指令来完成一条指令，则指令解码器2628可以访问微码ROM 2632以执行指令。在至少一个实施例中，可以将指令解码为少量的微指令以在指令解码器2628处进行处理。在至少一个实施例中，如果需要多个微指令完成操作，则可以将指令存储在微码ROM 2632中。在至少一个实施例中，追踪高速缓存器2630参考入口点可编程逻辑阵列(“PLA”)以确定正确的微指令指针，用于根据至少一个实施例从微码ROM 2632读取微码序列以完成一个或更多个指令。在至少一个实施例中，在微码ROM 2632完成对指令的微操作排序之后，机器的前端2601可以恢复从追踪高速缓存2630获取微操作。

在至少一个实施例中，乱序执行引擎(“乱序引擎”)2603可以准备用于执行的指令。在至少一个实施例中，乱序执行逻辑具有多个缓冲区，以使指令流平滑并重新排序，以在指令沿管线下降并被调度执行时优化性能。乱序执行引擎2603包括但不限于分配器/寄存器重命名器2640、存储器微指令队列2642、整数/浮点微指令队列2644、存储器调度器2646、快速调度器2602、慢速/通用浮点调度器(“慢速/通用FP调度器”)2604和简单浮点调度器(“简单FP调度器”)2606。在至少一个实施例中，快速调度器2602、慢速/通用浮点调度器2604和简单浮点调度器2606也统称为“微指令调度器2602、2604、2606”。分配器/寄存器重命名器2640分配每个微指令按顺序执行所需要的机器缓冲区和资源。在至少一个实施例中，分配器/寄存器重命名器2640将逻辑寄存器重命名为寄存器文件中的条目。在至少一个实施例中，分配器/寄存器重命名器2640还为两个微指令队列之一中的每个微指令分配条目，存储器微指令队列2642用于存储器操作和整数/浮点微指令队列2644用于非存储器操作，在存储器调度器2646和微指令调度器2602、2604、2606的前面。在至少一个实施例中，微指令调度器2602、2604、2606基于它们的从属输入寄存器操作数源的就绪性和需要完成的执行资源微指令的可用性来确定何时准备好执行微指令。在至少一个实施例中，至少一个实施例的快速调度器2602可以在主时钟周期的每个一半上调度，而慢速/通用浮点调度器2604和简单浮点调度器2606可以在每个主处理器时钟周期调度一次。在至少一个实施例中，微指令调度器2602、2604、2606对调度端口进行仲裁，以调度用于执行的微指令。

在至少一个实施例中，执行块2611包括但不限于整数寄存器文件/支路网络2608、浮点寄存器文件/支路网络(“FP寄存器文件/支路网络”)2610、地址生成单元(“AGU”)2612和2614、快速算术逻辑单元(“快速ALU”)2616和2618、慢速ALU 2620、浮点ALU(“FP”)2622和浮点移动单元(“FP移动”)2624。在至少一个实施例中，整数寄存器文件/支路网络2608和浮点寄存器文件/旁路网络2610在本文中也称为“寄存器文件2608、2610”。在至少一个实施例中，AGUS2612和2614、快速ALU 2616和2618、慢速ALU 2620、浮点ALU 2622和浮点移动单元2624在本文中也称为“执行单元2612、2614、2616、2618、2620、2622和2624”。在至少一个实施例中，执行框可以包括但不限于任意数量(包括零)和类型的寄存器文件、支路网络、地址生成单元和执行单元(以任何组合)。

在至少一个实施例中，寄存器文件2608、2610可以布置在微指令调度器2602、2604、2606与执行单元2612、2614、2616、2618、2620、2622和2624之间。在至少一个实施例中，整数寄存器文件/支路网络2608执行整数运算。在至少一个实施例中，浮点寄存器文件/支路网络2610执行浮点操作。在至少一个实施例中，寄存器文件2608、2610中的每一个可以包括但不限于支路网络，该支路网络可以绕过或转发尚未写入寄存器文件中的刚刚完成的结果到新的从属对象。在至少一个实施例中，寄存器文件2608、2610可以彼此通信数据。在至少一个实施例中，整数寄存器文件/支路网络2608可以包括但不限于两个单独的寄存器文件、一个寄存器文件用于低阶32位数据，第二寄存器文件用于高阶32位数据。在至少一个实施例中，浮点寄存器文件/支路网络2610可以包括但不限于128位宽的条目，因为浮点指令通常具有宽度为64至128位的操作数。

在至少一个实施例中，执行单元2612、2614、2616、2618、2620、2622、2624可以执行指令。在至少一个实施例中，寄存器文件2608、2610存储微指令需要执行的整数和浮点数据操作数值。在至少一个实施例中，处理器2600可以包括但不限于任意数量的执行单元2612、2614、2616、2618、2620、2622、2624及其组合。在至少一个实施例中，浮点ALU 2622和浮点移动单元2624，可以执行浮点、MMX、SIMD、AVX和SSE或其他操作，包括专门的机器学习指令。在至少一个实施例中，浮点ALU 2622可以包括但不限于64位乘64位浮点除法器，以执行除法、平方根和余数微操作。在至少一个实施例中，可以用浮点硬件来处理涉及浮点值的指令。在至少一个实施例中，可以将ALU操作传递给快速ALU 2616、2618。在至少一个实施例中，快速ALUS2616、2618可以以半个时钟周期的有效延迟执行快速操作。在至少一个实施例中，大多数复杂的整数运算进入慢速ALU 2620，因为慢速ALU 2620可以包括但不限于用于长延迟类型操作的整数执行硬件，例如乘法器、移位、标志逻辑和分支处理。在至少一个实施例中，存储器加载/存储操作可以由AGUS2612、2614执行。在至少一个实施例中，快速ALU 2616、快速ALU 2618和慢速ALU 2620可以对64位数据操作数执行整数运算。在至少一个实施例中，可以实现快速ALU 2616、快速ALU 2618和慢速ALU 2620以支持包括16、32、128、256等的各种数据位大小。在至少一个实施例中，浮点ALU 2622和浮点移动单元2624可以实现为支持具有各种宽度的位的一定范围的操作数。在至少一个实施例中，浮点ALU 2622和浮点移动单元2624可以结合SIMD和多媒体指令对128位宽封装数据操作数进行操作。

在至少一个实施例中，微指令调度器2602、2604、2606在父加载完成执行之前调度从属操作。在至少一个实施例中，由于可以在处理器2600中推测性地调度和执行微指令，处理器2600还可以包括用于处理存储器未命中的逻辑。在至少一个实施例中，如果数据高速缓存中的数据加载未命中，则可能存在在管线中正在运行的从属操作，其使调度器暂时没有正确的数据。在至少一个实施例中，一种重放机制追踪踪并重新执行使用不正确数据的指令。在至少一个实施例中，可能需要重放从属操作并且可以允许完成独立操作。在至少一个实施例中，处理器的至少一个实施例的调度器和重放机制也可以设计为捕获用于文本串比较操作的指令序列。

在至少一个实施例中，术语“寄存器”可以指代可以用作识别操作数的指令的一部分的机载处理器存储位置。在至少一个实施例中，寄存器可以是那些可以从处理器外部使用的寄存器(从程序员的角度来看)。在至少一个实施例中，寄存器可能不限于特定类型的电路。相反，在至少一个实施例中，寄存器可以存储数据、提供数据并执行本文描述的功能。在至少一个实施例中，本文描述的寄存器可以通过处理器内的电路使用多种不同技术来实现，例如专用物理寄存器、使用寄存器重命名动态分配的物理寄存器、专用和动态分配的物理寄存器的组合等。在至少一个实施例中，整数寄存器存储32位整数数据。至少一个实施例的寄存器文件还包含八个用于封装数据的多媒体SIMD寄存器。

图27示出了根据至少一个实施例的处理器2700。在至少一个实施例中，处理器2700包括但不限于一个或更多个处理器核心(核心)2702A-2702N、集成存储器控制器2714和集成图形处理器2708。在至少一个实施例中，处理器2700可以包括直至并包括由虚线框表示的附加处理器核心2702N的附加核心。在至少一个实施例中，每个处理器核心2702A-2702N包括一个或更多个内部高速缓存单元2704A-2704N。在至少一个实施例中，每个处理器核心还可以访问一个或更多个共享高速缓存的单元2706。

在至少一个实施例中，内部高速缓存单元2704A-2704N和共享高速缓存单元2706表示处理器2700内的高速缓存存储器层次结构。在至少一个实施例中，高速缓存存储器单元2704A-2704N可以包括每个处理器核心内的至少一级指令和数据以及共享中级缓存中的一级或更多级缓存，例如L2、L3、4级(L4)或其他级别的缓存，其中在外部存储器之前将最高级别的缓存归类为LLC。在至少一个实施例中，高速缓存一致性逻辑维持各种高速缓存单元2706和2704A-2704N之间的一致性。

在至少一个实施例中，处理器2700还可包括一组一个或更多个总线控制器单元2716和系统代理核心2710。在至少一个实施例中，一个或更多个总线控制器单元2716管理一组外围总线，例如一个或更多个PCI或PCI Express总线。在至少一个实施例中，系统代理核心2710为各种处理器组件提供管理功能。在至少一个实施例中，系统代理核心2710包括一个或更多个集成存储器控制器2714，以管理对各种外部存储器设备(未示出)的访问。

在至少一个实施例中，一个或更多个处理器核心2702A-2702N包括对多线程同时进行的支持。在至少一个实施例中，系统代理核心2710包括用于在多线程处理期间协调和操作处理器核心2702A-2702N的组件。在至少一个实施例中，系统代理核心2710可以另外包括电源控制单元(PCU)，该电源控制单元包括逻辑和组件以调节处理器核心2702A-2702N和图形处理器2708的一个或更多个电源状态。

在至少一个实施例中，处理器2700另外包括图形处理器2708以执行图处理操作。在至少一个实施例中，图形处理器2708与共享高速缓存单元2706和包括一个或更多个集成存储器控制器2714的系统代理核心2710耦合。在至少一个实施例中，系统代理核心2710还包括用于驱动图形处理器输出到一个或更多个耦合的显示器的显示器控制器2711。在至少一个实施例中，显示器控制器2711也可以是经由至少一个互连与图形处理器2708耦合的独立模块，或者可以集成在图形处理器2708内。

在至少一个实施例中，基于环的互连单元2712用于耦合处理器2700的内部组件。在至少一个实施例中，可以使用替代性互连单元，例如点对点互连、交换互连或其他技术。在至少一个实施例中，图形处理器2708经由I/O链路2713与环形互连2712耦合。

在至少一个实施例中，I/O链路2713代表多种I/O互连中的至少一种，包括促进各种处理器组件与高性能嵌入式存储器模块2718(例如eDRAM模块)之间的通信的封装I/O互连。在至少一个实施例中，处理器核心2702A-2702N和图形处理器2708中的每一个使用嵌入式存储器模块2718作为共享的LLC。

在至少一个实施例中，处理器核心2702A-2702N是执行公共指令集架构的同质核心。在至少一个实施例中，处理器核心2702A-2702N在ISA方面是异构的，其中一个或更多个处理器核心2702A-2702N执行公共指令集，而一个或更多个其他处理器核心2702A-2702N执行公共指令集或不同指令集的子集。在至少一个实施例中，就微架构而言，处理器核心2702A-2702N是异构的，其中具有相对较高功耗的一个或更多个核心与具有较低功耗的一个或更多个功率核心耦合。在至少一个实施例中，处理器2700可以实现在一个或更多个芯片上或被实现为SoC集成电路。

图28示出了根据所描述的至少一个实施例的图形处理器核心2800。在至少一个实施例中，图形处理器核心2800被包括在图形核心阵列内。在至少一个实施例中，图形处理器核心2800(有时称为核心切片)可以是模块化图形处理器内的一个或更多个图形核心。在至少一个实施例中，图形处理器核心2800是一个图形核心切片的示例，并且本文所述的图形处理器可以基于目标功率和性能包络线包括多个图形核心切片。在至少一个实施例中，每个图形核心2800可以包括与多个子核心2801A-2801F耦合的固定功能块2830，也称为子切片，其包括通用和固定功能逻辑的模块。

在至少一个实施例中，固定功能块2830包括几何/固定功能管线2836，例如，在较低性能和/或较低功率的图形处理器实施方式中，该几何/固定功能管线2836可以由图形处理器2800中的所有子核心共享。在至少一个实施例中，几何/固定功能管线2836包括3D固定功能管线、视频前端单元，线程产生器和线程分派器以及管理统一返回缓冲区的统一返回缓冲区管理器。

在至少一个实施例中，固定功能块2830还包括图形SoC接口2837、图形微控制器2838和媒体管线2839。图形SoC接口2837提供了图形核心2800以及SoC集成电路系统中的其他处理器核心之间的接口。在至少一个实施例中，图形微控制器2838是可编程子处理器，其可配置为管理图形处理器2800的各种功能，包括线程分派、调度和抢占。在至少一个实施例中，媒体管线2839包括有助于对包括图像和视频数据的多媒体数据进行解码、编码、预处理和/或后处理的逻辑。在至少一个实施例中，媒体管线2839经由对子核心2801-2801F内的计算或采样逻辑的请求来实现媒体操作。

在至少一个实施例中，SoC接口2837使图形核心2800能够与通用应用处理器核心(例如，CPU)和/或SoC内的其他组件通信，包括存储器层次结构元素，诸如共享的LLC存储器、系统RAM和/或嵌入式片上或封装DRAM。在至少一个实施例中，SoC接口2837还可以使得能够与SoC内的固定功能设备(例如，相机成像管线)进行通信，并且使得能够使用和/或实现可以在图形核心2800和SoC内部的CPU之间共享的全局存储器原子。在至少一个实施例中，SoC接口2837还可以实现用于图形核心2800的电源管理控制，并且启用图形核心2800的时钟域与SoC内的其他时钟域之间的接口。在至少一个实施例中，SoC接口2837使得能够从命令流转化器和全局线程分派器接收命令缓冲区，其配置为向图形处理器内的一个或更多个图形核心中的每一个提供命令和指令。在至少一个实施例中，当要执行媒体操作时，可以将命令和指令分派给媒体管线2839，或者当要执行图处理操作时，可以将其分配给几何形状和固定功能管线(例如，几何形状和固定功能管线2836、几何形状和固定功能管线2814)。

在至少一个实施例中，图形微控制器2838可以配置为对图形核心2800执行各种调度和管理任务。在至少一个实施例中，图形微控制器2838可以在子核心2801A-2801F中的执行单元(EU)阵列2802A-2802F、2804A-2804F内的各种图形并行引擎上执行图形和/或计算工作负载调度。在至少一个实施例中，在包括图形核心2800的SoC的CPU核心上执行的主机软件可以提交多个图形处理器门铃之一的工作负载，其调用适当的图形引擎上的调度操作。在至少一个实施例中，调度操作包括确定接下来要运行哪个工作负载、将工作负载提交给命令流转化器、抢先在引擎上运行的现有工作负载、监控工作负载的进度以及在工作负载完成时通知主机软件。在至少一个实施例中，图形微控制器2838还可以促进图形核心2800的低功率或空闲状态，从而为图形核心2800提供在图形核心2800内独立于操作系统和/或系统上的图形驱动器软件的跨低功率状态转换的保存和恢复寄存器的能力。

在至少一个实施例中，图形核心2800可以具有比所示的子核心2801A-2801F更多或更少的子核心，达N个模块化子核心。对于每组N个子核心，在至少一个实施例中，图形核心2800还可以包括共享功能逻辑2810、共享和/或高速缓存存储器2812、几何/固定功能管线2814以及附加的固定功能逻辑2816以加速各种图形和计算处理操作。在至少一个实施例中，共享功能逻辑2810可以包括可由图形核心2800内的每个N个子核心共享的逻辑单元(例如，采样器、数学和/或线程间通信逻辑)。共享和/或高速缓存存储器2812可以是图形核心2800内的N个子核心2801A-2801F的LLC，并且还可以用作可由多个子核心访问的共享存储器。在至少一个实施例中，可以包括几何/固定功能管线2814来代替固定功能块2830内的几何/固定功能管线2836，并且可以包括相同或相似的逻辑单元。

在至少一个实施例中，图形核心2800包括附加的固定功能逻辑2816，其可以包括供图形核心2800使用的各种固定功能加速逻辑。在至少一个实施例中，附加的固定功能逻辑2816包括用于仅位置着色中使用的附加的几何管线。在仅位置着色中，存在至少两个几何管线，而在几何/固定功能管线2816、2836内的完整几何管线和剔除管线中，其是可以包括在附加的固定功能逻辑2816中的附加几何管线。在至少一个实施例中，剔除管线是完整几何管线的修整版。在至少一个实施例中，完整管线和剔除管线可以执行应用程序的不同实例，每个实例具有单独的环境。在至少一个实施例中，仅位置着色可以隐藏被丢弃的三角形的长剔除运行，从而在某些情况下可以更早地完成着色。例如，在至少一个实施例中，附加固定功能逻辑2816中的剔除管线逻辑可以与主应用程序并行执行位置着色器，并且通常比完整管线更快地生成关键结果，因为剔除管线获取并遮蔽顶点的位置属性，无需执行光栅化和将像素渲染到帧缓冲区。在至少一个实施例中，剔除管线可以使用生成的临界结果来计算所有三角形的可见性信息，而与这些三角形是否被剔除无关。在至少一个实施例中，完整管线(在这种情况下可以称为重播管线)可以消耗可见性信息来跳过剔除的三角形以仅遮盖最终传递到光栅化阶段的可见三角形。

在至少一个实施例中，附加的固定功能逻辑2816还可包括通用目标处理加速逻辑，例如固定功能矩阵乘法逻辑，用于实现减速CUAD程序。

在至少一个实施例中，在每个图形子核心2801A-2801F内包括一组执行资源，其可用于响应于图形管线、媒体管线或着色器程序的请求来执行图、媒体和计算操作。在至少一个实施例中，图形子核心2801A-2801F包括多个EU阵列2802A-2802F、2804A-2804F，线程分派和线程间通信(TD/IC)逻辑2803A-2803F，3D(例如，纹理)采样器2805A-2805F，媒体采样器2806A-2806F，着色器处理器2807A-2807F和共享本地存储器(SLM)2808A-2808F。EU阵列2802A-2802F、2804A-2804F每个都包含多个执行单元，这些执行单元是GUGPU，能够为图形、媒体或计算操作提供服务，执行浮点和整数/定点逻辑运算，包括图形、媒体或计算着色器程序。在至少一个实施例中，TD/IC逻辑2803A-2803F为子核心内的执行单元执行本地线程分派和线程控制操作，并促进在子核心的执行单元上执行的线程之间的通信。在至少一个实施例中，3D采样器2805A-2805F可以将与纹理或其他3D图形相关的数据读取到存储器中。在至少一个实施例中，3D采样器可以基于与给定纹理相关联的配置的采样状态和纹理格式来不同地读取纹理数据。在至少一个实施例中，媒体采样器2806A-2806F可以基于与媒体数据相关联的类型和格式来执行类似的读取操作。在至少一个实施例中，每个图形子核心2801A-2801F可以可替代地包括统一的3D和媒体采样器。在至少一个实施例中，在每个子核心2801A-2801F内的执行单元上执行的线程可以利用每个子核心内的共享本地存储器2808A-2808F，以使在线程组内执行的线程能够使用片上存储器的公共池来执行。

图29示出了根据至少一个实施例的并行处理单元(“PPU”)2900。在至少一个实施例中，PPU 2900配置有机器可读代码，该机器可读代码如果由PPU 2900执行，则使得PPU2900执行贯穿本文描述的一些或全部过程和技术。在至少一个实施例中，PPU 2900是在一个或更多个集成电路设备上实现的多线程处理器，并且利用多线程作为被设计为处理在多个线程上并行执行的计算机可读指令(也称为机器可读指令或简单的指令)的延迟隐藏技术。在至少一个实施例中，线程是指执行线程，并且是被配置为由PPU 2900执行的一组指令的实例。在至少一个实施例中，PPU 2900是图形处理单元(“GPU”)，图形处理单元配置为实现用于处理三维(“3D”)图形数据的图形渲染管线，以便生成用于在显示设备(诸如LCD设备)上显示的二维(“2D”)图像数据。在至少一个实施例中，PPU 2900用于执行计算，诸如线性代数运算和机器学习运算。图29仅出于说明性目的示出了示例并行处理器，并且应被解释为在至少一个实施例中实现的处理器架构的非限制性示例。

在至少一个实施例中，一个或更多个PPU 2900配置成加速高性能计算(“HPC”)、数据中心和机器学习应用程序。在至少一个实施例中，一个或更多个PPU 2900配置成加速CUDA程序。在至少一个实施例中，PPU 2900包括但不限于I/O单元2906、前端单元2910、调度器单元2912、工作分配单元2914、集线器2916、交叉开关(“Xbar”)2920、一个或更多个通用处理集群(“GPC”)2918和一个或更多个分区单元(“存储器分区单元”)2922。在至少一个实施例中，PPU 2900通过一个或更多个高速GPU互连(“GPU互连”)2908连接到主机处理器或其他PPU 2900。在至少一个实施例中，PPU 2900通过互连2902连接到主机处理器或其他外围设备。在一实施例中，PPU 2900连接到包括一个或更多个存储器设备(“存储器”)2904的本地存储器。在至少一个实施例中，存储器设备2904包括但不限于一个或更多个动态随机存取存储器(“DRAM”)设备。在至少一个实施例中，一个或更多个DRAM设备配置和/或可配置为高带宽存储器(“HBM”)子系统，并且在每个设备内堆叠有多个DRAM管芯。

在至少一个实施例中，高速GPU互连2908可以指代系统使用其来进行缩放的基于线的多通道通信链路，并包括与一个或更多个CPU结合的一个或更多个PPU 2900(“CPU”)，支持PPU 2900和CPU之间的高速缓存一致性以及CPU主控。在至少一个实施例中，高速GPU互连2908通过集线器2916将数据和/或命令传输到PPU 2900的其他单元，例如一个或更多个复制引擎、视频编码器、视频解码器、电源管理单元和/或在图29中可能未明确示出的其他组件。

在至少一个实施例中，I/O单元2906配置为通过系统总线2902从主机处理器(图29中未示出)发送和接收通信(例如，命令、数据)。在至少一个实施例中，I/O单元2906直接通过系统总线2902或通过一个或更多个中间设备(例如内存桥)与主机处理器通信。在至少一个实施例中，I/O单元2906可以经由系统总线2902与一个或更多个其他处理器(例如一个或更多个PPU 2900)通信。在至少一个实施例中，I/O单元2906实现PCIe接口，用于通过PCIe总线进行通信。在至少一个实施例中，I/O单元2906实现用于与外部设备通信的接口。

在至少一个实施例中，I/O单元2906对经由系统总线2902接收的分组进行解码。在至少一个实施例中，至少一些分组表示被配置为使PPU 2900执行各种操作的命令。在至少一个实施例中，I/O单元2906如命令所指定的那样将解码的命令发送到PPU 2900的各种其他单元。在至少一个实施例中，命令被发送到前端单元2910和/或被发送到集线器2916或PPU2900的其他单元，例如一个或更多个复制引擎、视频编码器、视频解码器、电源管理单元等(图29中未明确示出)。在至少一个实施例中，I/O单元2906配置为在PPU 2900的各种逻辑单元之间路由通信。

在至少一个实施例中，由主机处理器执行的程序在缓冲区中对命令流进行编码，该缓冲区将工作负载提供给PPU 2900以进行处理。在至少一个实施例中，工作负载包括指令和要由那些指令处理的数据。在至少一个实施例中，缓冲区是可由主机处理器和PPU2900两者访问(例如，读/写)的存储器中的区域—主机接口单元可以配置为访问经由I/O单元2906通过系统总线2902传输的存储器请求连接到系统总线2902的系统存储器中的缓冲区。在至少一个实施例中，主机处理器将命令流写入缓冲区，然后将指示命令流开始的指针发送给PPU 2900，使得前端单元2910接收指向一个或更多个命令流指针并管理一个或更多个命令流，从命令流中读取命令并将命令转发到PPU 2900的各个单元。

在至少一个实施例中，前端单元2910耦合到调度器单元2912，该调度器单元2912配置各种GPC 2918以处理由一个或更多个命令流定义的任务。在至少一个实施例中，调度器单元2912配置为跟踪与调度器单元2912管理的各种任务有关的状态信息，其中状态信息可以指示任务被分配给哪个GPC 2918，任务是活跃的还是非活跃的，与任务相关联的优先级等等。在至少一个实施例中，调度器单元2912管理在一个或更多个GPC 2918上执行的多个任务。

在至少一个实施例中，调度器单元2912耦合到工作分配单元2914，该工作分配单元2914配置为分派任务以在GPC 2918上执行。在至少一个实施例中，工作分配单元2914跟踪从调度器单元2912接收到的多个调度任务并且工作分配单元2914管理每个GPC 2918的待处理任务池和活跃任务池。在至少一个实施例中，待处理任务池包括多个时隙(例如32个时隙)，这些时隙包含分配给要由特定的GPC 2918处理的任务；活跃任务池可包括用于由GPC 2918主动处理的任务的多个时隙(例如4个时隙)，以使随着GPC 2918中的一个完成任务的执行，该任务将从GPC 2918的活动任务池中逐出，并且从待处理任务池中选择其他任务之一，并安排其在GPC 2918上执行。在至少一个实施例中，如果活跃任务在GPC 2918上处于空闲状态，例如在等待数据依赖性解决时，则活跃任务从GPC 2918中驱逐并返回到待处理任务池，同时选择了待处理任务池中的另一个任务并调度在GPC 2918上执行。

在至少一个实施例中，工作分配单元2914经由XBar 2920与一个或更多个GPC2918通信。在至少一个实施例中，XBar 2920是互连网络，其将PPU 2900的许多单元耦合到PPU 2900的其他单元，并且可以配置为将工作分配单元2914耦合到特定的GPC 2918。在至少一个实施例中，一个或更多个PPU 2900的其他单元也可以通过集线器2916连接到XBar2920。

在至少一个实施例中，任务由调度器单元2912管理，并由工作分配单元2914分配给GPC 2918之一。GPC 2918配置为处理任务并产生结果。在至少一个实施例中，结果可以由GPC 2918中的其他任务消耗，通过XBar2920路由到不同的GPC 2918或存储在存储器2904中。在至少一个实施例中，结果可以通过分区单元2922写到存储器2904中，其实现了用于向存储器2904写入数据或从存储器2904读取数据的存储器接口。在至少一个实施例中，结果可以经由高速GPU互连2908传输到另一PPU 2900或CPU。在至少一个实施例中，PPU 2900包括但不限于U个分区单元2922，其等于耦合到PPU 2900的分离且不同的存储器设备2904的数量。

在至少一个实施例中，主机处理器执行驱动器核心，该驱动器核心实现应用程序编程接口(API)，该应用程序编程接口使在主机处理器上执行的一个或更多个应用程序能够调度操作以在PPU 2900上执行。在一个实施例中，多个计算应用由PPU 2900同时执行，并且PPU 2900为多个计算应用程序提供隔离、服务质量(“QoS”)和独立的地址空间。在至少一个实施例中，应用程序生成指令(例如，以API调用的形式)，该指令使驱动器核心生成一个或更多个任务以供PPU 2900执行，并且驱动器核心将任务输出至由PPU 2900处理的一个或更多个流。在至少一个实施例中，每个任务包括一个或更多个相关线程组，其可以被称为线程束(warp)。在至少一个实施例中，线程束包括可以并行执行的多个相关线程(例如32个线程)。在至少一个实施例中，协作线程可以指代多个线程，包括用于执行任务并且通过共享存储器交换数据的指令。

图30示出了根据至少一个实施例的GPC 3000。在至少一个实施例中，GPC 3000是图29的GPC 2918。在至少一个实施例中，每个GPC 3000包括但不限于用于处理任务的多个硬件单元，并且每个GPC 3000包括但不限于管线管理器3002、预光栅操作单元(“PROP”)3004、光栅引擎3008、工作分配交叉开关(“WDX”)3016、存储器管理单元(“MMU”)3018、一个或更多个数据处理集群(“DPC”)3006，以及部件的任何合适组合。

在至少一个实施例中，GPC 3000的操作由管线管理器3002控制。在至少一个实施例中，管线管理器3002管理一个或更多个DPC 3006的配置，以处理分配给GPC 3000的任务。在至少一个实施例中，管线管理器3002配置一个或更多个DPC 3006中的至少一个以实现图形渲染管线的至少一部分。在至少一个实施例中，DPC 3006配置为在可编程流式多处理器(“SM”)3014上执行顶点着色器程序。在至少一个实施例中，管线管理器3002配置为将从工作分配单元接收的数据包路由到GPC 3000内的适当逻辑单元，以及在至少一个实施例中，可以将一些数据包路由到PROP 3004和/或光栅引擎3008中的固定功能硬件单元，而可以将其他数据包路由到DPC 3006以由原始引擎3012或SM 3014进行处理。在至少一个实施例中，管线管理器3002配置DPC 3006中的至少一个以实现神经网络模型和/或计算管线。在至少一个实施例中，管线管理器3002配置DPC 3006中的至少一个以执行CUDA程序的至少一部分。

在至少一个实施例中，PROP单元3004配置为将由光栅引擎3008和DPC 3006生成的数据路由到分区单元中的光栅操作(“ROP”)单元，例如上面结合图29更详细描述的存储器分区单元2922等。在至少一个实施例中，PROP单元3004配置为执行用于颜色混合的优化、组织像素数据、执行地址转换等等。在至少一个实施例中，光栅引擎3008包括但不限于配置为执行各种光栅操作的多个固定功能硬件单元，并且在至少一个实施例中，光栅引擎3008包括但不限于设置引擎、粗光栅引擎、剔除引擎、裁剪引擎、精细光栅引擎、图块聚合引擎及其任意合适的组合。在至少一个实施例中，设置引擎接收变换后的顶点并生成与由顶点定义的几何图元相关联的平面方程；平面方程式被传送到粗光栅引擎以生成基本图元的覆盖信息(例如，图块的x、y覆盖范围掩码)；粗光栅引擎的输出将传输到剔除引擎，在剔除引擎中与z测试失败的图元相关联的片段将被剔除，并传输到剪切引擎，在剪切引擎中剪切位于视锥范围之外的片段。在至少一个实施例中，将经过裁剪和剔除的片段传递给精细光栅引擎，以基于设置引擎生成的平面方程式生成像素片段的属性。在至少一个实施例中，光栅引擎3008的输出包括将由任何适当的实体(例如，由在DPC 3006内实现的片段着色器)处理的片段。

在至少一个实施例中，包括在GPC 3000中的每个DPC 3006包括但不限于M管线控制器(“MPC”)3010；图元引擎3012；一个或更多个SM 3014；及其任何合适的组合。在至少一个实施例中，MPC 3010控制DPC 3006的操作，将从管线管理器3002接收的分组路由到DPC3006中的适当单元。在至少一个实施例中，将与顶点相关联的分组路由到图元引擎3012，图元引擎3012配置为从存储器中获取与顶点关联的顶点属性；相反，可以将与着色器程序相关联的数据包发送到SM 3014。

在至少一个实施例中，SM 3014包括但不限于可编程流式处理器，其配置为处理由多个线程表示的任务。在至少一个实施例中，SM 3014是多线程的并且配置为同时执行来自特定线程组的多个线程(例如32个线程)，并且实现单指令、多数据(“SIMD”)架构，其中将一组线程(例如，线程束)中的每个线程配置为基于相同的指令集来处理不同的数据集。在至少一个实施例中，线程组中的所有线程执行相同的指令。在至少一个实施例中，SM 3014实施单指令、多线程(“SIMT”)架构，其中一组线程中的每个线程配置为基于相同的指令集来处理不同的数据集，但是其中线程组中的各个线程允许在执行期间发散。在至少一个实施例中，为每个线程束维护程序计数器、调用栈和执行状态，从而当线程束中的线程发散时，实现线程束和线程束内的串行执行之间的并发性。在另一个实施例中，为每个单独的线程维护程序计数器、调用栈和执行状态，从而使得在线程束内和线程束之间的所有线程之间具有相等的并发性。在至少一个实施例中，为每个单独的线程维持执行状态，并且可以收敛并并行地执行执行相同指令的线程以提高效率。下面结合图31更详细地描述SM 3014的至少一个实施例。

在至少一个实施例中，MMU 3018在GPC 3000和存储器分区单元(例如，图29的分区单元2922)之间提供接口，并且MMU 3018提供虚拟地址到物理地址的转换、存储器保护以及存储器请求的仲裁。在至少一个实施例中，MMU 3018提供一个或更多个转换后备缓冲区(“TLB”)，用于执行虚拟地址到存储器中的物理地址的转换。

图31示出了根据至少一个实施例的流式多处理器(“SM”)3100。在至少一个实施例中，SM 3100是图30的SM 3014。在至少一个实施例中，SM 3100包括但不限于指令高速缓存3102；一个或更多个调度器单元3104；寄存器文件3108；一个或更多个处理核心(“核心”)3110；一个或更多个特殊功能单元(“SFU”)3112；一个或更多个加载/存储单元(“LSU”)3114；互连网络3116；共享存储器/一级(“L1”)高速缓存3118；及其任何合适的组合。在至少一个实施例中，工作分配单元调度任务以在并行处理单元(“PPU”)的通用处理集群(“GPC”)上执行，并且每个任务被分配给GPC内部的特定数据处理集群(“DPC”)，并且如果任务与着色器程序相关联，则将任务分配给SM 3100之一。在至少一个实施例中，调度器单元3104从工作分配单元接收任务并管理分配给SM 3100的一个或更多个线程块的指令调度。在至少一个实施例中，调度器单元3104调度线程块以作为并行线程的线程束来执行，其中，每个线程块被分配至少一个线程束。在至少一个实施例中，每个线程束执行线程。在至少一个实施例中，调度器单元3104管理多个不同的线程块，将线程束分配给不同的线程块，然后在每个时钟周期内将来自多个不同的协作组的指令分派给各种功能单元(例如，处理核心3110、SFU 3112和LSU 3114)。

在至少一个实施例中，“合作组”可以指用于组织通信线程组的编程模型，其允许开发人员表达线程正在通信的粒度，从而能够表达更丰富、更有效的并行分解。在至少一个实施例中，协作启动API支持线程块之间的同步以执行并行算法。在至少一个实施例中，常规编程模型的API提供了用于同步协作线程的单一、简单的构造：跨线程块的所有线程的屏障(例如，syncthreads()函数)。但是，在至少一个实施例中，程序员可以在小于线程块粒度的情形下来定义线程组，并在所定义的组内进行同步，以实现更高的性能、设计灵活性以及以集合组范围功能接口的形式实现软件重用。在至少一个实施例中，协作组使程序员能够以子块和多块粒度明确定义线程组，并执行集合操作，例如对协作组中的线程进行同步。在至少一个实施例中，子块粒度与单个线程一样小。在至少一个实施例中，编程模型支持跨软件边界的干净组合，从而库和实用程序功能可以在其本地环境中安全地同步，而不必进行关于收敛的假设。在至少一个实施例中，协作组图元使协作并行的新图案成为可能，包括但不限于生产者-消费者并行，机会主义并行以及整个线程块网格上的全局同步。

在至少一个实施例中，分派单元3106配置为将指令发送到功能单元中的一个或更多个，并且调度器单元3104包括但不限于两个分派单元3106，该两个分派单元3106使得来自相同线程束的两个不同指令能够在每个时钟周期被分派。在至少一个实施例中，每个调度器单元3104包括单个分派单元3106或附加分派单元3106。

在至少一个实施例中，每个SM 3100在至少一个实施例中包括但不限于寄存器文件3108，该寄存器文件3108为SM 3100的功能单元提供了一组寄存器。在至少一个实施例中，寄存器文件3108在每个功能单元之间划分，从而为每个功能单元分配寄存器文件3108的专用部分。在至少一个实施例中，寄存器文件3108在由SM 3100执行的不同线程束之间划分，并且寄存器文件3108为连接到功能单元的数据路径的操作数提供临时存储。在至少一个实施例中，每个SM 3100包括但不限于多个L个处理核心3110。在至少一个实施例中，SM3100包括但不限于大量(例如128个或更多)不同的处理核心3110。在至少一个实施例中，每个处理核心3110在至少一个实施例中包括但不限于全管线、单精度、双精度和/或混合精度处理单元，其包括但不限于浮点算术逻辑单元和整数算术逻辑单元。在至少一个实施例中，浮点算术逻辑单元实现用于浮点算术的IEEE 754-2008标准。在至少一个实施例中，处理核心3110包括但不限于64个单精度(32位)浮点核心、64个整数核心、32个双精度(64位)浮点核心和8个张量核心。

在至少一个实施例中，张量核心配置为执行矩阵运算。在至少一个实施例中，一个或更多个张量核心包括在处理核心3110中。在至少一个实施例中，张量核心配置为执行深度学习矩阵算术，例如用于神经网络训练和推理的卷积运算。在至少一个实施例中，每个张量核心在4×4矩阵上操作并且执行矩阵乘法和累加运算D＝A×B+C，其中A、B、C和D是4×4矩阵。

在至少一个实施例中，矩阵乘法输入A和B是16位浮点矩阵，并且累加矩阵C和D是16位浮点或32位浮点矩阵。在至少一个实施例中，张量核心对16位浮点输入数据进行32位浮点累加运算。在至少一个实施例中，16位浮点乘法使用64个运算，并得到全精度乘积，然后使用32位浮点加法与其他中间乘积累加起来，以进行4x4x4矩阵乘法。在至少一个实施例中，张量核心用于执行由这些较小的元件构成的更大的二维或更高维度的矩阵运算。在至少一个实施例中，API(诸如CUDA-C++API)公开专门的矩阵加载、矩阵乘法和累加以及矩阵存储操作，以有效地使用来自CUDA-C++程序的张量核心。在至少一个实施例中，在CUDA级别，线程束级别接口假定跨越所有32个线程束线程的16×16大小的矩阵。

在至少一个实施例中，每个SM 3100包括但不限于执行特殊功能(例如，属性评估、倒数平方根等)的M个SFU 3112。在至少一个实施例中，SFU 3112包括但不限于配置为遍历分层树数据结构的树遍历单元。在至少一个实施例中，SFU 3112包括但不限于配置为执行纹理映射过滤操作的纹理单元。在至少一个实施例中，纹理单元配置为从存储器中加载纹理映射(例如，纹理像素的2D阵列)和采样纹理映射，以产生采样的纹理值以供由SM 3100执行的着色器程序使用。在至少一个实施例中，将纹理映射存储在共享存储器/L1高速缓存3118中。在至少一个实施例中，纹理单元使用mip映射(mip-maps)(例如，细节级别不同的纹理映射)来实现纹理操作(诸如过滤操作)。在至少一个实施例中，每个SM 3100包括但不限于两个纹理单元。

在至少一个实施例中，每个SM 3100包括但不限于实现共享存储器/L1高速缓存3118与寄存器文件3108之间的加载和存储操作的N个LSU 3114。在至少一个实施例中，每个SM 3100包括但不限于互连网络3116，互连网络3116将每个功能单元连接到寄存器文件3108，并且LSU 3114连接到寄存器文件3108和共享存储器/L1高速缓存3118。在至少一个实施例中，互连网络3116是交叉开关，其可以配置为将任何功能单元连接到寄存器文件3108中的任何寄存器，并且将LSU 3114连接到寄存器文件3108和共享存储器/L1高速缓存3118中的存储器位置。

在至少一个实施例中，共享存储器/L1高速缓存3118是片上存储器的阵列，其在至少一个实施例中允许SM 3100与图元引擎之间以及SM 3100中的线程之间的数据存储和通信。在至少一个实施例中，共享存储器/L1高速缓存3118包括但不限于128KB的存储容量，并且位于从SM 3100到分区单元的路径中。在至少一个实施例中，共享存储器/L1高速缓存3118在至少一个实施例中用于高速缓存读取和写入。在至少一个实施例中，共享存储器/L1高速缓存3118、L2高速缓存和存储器中的一个或更多个是后备存储。

在至少一个实施例中，将数据高速缓存和共享存储器功能组合到单个存储器块中，为两种类型的存储器访问提供了改进的性能。在至少一个实施例中，容量由不使用共享存储器的程序使用或将其用作高速缓存，例如如果共享存储器配置为使用一半容量，则纹理和加载/存储操作可以使用剩余容量。根据至少一个实施例，在共享存储器/L1高速缓存3118内的集成使共享存储器/L1高速缓存3118能够用作用于流传输数据的高吞吐量管线，同时提供对频繁重用的数据的高带宽和低延迟访问。在至少一个实施例中，当配置用于通用并行计算时，与图形处理相比，可以使用更简单的配置。在至少一个实施例中，绕过固定功能GPU，从而创建了更加简单的编程模型。在至少一个实施例中，在通用并行计算配置中，工作分配单元直接将线程的块分配和分布给DPC。在至少一个实施例中，块中的线程执行相同的程序，在计算中使用唯一的线程ID以确保每个线程生成唯一的结果，使用SM 3100执行程序并执行计算，使用共享存储器/L1高速缓存3118在线程之间进行通信，以及使用LSU3114通过共享存储器/L1高速缓存3118和存储器分区单元来读写全局存储器。在至少一个实施例中，当被配置用于通用并行计算时，SM 3100向调度器单元3104写入可以用来在DPC上启动新工作的命令。

在至少一个实施例中，PPU被包括在台式计算机、膝上型计算机、平板电脑、服务器、超级计算机、智能电话(例如，无线、手持设备)、PDA、数码相机、车辆、头戴式显示器、手持式电子设备等中或与之耦合。在至少一个实施例中，PPU被实现在单个半导体衬底上。在至少一个实施例中，PPU与一个或更多个其他设备(例如附加的PPU、存储器、RISCCPU，MMU、数模转换器(“DAC”)等)一起被包括在片上系统(“SoC”)中。

在至少一个实施例中，PPU可以被包括在包括一个或更多个存储设备的图形卡上。图形卡可以配置为与台式计算机主板上的PCIe插槽相连接。在至少一个实施例中，PPU可以是包括在主板的芯片组中的集成GPU(“iGPU”)。

通用计算的软件构造

以下各图阐述但不限于用于实现至少一个实施例的示例性软件构造。

图32示出了根据至少一个实施例的编程平台的软件栈。在至少一个实施例中，编程平台是用于利用计算系统上的硬件来加速计算任务的平台。在至少一个实施例中，软件开发人员可以通过库、编译器指令和/或对编程语言的扩展来访问编程平台。在至少一个实施例中，编程平台可以是但不限于CUDA，Radeon开放计算平台(“ROCm”)，OpenCL(由Khronosgroup开发的OpenCL

在至少一个实施例中，编程平台的软件栈3200为应用程序3201提供执行环境。在至少一个实施例中，应用程序3201可以包括能够在软件栈3200上启动的任何计算机软件。在至少一个实施例中，应用程序3201可以包括但不限于人工智能(“AI”)/机器学习(“ML”)应用程序，高性能计算(“HPC”)应用程序，虚拟桌面基础架构(“VDI”)或数据中心工作负载。

在至少一个实施例中，应用程序3201和软件栈3200在硬件3207上运行。在至少一个实施例中，硬件3207可以包括一个或更多个GPU，CPU，FPGA，AI引擎和/或支持编程平台的其他类型的计算设备。在至少一个实施例中，例如采用CUDA，软件栈3200可以是厂商专用的，并且仅与来自特定厂商的设备兼容。在至少一个实施例中，例如在采用OpenCL中，软件栈3200可以与来自不同供应商的设备一起使用。在至少一个实施例中，硬件3207包括连接到一个或更多个设备的主机，该设备可经由应用程序编程接口(API)调用被访问以执行计算任务。在至少一个实施例中，与硬件3207内的主机相比，其可以包括但不限于CPU(但还可以包括计算设备)及其存储器，硬件3207内的设备可以包括但不限于GPU，FPGA，AI引擎或其他计算设备(但还可以包括CPU)及其存储器。

在至少一个实施例中，编程平台的软件栈3200包括但不限于多个库3203，运行时(runtime)3205和设备内核驱动器3206。在至少一个实施例中，库3203中的每个库可以包括可以由计算机程序使用并在软件开发期间利用的数据和编程代码。在至少一个实施例中，库3203可以包括但不限于预写的代码和子例程，类，值，类型规范，配置数据，文档，帮助数据和/或消息模板。在至少一个实施例中，库3203包括被优化用于在一种或更多种类型的设备上执行的函数。在至少一个实施例中，库3203可以包括但不限于用于在设备上执行数学、深度学习和/或其他类型的运算的函数。在至少一个实施例中，库3203与对应的API 3202相关联，API 3202可包括一个或更多个API，其暴露在库3203中实现的函数。

在至少一个实施例中，将应用程序3201编写为源代码，该源代码被编译成可执行代码，如下面结合图37-39更详细讨论的。在至少一个实施例中，应用程序3201的可执行代码可以至少部分地在由软件栈3200提供的执行环境上运行。在至少一个实施例中，在应用程序3201的执行期间，可以得到需要在设备(与主机相比)上运行的代码。在这种情况下，在至少一个实施例中，可以调用运行时3205以在设备上加载和启动必需的代码。在至少一个实施例中，运行时3205可以包括能够支持应用程序3201的执行的任何技术上可行的运行时系统。

在至少一个实施例中，运行时3205被实现为与对应的API(其被示为API 3204)相关联的一个或更多个运行时库。在至少一个实施例中，一个或更多个这样的运行时库可以包括但不限于用于存储器管理，执行控制，设备管理，错误处理和/或同步等等的函数。在至少一个实施例中，存储器管理函数可以包括但不限于用于分配、解除分配和复制设备存储器以及在主机存储器和设备存储器之间传输数据的函数。在至少一个实施例中，执行控制函数可以包括但不限于在设备上启动函数(当函数是可从主机调用的全局函数时，有时称为“内核”)的函数，和用于在运行时库为要在设备上执行的给定函数维护的缓冲区中设置属性值的函数。

在至少一个实施例中，可以任何技术上可行的方式来实现运行时库和相应的API3204。在至少一个实施例中，一个(或任意数量的)API可以公开用于设备的细粒度控制的低级函数集，而另一(或任意数量的)API可以公开这样的较高级的函数集。在至少一个实施例中，可以在低级API之上构建高级运行时API。在至少一个实施例中，一个或更多个运行时API可以是在与语言无关的运行时API之上分层的特定于语言的API。

在至少一个实施例中，设备内核驱动器3206被配置为促进与底层设备的通信。在至少一个实施例中，设备内核驱动器3206可以提供诸如API 3204之类的API和/或其他软件所依赖的低级函数。在至少一个实施例中，设备内核驱动器3206可以被配置为在运行时将中间表示(“IR”)代码编译成二进制代码。在至少一个实施例中，对于CUDA，设备内核驱动器3206可以在运行时将非硬件专用的并行线程执行(“PTX”)IR代码编译为用于特定目标设备的二进制代码(高速缓存已编译的二进制代码)，其有时也称为“最终”代码。在至少一个实施例中，这样做可以允许最终代码在目标设备上运行，而当源代码最初被编译为PTX代码时，该目标设备可能不存在。备选地，在至少一个实施例中，设备源代码可以离线地编译成二进制代码，而不需要设备内核驱动器3206在运行时编译IR代码。

图33示出了根据至少一个实施例的图32的软件栈3200的CUDA实现。在至少一个实施例中，可在其上启动应用程序3301的CUDA软件栈3300包括CUDA库3303、CUDA运行时3305、CUDA驱动器3307和设备内核驱动器3308。在至少一个实施例中，CUDA软件栈3300在硬件3309上执行，该硬件3309可以包括支持CUDA的GPU，其由加利福尼亚州圣克拉拉市的NVIDIA公司开发。

在至少一个实施例中，应用程序3301、CUDA运行时3305和设备内核驱动器3308可以分别执行与应用程序3201、运行时3205和设备内核驱动器3206类似的功能，以上结合图32对其进行了描述。在至少一个实施例中，CUDA驱动器3307包括实现CUDA驱动器API 3306的库(libcuda.so)。在至少一个实施例中，类似于由CUDA运行时库(cudart)实现的CUDA运行时API 3304，CUDA驱动器API 3306可以公开但不限于用于存储器管理、执行控制、设备管理、错误处理、同步和/或图形互操作性等的函数。在至少一个实施例中，CUDA驱动器API3306与CUDA运行时API 3304的不同之处在于，CUDA运行时API 3304通过提供隐式初始化、上下文(类似于进程)管理和模块(类似于动态加载的库)管理来简化设备代码管理。与高级CUDA运行时API 3304相反，在至少一个实施例中，CUDA驱动器API 3306是提供对设备的更细粒度控制的低级API，特别是关于上下文和模块加载。在至少一个实施例中，CUDA驱动器API 3306可以公开没有由CUDA运行时API 3304公开的用于上下文管理的函数。在至少一个实施例中，CUDA驱动器API 3306也与语言无关，并且除了支持CUDA运行时API3304之外，还支持例如OpenCL。此外，在至少一个实施例中，包括CUDA运行时3305在内的开发库可被视为与驱动器组件分离，包括用户模式的CUDA驱动器3307和内核模式的设备驱动器3308(有时也称为“显示”驱动器)。

在至少一个实施例中，CUDA库3303可以包括但不限于数学库，深度学习库，并行算法库和/或信号/图像/视频处理库，并行计算应用程序(例如应用程序3301)可以利用这些库。在至少一个实施例中，CUDA库3303可包括数学库，例如cuBLAS库，其是用于执行线性代数运算的基本线性代数子程序(“BLAS”)的实现；用于计算快速傅立叶变换(“FFT”)的cuFFT库，以及用于生成随机数的cuRAND库等。在至少一个实施例中，CUDA库3303可以包括深度学习库，诸如用于深度神经网络的基元的cuDNN库和用于高性能深度学习推理的TensorRT平台等等。在至少一个实施例中，CUDA库3303与对应的API 3302相关联，API 3302可包括一个或更多个API，其暴露在CUDA库3303中实现的函数。

图34示出了根据至少一个实施例的图32的软件栈3200的ROCm实现。在至少一个实施例中，可在其上启动应用程序3401的ROCm软件栈3400包括语言运行时3403、系统运行时3405、thunk 3407和ROCm内核驱动器3408。在至少一个实施例中，ROCm软件栈3400在硬件3409上执行，硬件3409可以包括支持ROCm的GPU，其由加利福尼亚州圣克拉拉市的AMD公司开发。

在至少一个实施例中，应用程序3401可以执行与以上结合图32讨论的应用程序3201类似的功能。另外，在至少一个实施例中，语言运行时3403和系统运行时3405可以执行与以上结合图32讨论的运行时3205类似的功能。在至少一个实施例中，语言运行时3403和系统运行时3405的不同之处在于，系统运行时3405是实现ROCr系统运行时API 3404并利用异构系统架构(“HSA”)运行时API的语言无关运行时。在至少一个实施例中，HSA运行时API是一种瘦用户模式API，它公开接口以供访问和与AMD GPU交互，包括用于存储器管理、通过架构分派内核的执行控制、错误处理、系统和代理信息以及运行时初始化和关闭等的函数。在至少一个实施例中，与系统运行时3405相比，语言运行时3403是ROCr系统运行时API3404之上分层的特定于语言的运行时API 3402的实现。在至少一个实施例中，语言运行时API可以包括但不限于可移植异构计算接口(“HIP”)语言运行时API，异构计算编译器(“HCC”)语言运行时API或OpenCL API等等。特别是，HIP语言是C++编程语言的扩展，具有CUDA机制的功能相似版本，并且在至少一个实施例中，HIP语言运行时API包括与以上结合图33讨论的CUDA运行时API 3304相似的函数，例如用于存储器管理、执行控制、设备管理、错误处理和同步等的函数。

在至少一个实施例中，thunk(ROCt)3407是可用于与底层ROCm驱动器3408交互的接口3406。在至少一个实施例中，ROCm驱动器3408是ROCk驱动器，其是AMDGPU驱动器和HSA内核驱动器(amdkfd)的组合。在至少一个实施例中，AMDGPU驱动器是由AMD开发的用于GPU的设备内核驱动器，其执行与以上结合图32讨论的设备内核驱动器3206类似的功能。在至少一个实施例中，HSA内核驱动器是允许不同类型的处理器经由硬件特征更有效地共享系统资源的驱动器。

在至少一个实施例中，各种库(未示出)可以被包括在语言运行时3403上方的ROCm软件栈3400中，并且提供与以上结合图33讨论的CUDA库3303相似的功能。在至少一个实施例中，各种库可以包括但不限于数学、深度学习和/或其他库，例如实现与CUDA cuBLAS类似的函数的hipBLAS库，类似于CUDA cuFFT用于计算FFT的rocFFT库等。

图35示出了根据至少一个实施例的图32的软件栈3200的OpenCL实现。在至少一个实施例中，可以在其上启动应用程序3501的OpenCL软件栈3500包括OpenCL框架3510、OpenCL运行时3506和驱动器3507。在至少一个实施例中，OpenCL软件栈3500在不是特定于供应商的硬件3309上执行。在至少一个实施例中，由于由不同厂商开发的设备支持OpenCL，因此可能需要特定的OpenCL驱动器才能与来自此类厂商的硬件进行互操作。

在至少一个实施例中，应用程序3501、OpenCL运行时3506、设备内核驱动器3507和硬件3508可以分别执行与上面结合图32讨论的应用程序3201、运行时3205、设备内核驱动器3206和硬件3207类似的功能。在至少一个实施例中，应用程序3501还包括具有将在设备上执行的代码的OpenCL内核3502。

在至少一个实施例中，OpenCL定义了一种“平台”，其允许主机控制连接到该主机的设备。在至少一个实施例中，OpenCL框架提供平台层API和运行时API，示出为平台API3503和运行时API 3505。在至少一个实施例中，运行时API 3505使用上下文来管理设备上内核的执行。在至少一个实施例中，每个标识的设备可以与各自的上下文相关联，运行时API 3505可以使用该上下文来管理该设备的命令队列、程序对象和内核对象、共享存储器对象等。在至少一个实施例中，平台API 3503公开了允许设备上下文用于选择和初始化设备，经由命令队列将工作提交给设备，以及使得能够进行来自和去往设备的数据传输等的函数。另外，在至少一个实施例中，OpenCL框架提供各种内置函数(未示出)，包括数学函数、关系函数和图像处理函数等。

在至少一个实施例中，编译器3504也被包括在OpenCL框架3510中。在至少一个实施例中，源代码可以在执行应用程序之前被离线编译或者在执行应用程序期间被在线编译。与CUDA和ROCm相反，至少一个实施例中的OpenCL应用程序可以由编译器3504在线编译，编译器3504被包括以代表可以用于将源代码和/或IR代码(例如标准可移植中间表示(“SPIR-V”)代码)编译为二进制代码的任意数量的编译器。可替代地，在至少一个实施例中，可以在执行这样的应用程序之前离线编译OpenCL应用程序。

图36示出了根据至少一个实施例的由编程平台支持的软件。在至少一个实施例中，编程平台3604被配置为支持应用程序3600可以依赖的各种编程模型3603、中间件和/或库3602以及框架3601。在至少一个实施例中，应用程序3600可以是使用例如深度学习框架(例如，MXNet，PyTorch或TensorFlow)实现的AI/ML应用，其可以依赖于诸如cuDNN，NVIDIACollective Communications Library(“NCCL”)”和/或NVIDIA开发人员数据加载库(“DALI”)CUDA库之类的库，以在底层硬件上提供加速的计算。

在至少一个实施例中，编程平台3604可以是以上分别结合图33、图34和图35描述的CUDA、ROCm或OpenCL平台之一。在至少一个实施例中，编程平台3604支持多个编程模型3603，其是底层计算系统的抽象，其允许算法和数据结构的表达。在至少一个实施例中，编程模型3603可以暴露底层硬件的特征以便改善性能。在至少一个实施例中，编程模型3603可以包括但不限于CUDA，HIP，OpenCL，C++加速大规模并行性(“C++AMP”)，开放多处理(“OpenMP”)，开放加速器(“OpenACC”)和/或Vulkan计算(Vulkan Compute)。

在至少一个实施例中，库和/或中间件3602提供编程模型3604的抽象的实现。在至少一个实施例中，这样的库包括可由计算机程序使用并在软件开发期间利用的数据和编程代码。在至少一个实施例中，除了可以从编程平台3604获得的那些之外，这样的中间件还包括向应用程序提供服务的软件。在至少一个实施例中，库和/或中间件3602可以包括但不限于cuBLAS、cuFFT、cuRAND和其他CUDA库，或rocBLAS、rocFFT、rocRAND和其他ROCm库。另外，在至少一个实施例中，库和/或中间件3602可以包括NCCL和ROCm通信集合库(“RCCL”)库，其提供用于GPU的通信例程，用于深度学习加速的MIOpen库和/或用于线性代数、矩阵和向量运算、几何变换、数值求解器以及相关算法的本征库。

在至少一个实施例中，应用程序框架3601依赖于库和/或中间件3602。在至少一个实施例中，每个应用程序框架3601是用于实现应用软件的标准结构的软件框架。回到上面讨论的AI/ML示例，在至少一个实施例中，可以使用框架(诸如Caffe，Caffe2，TensorFlow，Keras，PyTorch或MxNet深度学习框架)来实现AI/ML应用。

图37示出了根据至少一个实施例的编译代码以在图32-35的编程平台之一上执行。在至少一个实施例中，编译器3701接收源代码3700，其包括主机代码以及设备代码两者。在至少一个实施例中，编译器3701被配置为将源代码3700转换为用于在主机上执行的主机可执行代码3702以及用于在设备上执行的设备可执行代码3703。在至少一个实施例中，源代码3700可以在执行应用程序之前离线编译，或者在执行应用程序期间在线编译。

在至少一个实施例中，源代码3700可以包括编译器3701支持的任何编程语言的代码，例如C++、C、Fortran等。在至少一个实施例中，源代码3700可以包括在单源(single-source)文件中，其具有主机代码和设备代码的混合，并在其中指示了设备代码的位置。在至少一个实施例中，单源文件可以是包括CUDA代码的.cu文件或包括HIP代码的.hip.cpp文件。备选地，在至少一个实施例中，源代码3700可以包括多个源代码文件，而不是单源文件，在该单源文件中主机代码和设备代码是分开的。

在至少一个实施例中，编译器3701被配置为将源代码3700编译成用于在主机上执行的主机可执行代码3702和用于在设备上执行的设备可执行代码3703。在至少一个实施例中，编译器3701执行操作，包括将源代码3700解析为抽象系统树(AST)，执行优化以及生成可执行代码。在源代码3700包括单源文件的至少一个实施例中，编译器3701可以将设备代码与主机代码在这种单源文件中分开，将设备代码和主机代码分别编译成设备可执行代码3703和主机可执行代码3702，以及将设备可执行代码3703和主机可执行代码3702在单个文件中链接到一起，如下面关于图38更详细讨论的。

在至少一个实施例中，主机可执行代码3702和设备可执行代码3703可以是任何合适的格式，例如二进制代码和/或IR代码。在CUDA的情况下，在至少一个实施例中，主机可执行代码3702可以包括本地对象代码，而设备可执行代码3703可以包括PTX中间表示的代码。在至少一个实施例中，在ROCm的情况下，主机可执行代码3702和设备可执行代码3703都可以包括目标二进制代码。

图38是根据至少一个实施例的编译代码以在图32-35的编程平台之一上执行的更详细图示。在至少一个实施例中，编译器3801被配置为接收源代码3800，编译源代码3800，并输出可执行文件3810。在至少一个实施例中，源代码3800是单源文件，例如.cu文件，.hip.cpp文件或其他格式的文件，其包括主机代码和设备代码两者。在至少一个实施例中，编译器3801可以是但不限于用于在.cu文件中编译CUDA代码的NVIDIACUDA编译器(“NVCC”)，或用于在.hip.cpp文件中编译HIP代码的HCC编译器。

在至少一个实施例中，编译器3801包括编译器前端3802、主机编译器3805、设备编译器3806和链接器3809。在至少一个实施例中，编译器前端3802被配置为在源代码3800中将设备代码3804与主机代码3803分开。在至少一个实施例中，设备代码3804由设备编译器3806编译成设备可执行代码3808，如所描述的，其可以包括二进制代码或IR代码。在至少一个实施例中，主机代码3803由主机编译器3805单独地编译成主机可执行代码3807。在至少一个实施例中，对于NVCC，主机编译器3805可以是但不限于输出本机目标代码的通用C/C++编译器，而设备编译器3806可以是但不限于基于低级虚拟机(“LLVM”)的编译器，其将LLVM编译器基础架构分叉，并输出PTX代码或二进制代码。在至少一个实施例中，对于HCC，主机编译器3805和设备编译器3806两者可以是但不限于输出目标二进制代码的基于LLVM的编译器。

在至少一个实施例中，在将源代码3800编译成主机可执行代码3807和设备可执行代码3808之后，链接器3809将主机和设备可执行代码3807和3808在可执行文件3810中链接到一起。在至少一个实施例中，主机和PTX的本机目标代码或设备的二进制代码可以在可执行和可链接格式(“ELF”)文件中链接在一起，该文件是用于存储目标代码的容器格式。

图39示出了根据至少一个实施例的在编译源代码之前转换源代码。在至少一个实施例中，源代码3900通过转换工具3901传递，转换工具3901将源代码3900转换成转换后的源代码3902。在至少一个实施例中，编译器3903用于将转换后的源代码3902编译成主机可执行代码3904和设备可执行代码3905，其过程类似于由编译器3701将源代码3700编译成主机可执行代码3702和设备可执行代码3703的过程，如以上结合图37所讨论的。

在至少一个实施例中，由转换工具3901执行的转换被用于移植(port)源代码3900，以在与最初打算在其上运行的不同的环境中执行。在至少一个实施例中，转换工具3901可以包括但不限于HIP转换器，其用于将用于CUDA平台的CUDA代码“移植(hipify)”为可以在ROCm平台上编译和执行的HIP代码。在至少一个实施例中，源代码3900的转换可以包括：解析源代码3900，并将对由一个编程模型(例如，CUDA)提供的API的调用转换为对由另一编程模型(例如，例如，HIP)提供的API的相应调用，如下面结合图40A-41更详细地讨论的。返回到移植CUDA代码的示例，在至少一个实施例中，对CUDA运行时API、CUDA驱动器API和/或CUDA库的调用可以被转换为对应的HIP API调用。在至少一个实施例中，由转换工具3901执行的自动转换有时可能是不完整的，需要额外的人工来完全移植源代码3900。

配置GPU用于通用计算

以下各图阐述但不限于根据至少一个实施例的用于编译和执行计算源代码的示例性架构。

图40A示出了根据至少一个实施例的被配置为使用不同类型的处理单元来编译和执行CUDA源代码4010的系统4000。在至少一个实施例中，系统4000包括但不限于CUDA源代码4010、CUDA编译器4050、主机可执行代码4070(1)、主机可执行代码4070(2)、CUDA设备可执行代码4084、CPU 4090、启用CUDA的GPU 4094、GPU 4092、CUDA到HIP转换工具4020、HIP源代码4030、HIP编译器驱动器4040、HCC 4060和HCC设备可执行代码4082。

在至少一个实施例中，CUDA源代码4010是CUDA编程语言的人类可读代码的集合。在至少一个实施例中，CUDA代码是CUDA编程语言的人类可读代码。在至少一个实施例中，CUDA编程语言是C++编程语言的扩展，其包括但不限于定义设备代码以及区分设备代码和主机代码的机制。在至少一个实施例中，设备代码是在编译之后可在设备上并行执行的源代码。在至少一个实施例中，设备可以是针对并行指令处理而优化的处理器，例如启用CUDA的GPU 4090、GPU 4092或另一GPGPU等。在至少一个实施例中，主机代码是在编译后可以在主机上执行的源代码。在至少一个实施例中，主机是针对顺序指令处理而优化的处理器，例如CPU 4090。

在至少一个实施例中，CUDA源代码4010包括但不限于，任意数量(包括零)的全局函数4012、任意数量(包括零)的设备函数4014、任意数量(包括零)的主机函数4016，以及任意数量(包括零)的主机/设备函数4018。在至少一个实施例中，全局函数4012、设备函数4014、主机函数4016和主机/设备函数4018在CUDA源代码4010中可以混合。在至少一个实施例中，每个全局函数4012可在设备上执行并且可从主机调用。因此，在至少一个实施例中，全局函数4012中的一个或更多个可以充当设备的入口点。在至少一个实施例中，每个全局函数4012是内核。在至少一个实施例中以及在一种称为动态并行性的技术中，一个或更多个全局函数4012定义了一内核，该内核可以在设备上执行并且可以从这样的设备调用。在至少一个实施例中，内核在执行期间由设备上的N个不同线程并行执行N次(其中N为任何正整数)。

在至少一个实施例中，每个设备函数4014在设备上执行并且只能从这样的设备调用。在至少一个实施例中，每个主机函数4016在主机上执行并且只能从这样的主机调用。在至少一个实施例中，每个主机/设备函数4016既定义了在主机上可执行并且只能从这样的主机调用的函数的主机版本，也定义了在设备上可执行并且只能从这样的设备调用的函数的设备版本。

在至少一个实施例中，CUDA源代码4010还可包括但不限于对通过CUDA运行时API4002定义的任意数量的函数的任意数量的调用。在至少一个实施例中，CUDA运行时API4002可以包括但不限于在主机上执行的任意数量的函数，用于分配和解除分配设备存储器，在主机存储器和设备存储器之间传输数据，管理具有多个设备的系统等。在至少一个实施例中，CUDA源代码4010还可以包括对在任意数量的其他CUDAAPI中指定的任意数量的函数的任意数量的调用。在至少一个实施例中，CUDAAPI可以是被设计为由CUDA代码使用的任何API。在至少一个实施例中，CUDA API包括但不限于CUDA运行时API 4002、CUDA驱动器API、用于任意数量的CUDA库的API等。在至少一个实施例中并且相对于CUDA运行时API4002，CUDA驱动器API是较低级别的API，但可以提供对设备的更细粒度的控制。在至少一个实施例中，CUDA库的示例包括但不限于cuBLAS，cuFFT，cuRAND，cuDNN等。

在至少一个实施例中，CUDA编译器4050编译输入的CUDA代码(例如，CUDA源代码4010)以生成主机可执行代码4070(1)和CUDA设备可执行代码4084。在至少一个实施例中，CUDA编译器4050是NVCC。在至少一个实施例中，主机可执行代码4070(1)是在CPU 4090上可执行的输入源代码中包括的主机代码的编译版本。在至少一个实施例中，CPU 4090可以是针对顺序指令处理而优化的任何处理器。

在至少一个实施例中，CUDA设备可执行代码4084是在启用CUDA的GPU 4094上可执行的输入源代码中包括的设备代码的编译版本。在至少一个实施例中，CUDA设备可执行代码4084包括但不限于二进制代码。在至少一个实施例中，CUDA设备可执行代码4084包括但不限于IR代码，例如PTX代码，该IR代码在运行时被设备驱动器进一步编译为用于特定目标设备(例如，启用CUDA的GPU 4094)的二进制代码。在至少一个实施例中，启用CUDA的GPU4094可以是针对并行指令处理而优化并且支持CUDA的任何处理器。在至少一个实施例中，启用CUDA的GPU 4094由加利福尼亚州圣克拉拉市的NVIDIA公司开发。

在至少一个实施例中，CUDA到HIP转换工具4020被配置为将CUDA源代码4010转换成功能上相似的HIP源代码4030。在至少一个实施例中，HIP源代码4030是HIP编程语言的人类可读代码的集合。在至少一个实施例中，HIP代码是HIP编程语言的人类可读代码。在至少一个实施例中，HIP编程语言是C++编程语言的扩展，其包括但不限于CUDA机制的功能上相似的版本，用于定义设备代码并区分设备代码和主机代码。在至少一个实施例中，HIP编程语言可以包括CUDA编程语言的功能的子集。在至少一个实施例中，例如，HIP编程语言包括但不限于定义全局函数4012的机制，但是这样的HIP编程语言可能缺乏对动态并行性的支持，因此，在HIP代码中定义的全局函数4012仅可从主机调用。

在至少一个实施例中，HIP源代码4030包括但不限于任意数量(包括零)的全局函数4012、任意数量(包括零)的设备函数4014、任意数量(包括零)的主机函数4016以及任意数量(包括零)的主机/设备函数4018。在至少一个实施例中，HIP源代码4030还可以包括对在HIP运行时API 4032中指定的任意数量的函数的任意数量的调用。在一个实施例中，HIP运行时API 4032包括但不限于CUDA运行时API 4002中包括的函数的子集的功能上相似的版本。在至少一个实施例中，HIP源代码4030还可以包括对在任意数量的其他HIP API中指定的任意数量的函数的任意数量的调用。在至少一个实施例中，HIP API可以是被设计为供HIP代码和/或ROCm使用的任何API。在至少一个实施例中，HIP API包括但不限于HIP运行时API 4032、HIP驱动器API、用于任意数量的HIP库的API、用于任意数量的ROCm库的API等。

在至少一个实施例中，CUDA到HIP转换工具4020将CUDA代码中的每个内核调用从CUDA语法转换为HIP语法，并将CUDA代码中的任意数量的其他CUDA调用转换为任意数量的其他功能上相似的HIP调用。在至少一个实施例中，CUDA调用是对在CUDAAPI中指定的函数的调用，并且HIP调用是对在HIP API中指定的函数的调用。在至少一个实施例中，CUDA到HIP转换工具4020将对在CUDA运行时API 4002中指定的函数的任意数量的调用转换为对在HIP运行时API 4032中指定的函数的任意数量的调用。

在至少一个实施例中，CUDA到HIP转换工具4020是被称为hipify-perl的工具，其执行基于文本的转换过程。在至少一个实施例中，CUDA到HIP转换工具4020是被称为hipify-clang的工具，相对于hipify-perl，其执行更复杂且更鲁棒的转换过程，该过程涉及使用clang(编译器前端)解析CUDA代码，然后转换得到的符号。在至少一个实施例中，除了由CUDA到HIP转换工具4020执行的那些修改之外，将CUDA代码正确地转换成HIP代码可能还需要修改(例如，手动编辑)。

在至少一个实施例中，HIP编译器驱动器4040是确定目标设备4046，然后配置与目标设备4046兼容的编译器以编译HIP源代码4030的前端。在至少一个实施例中，目标设备4046是针对并行指令处理而优化的处理器。在至少一个实施例中，HIP编译器驱动器4040可以以任何技术上可行的方式确定目标设备4046。

在至少一个实施例中，如果目标设备4046与CUDA兼容(例如，启用CUDA的GPU4094)，则HIP编译器驱动器4040生成HIP/NVCC编译命令4042。在至少一个实施例中并且结合图40B更详细地描述的，HIP/NVCC编译命令4042配置CUDA编译器4050以使用但不限于HIP到CUDA转换头和CUDA运行时库来编译HIP源代码4030。在至少一个实施例中并且响应于HIP/NVCC编译命令4042，CUDA编译器4050生成主机可执行代码4070(1)和CUDA设备可执行代码4084。

在至少一个实施例中，如果目标设备4046与CUDA不兼容，则HIP编译器驱动器4040生成HIP/HCC编译命令4044。在至少一个实施例中并且如结合图40C更详细地描述的，HIP/HCC编译命令4044配置HCC 4060以使用HCC头和HIP/HCC运行时库编译HIP源代码4030。在至少一个实施例中并且响应于HIP/HCC编译命令4044，HCC 4060生成主机可执行代码4070(2)和HCC设备可执行代码4082。在至少一个实施例中，HCC设备可执行代码4082是HIP源代码4030中包含的可在GPU 4092上执行的设备代码的编译版本。在至少一个实施例中，GPU4092可以是针对并行指令处理而优化的、与CUDA不兼容且与HCC兼容的任何处理器。在至少一个实施例中，GPU 4092由加利福尼亚州圣克拉拉市的AMD公司开发。在至少一个实施例中，GPU 4092是不启用CUDA的GPU 4092。

仅出于说明性目的，在图40A中描绘了在至少一个实施例中可以实现为编译CUDA源代码4010以在CPU 4090和不同设备上执行的三个不同流程。在至少一个实施例中，直接CUDA流程编译CUDA源代码4010以在CPU 4090和启用CUDA的GPU 4094上执行，而无需将CUDA源代码4010转换为HIP源代码4030。在至少一个实施例中，间接CUDA流程将CUDA源代码4010转换为HIP源代码4030，然后编译HIP源代码4030以在CPU 4090和启用CUDA的GPU 4094上执行。在至少一个实施例中，CUDA/HCC流程将CUDA源代码4010转换为HIP源代码4030，然后编译HIP源代码4030以在CPU 4090和GPU 4092上执行。

可以通过虚线和一系列气泡注释A1-A3描绘可以在至少一个实施例中实现的直接CUDA流程。在至少一个实施例中，并且如气泡注释A1所示，CUDA编译器4050接收CUDA源代码4010和配置CUDA编译器4050以编译CUDA源代码4010的CUDA编译命令4048。在至少一个实施例中，直接CUDA流程中使用的CUDA源代码4010是用CUDA编程语言编写的，该CUDA编程语言基于除C++之外的其他编程语言(例如C，Fortran，Python，Java等)。在至少一个实施例中，并且响应于CUDA编译命令4048，CUDA编译器4050生成主机可执行代码4070(1)和CUDA设备可执行代码4084(用气泡注释A2表示)。在至少一个实施例中并且如用气泡注释A3所示，主机可执行代码4070(1)和CUDA设备可执行代码4084可以分别在CPU 4090和启用CUDA的GPU4094上执行。在至少一个实施例中，CUDA设备可执行代码4084包括但不限于二进制代码。在至少一个实施例中，CUDA设备可执行代码4084包括但不限于PTX代码，并且在运行时被进一步编译成用于特定目标设备的二进制代码。

可以通过虚线和一系列气泡注释B1-B6来描述可以在至少一个实施例中实现的间接CUDA流程。在至少一个实施例中并且如气泡注释B1所示，CUDA到HIP转换工具4020接收CUDA源代码4010。在至少一个实施例中并且如气泡注释B2所示，CUDA到HIP转换工具4020将CUDA源代码4010转换为HIP源代码4030。在至少一个实施例中并如气泡注释B3所示，HIP编译器驱动器4040接收HIP源代码4030，并确定目标设备4046是否启用了CUDA。

在至少一个实施例中并且如气泡注释B4所示，HIP编译器驱动器4040生成HIP/NVCC编译命令4042，并将HIP/NVCC编译命令4042和HIP源代码4030两者都发送到CUDA编译器4050。在至少一个实施例中并且如结合图40B更详细地描述的，HIP/NVCC编译命令4042配置CUDA编译器4050以使用但不限于HIP到CUDA转换头和CUDA运行时库来编译HIP源代码4030。在至少一个实施例中并且响应于HIP/NVCC编译命令4042，CUDA编译器4050生成主机可执行代码4070(1)和CUDA设备可执行代码4084(用气泡注释B5表示)。在至少一个实施例中并且如气泡注释B6所示，主机可执行代码4070(1)和CUDA设备可执行代码4084可以分别在CPU 4090和启用CUDA的GPU 4094上执行。在至少一个实施例中，CUDA设备可执行代码4084包括但不限于二进制代码。在至少一个实施例中，CUDA设备可执行代码4084包括但不限于PTX代码，并且在运行时被进一步编译成用于特定目标设备的二进制代码。

可以通过实线和一系列气泡注释C1-C6来描述可以在至少一个实施例中实现的CUDA/HCC流程。在至少一个实施例中并且如气泡注释C1所示，CUDA到HIP转换工具4020接收CUDA源代码4010。在至少一个实施例中并且如气泡注释C2所示，CUDA到HIP转换工具4020将CUDA源代码4010转换为HIP源代码4030。在至少一个实施例中并且如气泡注释C3所示，HIP编译器驱动器4040接收HIP源代码4030，并确定目标设备4046未启用CUDA。

在至少一个实施例中，HIP编译器驱动器4040生成HIP/HCC编译命令4044，并且将HIP/HCC编译命令4044和HIP源代码4030两者发送到HCC 4060(用气泡注释C4表示)。在至少一个实施例中并且如结合图40C更详细地描述的，HIP/HCC编译命令4044配置HCC 4060以使用但不限于HCC头和HIP/HCC运行时库编译HIP源代码4030。在至少一个实施例中并且响应于HIP/HCC编译命令4044，HCC 4060生成主机可执行代码4070(2)和HCC设备可执行代码4082(用气泡注释C5表示)。在至少一个实施例中并且如气泡注释C6所示，主机可执行代码4070(2)和HCC设备可执行代码4082可以分别在CPU 4090和GPU 4092上执行。

在至少一个实施例中，在将CUDA源代码4010转换为HIP源代码4030之后，HIP编译器驱动器4040可随后用于生成用于启用CUDA的GPU 4094或GPU 4092的可执行代码，而无需将CUDA重新执行为HIP转换工具4020。在至少一个实施例中，CUDA到HIP转换工具4020将CUDA源代码4010转换为HIP源代码4030，然后将其存储在存储器中。在至少一个实施例中，HIP编译器驱动器4040然后配置HCC 4060以基于HIP源代码4030生成主机可执行代码4070(2)和HCC设备可执行代码4082。在至少一个实施例中，HIP编译器驱动器4040随后配置CUDA编译器4050以基于存储的HIP源代码4030生成主机可执行代码4070(1)和CUDA设备可执行代码4084。

图40B示出了根据至少一个实施例的被配置为使用CPU 4090和启用CUDA的GPU4094来编译和执行图40A的CUDA源代码4010的系统4004。在至少一个实施例中，系统4004包括但不限于CUDA源代码4010、CUDA到HIP转换工具4020、HIP源代码4030、HIP编译器驱动器4040、CUDA编译器4050、主机可执行代码4070(1)、CUDA设备可执行代码4084、CPU 4090和启用CUDA的GPU 4094。

在至少一个实施例中并且如本文先前结合图40A所描述的，CUDA源代码4010包括但不限于任意数量(包括零)的全局函数4012、任意数量(包括零)的设备函数4014、任意数量(包括零)的主机函数4016以及任意数量(包括零)的主机/设备函数4018。在至少一个实施例中，CUDA源代码4010还包括但不限于对在任意数量的CUDAAPI中指定的任意数量的函数的任意数量的调用。

在至少一个实施例中，CUDA到HIP转换工具4020将CUDA源代码4010转换成HIP源代码4030。在至少一个实施例中，CUDA到HIP转换工具4020将CUDA源代码4010中的每个内核调用从CUDA语法转换为HIP语法，并将CUDA源代码4010中任意数量的其他CUDA调用转换为任意数量的其他功能上相似的HIP调用。

在至少一个实施例中，HIP编译器驱动器4040确定目标设备4046是启用CUDA的，并且生成HIP/NVCC编译命令4042。在至少一个实施例中，然后HIP编译器驱动器4040经由HIP/NVCC编译命令4042配置CUDA编译器4050以编译HIP源代码4030。在至少一个实施例中，作为配置CUDA编译器4050的一部分，HIP编译器驱动器4040提供对HIP到CUDA转换头4052的访问。在至少一个实施例中，HIP到CUDA转换头4052将任意数量的HIP API中指定的任意数量的机制(例如，函数)转换为任意数量的CUDAAPI中指定的任意数量的机制。在至少一个实施例中，CUDA编译器4050将HIP到CUDA转换头4052与对应于CUDA运行时API 4002的CUDA运行时库4054结合使用，以生成主机可执行代码4070(1)和CUDA设备可执行代码4084。在至少一个实施例中，然后可以分别在CPU 4090和启用CUDA的GPU 4094上执行主机可执行代码4070(1)和CUDA设备可执行代码4084。在至少一个实施例中，CUDA设备可执行代码4084包括但不限于二进制代码。在至少一个实施例中，CUDA设备可执行代码4084包括但不限于PTX代码，并且在运行时被进一步编译成用于特定目标设备的二进制代码。

图40C示出了根据至少一个实施例的系统4006，该系统4006被配置为使用CPU4090和未启用CUDA的GPU 4092来编译和执行图40A的CUDA源代码4010。在至少一个实施例中，系统4006包括但不限于CUDA源代码4010、CUDA到HIP转换工具4020、HIP源代码4030、HIP编译器驱动器4040、HCC 4060、主机可执行代码4070(2)、HCC设备可执行代码4082、CPU4090和GPU 4092。

在至少一个实施例中，并且如本文先前结合图40A所描述的，CUDA源代码4010包括但不限于任意数量(包括零)的全局函数4012、任意数量(包括零)的设备函数4014、任意数量(包括零)的主机函数4016以及任意数量(包括零)的主机/设备函数4018。在至少一个实施例中，CUDA源代码4010还包括但不限于对在任意数量的CUDAAPI中指定的任意数量的函数的任意数量的调用。

在至少一个实施例中，CUDA到HIP转换工具4020将CUDA源代码4010转换成HIP源代码4030。在至少一个实施例中，CUDA到HIP转换工具4020将CUDA源代码4010中的每个内核调用从CUDA语法转换为HIP语法，并将源代码4010中任意数量的其他CUDA调用转换为任意数量的其他功能上相似的HIP调用。

在至少一个实施例中，HIP编译器驱动器4040随后确定目标设备4046不是启用CUDA的，并生成HIP/HCC编译命令4044。在至少一个实施例中，然后HIP编译器驱动器4040配置HCC 4060以执行HIP/HCC编译命令4044，从而编译HIP源代码4030。在至少一个实施例中，HIP/HCC编译命令4044将HCC 4060配置为使用但不限于HIP/HCC运行时库4058和HCC头4056来生成主机可执行代码4070(2)和HCC设备可执行代码4082。在至少一个实施例中，HIP/HCC运行时库4058对应于HIP运行时API 4032。在至少一个实施例中，HCC头4056包括但不限于用于HIP和HCC的任意数量和类型的互操作性机制。在至少一个实施例中，主机可执行代码4070(2)和HCC设备可执行代码4082可以分别在CPU 4090和GPU 4092上执行。

图41示出了根据至少一个实施例的由图40C的CUDA到HIP转换工具4020转换的示例性内核。在至少一个实施例中，CUDA源代码4010将给定内核被设计为解决的总体问题划分为可以使用线程块独立解决的相对粗糙的子问题。在至少一个实施例中，每个线程块包括但不限于任意数量的线程。在至少一个实施例中，每个子问题被划分为相对细小的部分(pieces)，这些部分可以由线程块中的线程协作并行地解决。在至少一个实施例中，线程块内的线程可以通过共享存储器共享数据并通过同步执行以协调存储器访问来协作。

在至少一个实施例中，CUDA源代码4010将与给定内核相关联的线程块组织成线程块的一维、二维或三维网格。在至少一个实施例中，每个线程块包括但不限于任意数量的线程，并且网格包括但不限于任意数量的线程块。

在至少一个实施例中，内核是使用“__global__”声明说明符(specifier)定义的设备代码中的函数。在至少一个实施例中，使用CUDA内核启动语法4110来指定针对给定内核调用执行内核的网格的尺寸以及相关联的流。在至少一个实施例中，CUDA内核启动语法4110被指定为“KernelName<<>>(KernelArguments)；”。在至少一个实施例中，执行配置语法是“<<<...>>>”构造，其被插入在内核名称(“KernelName”)和内核参数的括号列表(“KernelArguments”)之间。在至少一个实施例中，CUDA内核启动语法4110包括但不限于CUDA启动函数语法而不是执行配置语法。

在至少一个实施例中，“GridSize”是dim3类型的，并且指定网格的尺寸和大小。在至少一个实施例中，类型dim3是CUDA定义的结构，其包括但不限于无符号整数x，y和z。在至少一个实施例中，如果未指定z，则z默认为1。在至少一个实施例中，如果未指定y，则y默认为1。在至少一个实施例中，网格中的线程块的数量等于GridSize.x、GridSize.y和GridSize.z的乘积。在至少一个实施例中，“BlockSize”是dim3类型的，并且指定每个线程块的尺寸和大小。在至少一个实施例中，每线程块的线程数等于BlockSize.x、BlockSize.y和BlockSize.z的乘积。在至少一个实施例中，给定执行内核的每个线程唯一的线程ID，该线程ID可通过内置变量(例如“threadIdx”)在内核内访问。

在至少一个实施例中，关于CUDA内核启动语法3910，“SharedMemorySize”是一可选参数，它指定共享存储器中除静态分配的存储器外，针对给定内核调用为每个线程块动态分配的字节数。在至少一个实施例中并且关于CUDA内核启动语法4110，SharedMemorySize默认为零。在至少一个实施例中并且关于CUDA内核启动语法4110，“流”是可选的参数，其指定相关联的流并且默认为零以指定默认流。在至少一个实施例中，流是按顺序执行的命令序列(其可能由不同的主机线程发出)。在至少一个实施例中，不同的流可以相对于彼此无序地或同时地执行命令。

在至少一个实施例中，CUDA源代码4010包括但不限于用于示例性内核“MatAdd”的内核定义和主函数。在至少一个实施例中，主函数是在主机上执行的主机代码，并且包括但不限于使内核MatAdd在设备上执行的内核调用。在至少一个实施例中，如图所示，内核MatAdd将大小为NxN的两个矩阵A和B相加，其中N为正整数，并将结果存储在矩阵C中。在至少一个实施例中，主函数将threadsPerBlock变量定义为16x16，numBlocks变量为N/16xN/16。在至少一个实施例中，然后主函数指定内核调用“MatAdd<<>>(A，B，C)；”。在至少一个实施例中，并且根据CUDA内核启动语法4110，使用尺寸为N/16×N/16的线程块网格来执行内核MatAdd，其中每个线程块的尺寸为16×16。在至少一个实施例中，每个线程块包括256个线程，创建具有足够块的网格以使每个矩阵元素具有一个线程，并且该网格中的每个线程执行内核MatAdd以执行一个逐对的加法。

在至少一个实施例中，在将CUDA源代码4010转换成HIP源代码4030的同时，CUDA到HIP转换工具4020将CUDA源代码4010中的每个内核调用从CUDA内核启动语法4110转换成HIP内核启动语法4120，并将源代码4010中的任意数量的其他CUDA调用转换为任意数量的其他功能上相似的HIP调用。在至少一个实施例中，HIP内核启动语法4120被指定为“hipLaunchKernelGGL(KernelName,GridSize,BlockSize,SharedMemorySize,Stream,KernelArguments)；”。在至少一个实施例中，KernelName，GridSize，BlockSize，ShareMemorySize，Stream和KernelArguments中的每一个在HIP内核启动语法4120中具有与在CUDA内核启动语法4110中(本文先前描述)相同的含义。在至少一个实施例中，参数SharedMemorySize和Stream在HIP内核启动语法4120中是必需的，而在CUDA内核启动语法4110中是可选的。

在至少一个实施例中，除了使内核MatAdd在设备上执行的内核调用之外，图41中描绘的HIP源代码4030的一部分与图41中描绘的CUDA源代码4010的一部分相同。在至少一个实施例中，在HIP源代码4030中定义内核MatAdd，具有与在CUDA源代码4010中定义内核MatAdd相同的“__global__”声明说明符。在至少一个实施例中，在HIP源代码4030中的内核调用是“hipLaunchKernelGGL(MatAdd，numBlocks，threadsPerBlock，0、0，A，B，C)；”，而CUDA源代码4010中的相应内核调用是“MatAdd<<>>(A，B，C)；”。

图42更详细地示出了根据至少一个实施例的图40C的未启用CUDA的GPU 4092。在至少一个实施例中，GPU 4092由圣塔克拉拉市的AMD公司开发。在至少一个实施例中，GPU4092可以被配置为以高度并行的方式执行计算操作。在至少一个实施例中，GPU 4092被配置为执行图形管线操作，诸如绘制命令、像素操作、几何计算以及与将图像渲染到显示器相关联的其他操作。在至少一个实施例中，GPU 4092被配置为执行与图形无关的操作。在至少一个实施例中，GPU 4092被配置为执行与图形有关的操作和与图形无关的操作两者。在至少一个实施例中，GPU 4092可以被配置为执行HIP源代码4030中包括的设备代码。

在至少一个实施例中，GPU 4092包括但不限于任意数量的可编程处理单元4220、命令处理器4210、L2高速缓存4222、存储器控制器4270、DMA引擎4280(1)、系统存储器控制器4282、DMA引擎4280(2)和GPU控制器4284。在至少一个实施例中，每个可编程处理单元4220包括但不限于工作负载管理器4230和任意数量的计算单元4240。在至少一个实施例中，命令处理器4210读取来自一个或更多个命令队列(未示出)的命令，并将命令分发给工作负载管理器4230。在至少一个实施例中，对于每个可编程处理单元4220，相关的工作负载管理器4230将工作分发给包括在可编程处理单元4220中的计算单元4240。在至少一个实施例中，每个计算单元4240可以执行任意数量的线程块，但是每个线程块在单个计算单元4240上执行。在至少一个实施例中，工作组是线程块。

在至少一个实施例中，每个计算单元4240包括但不限于任意数量的SIMD单元4250和共享存储器4260。在至少一个实施例中，每个SIMD单元4250实现SIMD架构并且被配置为并行执行操作。在至少一个实施例中，每个SIMD单元4250包括但不限于向量ALU 4252和向量寄存器文件4254。在至少一个实施例中，每个SIMD单元4250执行不同的线程束。在至少一个实施例中，线程束是一组线程(例如16个线程)，其中线程束中的每个线程属于单个线程块，并且被配置为基于单个指令集来处理不同的数据集。在至少一个实施例中，可以使用预测来禁用线程束中的一个或更多个线程。在至少一个实施例中，通道是线程。在至少一个实施例中，工作项是线程。在至少一个实施例中，波前是线程束。在至少一个实施例中，线程块中的不同波前可一起同步并经由共享存储器4260进行通信。

在至少一个实施例中，可编程处理单元4220被称为“着色引擎”。在至少一个实施例中，除了计算单元4240之外，每个可编程处理单元4220还包括但不限于任意数量的专用图形硬件。在至少一个实施例中，每个可编程处理单元4220包括但不限于任意数量(包括零)的几何处理器，任意数量(包括零)的光栅化器，任意数量(包括零)的渲染后端，工作负载管理器4230和任意数量的计算单元4240。

在至少一个实施例中，计算单元4240共享L2高速缓存4222。在至少一个实施例中，L2高速缓存4222被分区。在至少一个实施例中，GPU 4092中的所有计算单元4240可访问GPU存储器4290。在至少一个实施例中，存储器控制器4270和系统存储器控制器4282促进GPU4092与主机之间的数据传输，并且DMA引擎4280(1)使能GPU 4092与此主机之间的异步存储器传输。在至少一个实施例中，存储器控制器4270和GPU控制器4284促进GPU 4092与其他GPU 4092之间的数据传输，并且DMA引擎4280(2)使能GPU 4092与其他GPU 4092之间的异步存储器传输。

在至少一个实施例中，GPU 4092包括但不限于任意数量和类型的系统互连，该系统互连促进在GPU 4092内部或外部的任意数量和类型的直接或间接链接的组件之间的数据和控制传输。在至少一个实施例中，GPU 4092包括但不限于耦合到任意数量和类型的外围设备的任意数量和类型的I/O接口(例如，PCIe)。在至少一个实施例中，GPU 4092可以包括但不限于任意数量(包括零)的显示引擎和任意数量(包括零)的多媒体引擎。在至少一个实施例中，GPU 4092实现了存储器子系统，该存储器子系统包括但不限于任意数量和类型的存储器控制器(例如，存储器控制器4270和系统存储器控制器4282)以及专用于一个组件或在多个组件之间共享的存储器设备(例如，共享存储器4260)。在至少一个实施例中，GPU4092实现了高速缓存子系统，该高速缓存子系统包括但不限于一个或更多个高速缓存存储器(例如，L2高速缓存4222)，每个高速缓存存储器可以是私有的或在任意数量的组件(例如，SIMD单元4250、计算单元4240和可编程处理单元4220)之间共享。

图43示出了根据至少一个实施例的示例性CUDA网格4320的线程如何被映射到图42的不同计算单元4240。在至少一个实施例中，并且仅出于说明目的，网格4320具有BX乘以BY乘以1的GridSize和TX乘以TY乘以1的BlockSize。因此，在至少一个实施例中，网格4320包括但不限于(BX*BY)线程块4330，每个线程块4330包括但不限于(TX*TY)线程4340。线程4340在图43中被描绘为弯曲箭头。

在至少一个实施例中，网格4320被映射到可编程处理单元4220(1)，该可编程处理单元4220(1)包括但不限于计算单元4240(1)-4240(C)。在至少一个实施例中并且如图所示，将(BJ*BY)线程块4330映射到计算单元4240(1)，并且将其余线程块4330映射到计算单元4240(2)。在至少一个实施例中，每个线程块4330可以包括但不限于任意数量的线程束，并且每个线程束被映射到图42的不同的SIMD单元4250。

在至少一个实施例中，给定线程块4330中的线程束可以一起同步并通过关联的计算单元4240中包括的共享存储器4260进行通信。例如并且在至少一个实施例中，线程块4330(BJ，1)中的线程束可以一起同步并通过共享存储器4260(1)进行通信。例如并且在至少一个实施例中，线程块4330(BJ+1，1)中的线程束可以一起同步并通过共享存储器4260(2)进行通信。

图44示出了根据至少一个实施例如何将现有CUDA代码迁移至数据并行C++代码。数据并行C++(DPC++)可指代对单架构专有语言的开放、基于标准的替换，其允许开发者跨硬件目标(CPU和加速器，诸如GPU和FPGA)重新使用代码并且还针对特定加速器执行定制调谐。DPC++使用开发者可能熟悉的根据ISOC++的类似和/或相同的C和C++构建体。DPC++结合了来自Khronos组的标准SYCL以支持数据并行性和异构编程。SYCL是指建立在OpenCL的底层概念、可移植性和效率上的跨平台抽象层，其使得能够使用标准C++以“单源(single-source)”样式编写用于异构处理器的代码。SYCL可以实现单个源开发，其中C++模板函数可以包含主机代码和设备代码两者以构建使用OpenCL加速的复杂算法，并且然后在不同类型的数据上贯穿它们的源代码重复使用它们。

在至少一个实施例中，DPC++编译器用于编译DPC++源代码，该源代码可以跨不同的硬件目标部署。在至少一个实施例中，DPC++编译器用于生成可以跨不同的硬件目标部署的DPC++应用，并且DPC++兼容工具可以用于将CUDA应用迁移到DPC++中的多平台程序。在至少一个实施例中，DPC++基础工具包包括：用于跨不同的硬件目标部署应用的DPC++编译器；用于提高跨CPU、GPU和FPGA的生产率和性能的DPC++库；用于将CUDA应用迁移到多平台应用的DPC++兼容工具；和其任何合适的组合。

在至少一个实施例中，通过使用现代C++特征来表达与被称为数据并行(DataParallel)C++的编程语言的并行性，利用DPC++编程模型来简化与对CPU和加速器进行编程相关的一个或更多个方面。DPC++编程语言可以用于使用单个源语言对主机(例如，CPU)和加速器(例如，GPU或FPGA)的代码重用，其中，清楚地传达了执行和存储器依赖性。DPC++代码内的映射可以用于将应用转换成在最佳加速工作负荷的硬件或硬件设备组上运行。主机可用于简化设备代码的开发和调试，即使在不具有可用的加速器的平台上也是如此。

在至少一个实施例中，将CUDA源代码4400作为输入提供给DPC++兼容工具4402以生成人类可读DPC++4404。在至少一个实施例中，人类可读DPC++4404包括由DPC++兼容工具4402生成的内联评论，该内联评论指导开发者如何和/或在哪里修改DPC++代码以完成编码并调谐至所期望的性能4406，由此生成DPC++源代码4408。

在至少一个实施例中，CUDA源代码4400是或包括CUDA编程语言的人类可读源代码的集合。在至少一个实施例中，CUDA源代码4400是CUDA编程语言中的人类可读源代码。在至少一个实施例中，CUDA编程语言是C++编程语言的扩展，其包括但不限于用于定义设备代码和区分设备代码和主机代码的机制。在至少一个实施例中，设备代码是在编译之后在设备(例如，GPU或FPGA)上可执行并且可以包括能够在设备的一个或更多个处理器核上执行的一个或更多个可并行工作流的源代码。在至少一个实施例中，设备可为经优化用于并行指令处理的处理器，例如启用CUDA的GPU、GPU或另一GPGPU等。在至少一个实施例中，主机代码是在编译之后在主机上可执行的源代码。在至少一个实施例中，可以跨CPU和GPU/FPGA并行地执行主机代码和设备代码中的一些或全部。在至少一个实施例中，主机是被优化用于顺序指令处理的处理器，诸如CPU。结合图44描述的CUDA源代码4400可根据本文中别处讨论的那些CUDA源代码。

在至少一个实施例中，DPC++兼容工具4402是指可执行工具、程序、应用或用于促进CUDA源代码4400迁移到DPC++源代码4408的任何其他合适类型的工具。在至少一个实施例中，DPC++兼容工具4402是基于命令行的代码迁移工具，其可用作用于将现有CUDA源端口至DPC++的DPC++工具包的一部分。在至少一个实施例中，DPC++兼容工具4402将CUDA应用的一些或全部源代码从CUDA转换成DPC++，并且生成至少部分地以DPC++编写的所得文件，被称为人类可读DPC++4404。在至少一个实施例中，人类可读DPC++4404包括由DPC++兼容工具4402生成的评论，以指示用户干预可能是必要的地方。在至少一个实施例中，当CUDA源代码4400调用不具有类似DPC++API的CUDAAPI时，用户干预是必要的；稍后更详细地讨论需要用户干预的其他示例。

在至少一个实施例中，用于迁移CUDA源代码的工作流程4400(例如，应用或其部分)包括：创建一个或更多个编译数据库文件；使用DPC++兼容工具4402将CUDA迁移到DPC++；完成迁移并验证正确性，从而生成DPC++源代码4408；用DPC++编译器编译DPC++源代码4408，以生成DPC++应用。在至少一个实施例中，兼容性工具提供截取当生成文件(Makefile)执行时使用的命令并将它们存储在编译数据库文件中的实用程序。在至少一个实施例中，以JSON格式存储文件。在至少一个实施例中，拦截构建(intercept-built)的命令将生成文件(Makefile)命令转换成DPC兼容命令。

在至少一个实施例中，拦截构建是实用程序脚本，该实用程序脚本拦截构建过程以捕获编译选项、宏定义，并且包括路径，并且将该数据写入编译数据库文件中。在至少一个实施例中，编译数据库文件是JSON文件。在至少一个实施例中，DPC++兼容工具4402解析编译数据库并且在迁移输入源时应用选项。在至少一个实施例中，拦截构建的使用是可选的，但是高度推荐用于基于制作(Make)或CMake的环境。在至少一个实施例中，迁移数据库包括命令、目录和文件：命令可以包括必要的编译标志；目录可以包括到报头文件的路径；文件可以包括到CUDA文件的路径。

在至少一个实施例中，DPC++兼容工具4402通过在可能的地方生成DPC++将写入CUDA中的CUDA代码(例如，应用)迁移到DPC++。在至少一个实施例中，DPC++兼容工具4402可用作工具套件的一部分。在至少一个实施例中，DPC++工具包包括拦截构建工具。在至少一个实施例中，拦截构建工具创建编译数据库，其捕获用于迁移CUDA文件的编译命令。在至少一个实施例中，DPC++兼容工具4402使用由拦截构建工具生成的编译数据库来将CUDA代码迁移到DPC++。在至少一个实施例中，照原样迁移非CUDA C++代码和文件。在至少一个实施例中，DPC++兼容工具4402生成人类可读DPC++4404，该人类可读DPC++4404可以是如由DPC++兼容工具4402所生成的DPC++代码，该DPC++代码不能被DPC++编译器编译并且需要附加的管线系统来验证未被正确迁移的代码部分，并且可涉及手动干预(诸如由开发者)。在至少一个实施例中，DPC++兼容工具4402提供嵌入在代码中的提示或工具以帮助开发者手动地迁移不能自动迁移的附加代码。在至少一个实施例中，迁移是源文件、项目或应用的一次性活动。

在至少一个实施例中，DPC++兼容工具4402能够将CUDA代码的所有部分成功地迁移到DPC++，并且可以仅存在用于手动地验证和调整所生成的DPC++源代码的性能的可选步骤。在至少一个实施例中，DPC++兼容工具4402直接生成DPC++源代码4408，DPC++源代码4408由DPC++编译器编译，而不需要或利用人为干预来修改DPC++兼容工具4402生成的DPC++代码。在至少一个实施例中，DPC++兼容性工具生成可编译DPC++代码，这些代码可以由开发者出于性能、可读性、可维护性、其他各种考虑因素或其任何组合来可选地调整。

在至少一个实施例中，至少部分地使用DPC++兼容工具4402将一个或更多个CUDA源文件迁移到DPC++源文件。在至少一个实施例中，CUDA源代码包括一个或更多个报头文件，其可以包括CUDA报头文件。在至少一个实施例中，CUDA源文件包括可用于打印文本的头文件和头文件。在至少一个实施例中，向量添加内核CUDA源文件的一部分可以被写为或与以下各项相关：

#include

#include

#define VECTOR_SIZE 256

[]global__void VectorAddKernel(float*A,float*B,float*C)

{

A[threadIdx.x]＝threadIdx.x+1.0f；

B[threadIdx.x]＝threadIdx.x+1.0f；

C[threadIdx.x]＝A[threadIdx.x]+B[threadIdx.x]；

}

int main()

{

float*d_A,*d_B,*d_C；

cudaMalloc(&d_A,VECTOR_SIZE*sizeof(float))；

cudaMalloc(&d_B,VECTOR_SIZE*sizeof(float))；

cudaMalloc(&d_C,VECTOR_SIZE*sizeof(float))；

VectorAddKernel<<<1,VECTOR_SIZE>>>(d_A,d_B,d_C)；

float Result[VECTOR_SIZE]＝{}；

cudaMemcpy(Result,d_C,VECTOR_SIZE*sizeof(float),cudaMemcpyDeviceToHost)；

cudaFree(d_A)；

cudaFree(d_B)；

cudaFree(d_C)；

for(int i＝0；i

if(i％16＝＝0){

printf(" ")；

}

printf("％f",Result[i])；

}

return 0；

}

在至少一个实施例中并且结合以上呈现的CUDA源文件，DPC++兼容工具4402解析CUDA源代码并且用适当的DPC++和SYCL报头文件替换报头文件。在至少一个实施例中，DPC++报头文件包括助手声明。在CUDA中，存在线程ID的概念，并且相应地，在DPC++或SYCL中，针对每个元素，存在本地标识符。

在至少一个实施例中，并且结合以上呈现的CUDA源文件，存在初始化的两个向量A和B，并且将向量相加结果作为VectorAdKernel()的一部分放入向量C中。在至少一个实施例中，作为将CUDA代码迁移到DPC++代码的一部分，DPC++兼容工具4402通过本地ID将用于索引工作元素的CUDA线程ID转换成针对工作元素的SYCL标准寻址。在至少一个实施例中，可以优化由DPC++兼容工具4402生成的DPC++代码——例如，通过减少nd_item的维度，从而增加存储器和/或处理器利用率。

在至少一个实施例中，并且结合以上呈现的CUDA源文件，迁移存储器分配。在至少一个实施例中，依赖于诸如平台、设备、上下文和队列的SYCL概念，将cudaMalloc()迁移到设备和上下文被传递到的统一共享存储器SYCL调用malloc_device()。在至少一个实施例中，SYCL平台可以具有多个设备(例如，主机和GPU设备)；设备可以具有可以向其提交作业的多个队列；每个设备可以具有上下文；以及上下文可以具有多个设备并管理共享存储器对象。

在至少一个实施例中，并且结合以上呈现的CUDA源文件，主()函数调用或调用VectorAdKernel()以将两个向量A和B加在一起并且将结果存储在向量C中。在至少一个实施例中，调用VectorAdKernel()的CUDA代码被DPC++代码替换，以将内核提交至命令队列用于执行。在至少一个实施例中，命令组处理程序cgh传递提交至队列的数据、同步和计算，为调用VectorAdKernel()的工作组中的多个全局元素和多个工作项调用parallel_for。

在至少一个实施例中，并且结合以上呈现的CUDA源文件，将用于复制设备存储器然后针对向量A、B和C释放存储器的CUDA调用迁移到对应的DPC++调用。在至少一个实施例中，照原样迁移C++代码(例如，用于打印浮点变量的向量的标准ISOC++代码)，而不被DPC++兼容工具4402修改。在至少一个实施例中，DPC++兼容工具4402修改CUDA API用于存储器设置和/或主机调用以便在加速设备上执行内核。在至少一个实施例中并且结合以上呈现的CUDA源文件，将对应的人类可读DPC++4404(例如，其可以被编译)写为或与以下相关：

/>

/>

在至少一个实施例中，人类可读DPC++4404是指由DPC++兼容工具4402生成的输出并且可以按一种或另一种方式进行优化。在至少一个实施例中，由DPC++兼容工具4402生成的人类可读DPC++4404可在迁移之后由开发者手动编辑以使其更加可维护、性能或其他考虑。在至少一个实施例中，DPC++兼容工具4402生成的DPC++代码(如所公开的DPC++)可通过移除每个malloc_device()调用的重复调用get_current_device()和/或get_default_context()来优化。在至少一个实施例中，以上生成的DPC++代码使用可以被重构成仅使用单个维度的3维nd_range，从而减少存储器使用。在至少一个实施例中，开发人员可以手动编辑DPC++兼容工具4402生成的DPC++代码，从而用附件替换统一共享存储器的使用。在至少一个实施例中，DPC++兼容工具4402具有改变如何将CUDA代码迁移到DPC++代码的选项。在至少一个实施例中，DPC++兼容工具4402是冗长的，因为它正在使用通用模板来将CUDA代码迁移到DPC++代码，DPC++代码对于大量情况起作用。

在至少一个实施例中，CUDA到DPC++迁移工作流包括以下步骤：使用拦截构建脚本准备迁移；使用DPC++兼容工具4402执行CUDA项目到DPC++的迁移；人工审核和编辑迁移的源文件以完成和正确性；以及编译最终的DPC++代码以生成DPC++应用。在至少一个实施例中，在一个或更多个场景中可能需要手动检查DPC++源代码，这些场景包括但不限于：迁移的API不返回错误代码(CUDA代码可以返回错误代码，错误代码然后可以由应用消费，但SYCL使用异常来报告错误，并且因此不使用错误代码来表面错误)；DPC++不支持CUDA计算能力相关逻辑；不能移除声明。在至少一个实施例中，其中DPC++代码需要手动干预的场景可以包括但不限于：用(*，0)代码替换或评论的错误代码逻辑；等效DPC++API不可用；CUDA计算能力相关逻辑；硬件相关API(clock())；缺少特征不支持的API；执行时间测量逻辑；处理内置向量类型冲突；cuBLAS API的迁移；以及更多。

在至少一个实施例中，本文所述的一种或更多种技术利用oneAPI编程模型。在至少一个实施例中，oneAPI编程模型是指用于与各种计算加速器架构交互的编程模型。在至少一个实施例中，oneAPI指的是旨在与各种计算加速器架构交互的应用程序编程接口(API)。在至少一个实施例中oneAPI编程模型利用DPC++编程语言。在至少一个实施例中，DPC++编程语言是指用于数据并行编程生产力的高级语言。在至少一个实施例中，DPC++编程语言至少部分地基于C和/或C++编程语言。在至少一个实施例中，oneAPI编程模型是编程模型，诸如由加利福尼亚州圣塔克拉拉市的英特尔公司开发的那些。

在至少一个实施例中，oneAPI和/或oneAPI编程模型被用来与各种加速器、GPU、处理器和/或其变体、架构交互。在至少一个实施例中，oneAPI包括实现各种功能的库的集合。在至少一个实施例中，oneAPI至少包括oneAPIDPC++库、oneAPI数学内核库、oneAPI数据分析库、oneAPI深度神经网络库、oneAPI集体通信库、oneAPI线程构建块库、oneAPI视频处理库和/或其变体。

在至少一个实施例中，oneAPIDPC++库，也被称为oneDPL，是实现算法和函数以加速DPC++内核编程的库。在至少一个实施例中，oneDPL实现了一个或更多个标准模板库(STL)函数。在至少一个实施例中，oneDPL实现了一个或更多个并行STL函数。在至少一个实施例中，oneDPL提供了一组库类和函数，如并行算法、迭代器、函数对象类、基于范围的API和/或其变体。在至少一个实施例中，oneDPL实现了C++标准库的一个或更多个类和/或函数。在至少一个实施例中，oneDPL实现了一个或更多个随机数生成器函数。

在至少一个实施例中，oneAPI数学内核库，也被称为oneMKL，是实现各种数学函数和/或操作的各种优化和并行化例程的库。在至少一个实施例中，oneMKL实现了一个或更多个基本线性代数子程序(BLAS)和/或线性代数包(LAPACK)密集线性代数例程。在至少一个实施例中，oneMKL实现了一个或更多个稀疏BLAS线性代数例程。在至少一个实施例中，oneMKL实现了一个或更多个随机数生成器(RNG)。在至少一个实施例中，oneMKL实现了一个或更多个矢量数学(VM)例程，用于对矢量进行数学运算。在至少一个实施例中，oneMKL实现了一个或更多个快速傅里叶变换(FFT)函数。

在至少一个实施例中，oneAPI数据分析库，也被称为oneDAL，是实现各种数据分析应用和分布式计算的库。在至少一个实施例中，oneDAL实现了用于数据分析、批处理、在线处理和分布式处理的计算模式的预处理、变换、分析、建模、验证和决策的各种算法。在至少一个实施例中，oneDAL实现了各种C++和/或Java API以及与一个或更多个数据源的各种连接器。在至少一个实施例中，oneDAL实现了对传统C++接口的DPC++API扩展，并使GPU能够用于各种算法。

在至少一个实施例中，oneAPI深度神经网络库，也被称为oneDNN，是实现各种深度学习函数的库。在至少一个实施例中，oneDNN实现了各种神经网络、机器学习和深度学习函数、算法和/或其变体。

在至少一个实施例中，oneAPI集体通信库，也被称为oneCCL，是实现用于深度学习和机器学习工作负载的各种应用的库。在至少一个实施例中，oneCCL建立在较低级别的通信中间件上，如消息传递接口(MPI)和库结构(libfabrics)。在至少一个实施例中，oneCCL实现了一组深度学习特定的优化，如优先级排序、持久性操作、乱序执行和/或其变体。在至少一个实施例中，oneCCL实现了各种CPU和GPU函数。

在至少一个实施例中，oneAPI线程构建块库，也被称为oneTBB，是为各种应用实现各种并行化进程的库。在至少一个实施例中，oneTBB被用来在主机上进行基于任务的、共享的并行编程。在至少一个实施例中，oneTBB实现了通用并行算法。在至少一个实施例中，oneTBB实现了并发容器。在至少一个实施例中，oneTBB实现了可扩展存储器分配器。在至少一个实施例中，oneTBB实现了工作窃取任务调度器。在至少一个实施例中，oneTBB实现了低级别的同步基元。在至少一个实施例中，oneTBB是独立于编译器的并且可在各种处理器上使用的，例如GPU、PPU、CPU和/或其变体。

在至少一个实施例中，oneAPI视频处理库，也被称为oneVPL，是用于在一个或更多个应用程序中加速视频处理的库。在至少一个实施例中，oneVPL实现了各种视频解码、编码和处理函数。在至少一个实施例中，oneVPL实现了CPU、GPU和其他加速器上媒体管线的各种函数。在至少一个实施例中，OneVPL实现了以媒体为中心的和视频分析工作负载中的设备发现和选择。在至少一个实施例中，oneVPL实现了用于零拷贝缓冲区共享的API基元。

在至少一个实施例中，oneAPI编程模型利用DPC++编程语言。在至少一个实施例中，DPC++编程语言是包括但不限于功能类似的CUDA机制的版本以定义设备代码并区分设备代码和主机代码的编程语言。在至少一个实施例中，DPC++编程语言可以包括CUDA编程语言的功能子集。在至少一个实施例中，一个或更多个CUDA编程模型操作是利用使用DPC++编程语言的oneAPI编程模型执行的。

应当注意的是，虽然本文描述的示例实施例可能与CUDA编程模型有关，但是本文描述的技术可以与任何合适的编程模型(例如HIP、oneAPI和/或其变体)一起使用。

本公开的至少一个实施例可以根据以下条款进行描述：

1.一种处理器，包括：

一个或更多个电路，所述一个或更多个电路用于执行第一应用程序编程接口(API)以使图代码更新由另一个API所使用的信号量。

2.根据条款1所述的处理器，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行。

3.根据条款1-2中任一项所述的处理器，其中所述第一API用于向所述图代码添加信号量信号节点。

4.根据条款1-3中任一项所述的处理器，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述第一API用于至少部分地基于参数向所述图代码添加信号量信号节点，该参数指定向其添加所述信号量信号节点的图。

5.根据条款1-4中任一项所述的处理器，其中所述信号量由所述另一个API分配，并且所述第一API用于向所述图代码添加信号量信号节点，当所述信号量信号节点被执行时，所述图代码至少部分地基于所述信号量来执行信号操作。

6.根据条款1-5中任一项所述的处理器，其中所述第一API用于向所述图代码添加信号量信号节点，所述一个或更多个电路用于执行第二API以更新所述信号量信号节点，并且所述另一个API是第三API。

7.根据条款1-6中任一项所述的处理器，其中所述图代码是可执行图代码，并且所述第一API用于设置所述可执行图代码中的信号量信号节点的一个或更多个参数。

8.根据条款1-7中任一项的处理器，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，所述另一个API是图形渲染API，并且所述信号量是计数信号量。

9.一种系统，包括：

一个或更多个处理器，所述一个或更多个处理器用于执行第一应用程序编程接口(API)以使图代码更新由另一个API使用的信号量；以及一个或更多个存储器，所述一个或更多个存储器用于存储所述图代码。

10.根据条款9所述的系统，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述信号量由所述另一个API分配。

11.根据条款9-10中任一项所述的系统，其中所述第一API用于响应于用于获得所述一个或更多个参数的API调用而返回所述图代码中的信号量信号节点的一个或更多个参数。

12.根据条款9-11中任一项所述的系统，其中所述第一API用于向所述图代码添加信号量信号节点。

13.根据条款9-12中任一项所述的系统，其中所述一个或更多个存储器用于存储所述信号量，并且所述另一个API用于使用不包括在所述图代码中的代码。

14.根据条款9-13中任一项所述的系统，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述另一个API是图形渲染API。

15.一种机器可读介质，其上存储有第一应用程序编程接口(API)，所述第一API如果由一个或更多个处理器执行，则使图代码至少更新由另一个API所使用的信号量。

16.根据条款15所述的机器可读介质，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述信号量是由所述另一个API分配的二进制信号量。

17.根据条款15-16中任一项所述的机器可读介质，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述信号量是由所述另一个API分配的计数信号量。

18.根据条款15-17中任一项所述的机器可读介质，其中所述信号量由所述另一个API至少部分地基于不包括在所述图代码中的代码来分配，并且所述第一API用于向所述图代码添加信号量信号节点，当所述信号量信号节点被执行时，所述图代码改变所述信号量的值。

19.根据条款15-18中任一项所述的机器可读介质，其中所述第一API用于至少部分地基于指定向其添加所述信号量信号节点的图的第一参数、指定所述信号量信号节点的一个或更多个参数的第二参数以及指定所述信号量信号节点的一个或更多个依赖关系的第三参数来向所述图代码添加信号量信号节点。

20.根据条款15-19中任一项所述的机器可读介质，其中所述信号量是由所述另一个API至少部分地基于不包括在所述图代码中的代码而分配的计数信号量。

21.一种方法，包括：

至少部分地基于第一应用程序编程接口(API)，使图代码更新由另一个API使用的信号量。

22.根据条款21所述的方法，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述第一API用于向所述图代码添加信号量信号节点，该信号量信号节点改变所述信号量的值。

23.根据条款21-22中任一项所述的方法，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，所述信号量由所述另一个API分配，并且使所述图代码更新所述信号量包括：当所述图代码的信号量信号节点被执行时，使所述图代码改变所述信号量的值。

24.根据条款21-23中任一项所述的方法，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述另一个API使用不包括在所述图代码中的代码。

25.根据条款21-24中任一项所述的方法，其中所述方法进一步包括至少部分地基于所述图代码生成可执行图代码，以及设置所述可执行图代码的信号量信号节点的一个或更多个参数。

26.根据条款21-25中任一项所述的方法，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，所述信号量是由所述另一个API至少部分地基于不包括在所述图代码中的代码而分配的计数信号量，并且所述方法进一步包括：至少部分地基于所述第一API向所述图代码添加信号量信号节点，当所述信号量信号节点被执行时，所述图代码改变所述计数信号量的值。

27.一种处理器，包括：一个或更多个电路，所述一个或更多个电路用于执行第一应用程序编程接口(API)以使图代码等待由另一个API使用的信号量。

28.根据条款27所述的处理器，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行。

29.根据条款27-28中任一项所述的处理器，其中所述第一API用于向所述图代码添加信号量等待节点。

30.根据条款27-29中任一项所述的处理器，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述第一API用于至少部分地基于指定向其添加信号量等待节点的图的参数来向所述图代码添加所述信号量等待节点。

31.根据条款27-30中任一项所述的处理器，其中所述信号量由所述另一个API分配，并且所述第一API用于向所述图代码添加信号量等待节点，当所述信号量等待节点被执行时，所述图代码至少部分地基于所述信号量来执行等待操作。

32.根据条款27-31中任一项所述的处理器，其中所述第一API用于向所述图代码添加信号量等待节点，所述一个或更多个电路用于执行第二API以设置所述信号量等待节点的一个或更多个参数，并且所述另一个API是第三API。

33.根据条款27-32中任一项所述的处理器，其中所述图代码是可执行图代码，并且所述第一API用于设置所述可执行图代码中的信号量等待节点的一个或更多个参数。

34.根据条款27-33中任一项所述的处理器，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，所述另一个API是图形渲染API，并且所述信号量是计数信号量。

35.一种系统，包括：

一个或更多个处理器，所述一个或更多个处理器用于执行第一应用编程接口(API)以使图代码等待由另一个API使用的信号量；以及一个或更多个存储器，所述一个或更多个存储器用于存储所述图代码。

36.根据条款35所述的系统，其中所述信号量由所述另一个API分配，并且所述第一API用于设置所述图代码中的信号量等待节点的一个或更多个参数，所述图代码至少部分地基于所述信号量来执行一个或更多个等待操作。

37.根据条款35-36中任一项所述的系统，其中所述信号量由所述另一个API分配。

38.根据条款35-37中任一项所述的系统，其中所述第一API用于向所述图代码添加信号量等待节点。

39.根据条款35-38中任一项所述的系统，其中所述另一个API用于分配所述信号量并且所述一个或更多个存储器用于存储所述信号量。

40.根据条款35-39中任一项所述的系统，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，所述另一个API用于分配所述信号量，并且所述另一个API使用不包括在所述图代码中的代码。

41.一种机器可读介质，其上存储有第一应用程序编程接口(API)，所述第一API如果由一个或更多个处理器执行，则使图代码至少等待由另一个API使用的信号量。

42.根据条款41所述的机器可读介质，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述信号量是由所述另一个API分配的二进制信号量。

43.根据条款41-42中任一项所述的机器可读介质，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述信号量是由所述另一个API分配的计数信号量。

44.根据条款41-43中任一项所述的机器可读介质，其中所述信号量由所述另一个API至少部分地基于不包括在所述图代码中的代码来分配，并且所述第一API用于向所述图代码添加信号量等待节点，所述图代码至少部分地基于所述信号量的值来执行等待操作。

45.根据条款41-44中任一项所述的机器可读介质，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述信号量是二进制信号量。

46.根据条款41-45中任一项所述的机器可读介质，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述信号量是计数信号量。

47.一种方法，包括：

至少部分地基于第一应用程序编程接口(API)使图代码等待由另一个API使用的信号量。

48.根据条款47所述的方法，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述第一API用于向所述图代码添加信号量等待节点，所述图代码至少部分地基于所述信号量来执行等待操作。

49.根据条款47-48中任一项所述的方法，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，所述信号量由所述另一个API分配，并且所述图代码将等待继续进行，直到所述信号量为预定值。

50.根据条款47-49中任一项所述的方法，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，并且所述另一个API使用不包括在所述图代码中的代码。

51.根据条款47-50中任一项所述的方法，其中所述方法还包括：至少部分地基于所述图代码生成可执行图代码，以及设置所述可执行图代码的信号量等待节点的一个或更多个参数。

52.根据条款47-51中任一项所述的方法，其中所述图代码至少部分地由一个或更多个图形处理单元(GPU)执行，所述信号量是由所述另一个API至少部分地基于不包括在所述图代码中的代码而分配的计数信号量，并且所述方法还包括：至少部分地基于所述第一API来向所述图代码添加信号量等待节点，所述图代码至少部分地基于所述计数信号量的值来执行等待操作。

其他变型在本公开的精神内。因此，尽管公开的技术易于进行各种修改和替代构造，但是某些示出的其实施例在附图中示出并且已经在上面进行了详细描述。然而，应理解，无意将公开内容限制为所公开的一种或更多种特定形式，而是相反，其意图是涵盖落入如所附权利要求书所定义的本公开内容的精神和范围内的所有修改、替代构造和等同物。

除非另有说明或显然与上下文矛盾，否则在描述所公开的实施例的上下文中(特别是在所附权利要求的上下文中)，术语“一”和“一个”和“该”以及类似指代的使用应被解释为涵盖单数和复数，而不是作为术语的定义。除非另有说明，否则术语“包括”、“具有”、“包含”和“含有”应被解释为开放式术语(意味着“包括但不限于”)。术语“连接”(在未经修改时指的是物理连接)应解释为部分或全部包含在内、附接到或连接在一起，即使有某些介入。除非本文另外指出，否则本文中对数值范围的引用仅旨在用作分别指代落入该范围内的每个单独值的简写方法，并且每个单独值都被并入说明书中，就如同其在本文中被单独叙述一样。除非另外指出或与上下文矛盾，否则术语“集”(例如“项目集”)或“子集”的使用应解释为包括一个或更多个成员的非空集合。此外，除非另外指出或与上下文矛盾，否则术语相应集的“子集”不一定表示对应集的适当子集，而是子集和对应集可以相等。

除非以其他方式明确指出或与上下文明显矛盾，否则诸如“A，B和C中的至少一个”或“A，B与C中的至少一个”形式的短语之类的连接语在上下文中理解为通常用来表示项目、条款等，其可以是A或B或C，也可以是A和B和C集的任何非空子集。例如，在具有三个成员的集的说明性示例中，连接短语“A，B和C中的至少一个”和“A，B与C中的至少一个”是指以下任意集：{A}，{B}，{C}，{A，B}，{A，C}，{B，C}，{A，B，C}。因此，这种连接语言通常不旨在暗示某些实施例要求存在A中的至少一个，B中的至少一个和C中的至少一个。另外，除非另有说明或与上下文矛盾，否则术语“多个”表示复数的状态(例如，“多个项目”表示多个项目)。多个项目中项目的数量至少为两个，但如果明确指示或通过上下文指示，则可以更多。此外，除非另有说明或从上下文中可以清楚得知，否则短语“基于”是指“至少部分地基于”而不是“仅基于”。

除非本文另外指出或与上下文明显矛盾，否则本文描述的过程的操作可以任何合适的顺序执行。在至少一个实施例中，诸如本文所述的那些过程(或其变形和/或其组合)之类的过程在配置有可执行指令的一个或更多个计算机系统的控制下执行，并且被实现为代码(例如，可执行指令，一个或更多个计算机程序或一个或更多个应用程序)，该代码通过硬件或其组合在一个或更多个处理器上共同执行。在至少一个实施例中，代码以例如计算机程序的形式存储在计算机可读存储介质上，该计算机程序包括可由一个或更多个处理器执行的多个指令。在至少一个实施例中，计算机可读存储介质是非暂时性计算机可读存储介质，其排除了暂时性信号(例如，传播的瞬态电或电磁传输)，但在瞬态信号收发器内包括非暂时性数据存储电路(例如，缓冲区、高速缓存和队列)。在至少一个实施例中，代码(例如，可执行代码或源代码)被存储在其上存储有可执行指令的一组一个或更多个非暂时性计算机可读存储介质(或用于存储可执行指令的其他存储器)上，该可执行指令在由计算机系统的一个或更多个处理器执行时(即，作为被执行的结果)，使得计算机系统执行本文所述的操作。在至少一个实施例中，一组非暂时性计算机可读存储介质包括多个非暂时性计算机可读存储介质，并且多个非暂时性计算机可读存储介质中的个体非暂时性存储介质中的一个或更多个缺少全部代码，而是多个非暂时性计算机可读存储介质共同存储全部代码。在至少一个实施例中，可执行指令被执行，以使得不同的指令由不同的处理器执行，例如，非暂时性计算机可读存储介质存储指令，并且主中央处理单元(“CPU”)执行一些指令，而图形处理单元(“GPU”)执行其他指令。在至少一个实施例中，计算机系统的不同组件具有单独的处理器，并且不同的处理器执行指令的不同子集。

因此，在至少一个实施例中，计算机系统被配置为实现单独地或共同地执行本文所述的过程的操作的一个或更多个服务，并且这样的计算机系统被配置有使能实施操作的适用的硬件和/或软件。此外，实现本公开的至少一个实施例的计算机系统是单个设备，并且在另一实施例中是分布式计算机系统，其包括以不同方式操作的多个设备，使得分布式计算机系统执行本文所述的操作，并且使得单个设备不执行所有操作。

本文提供的任何和所有示例或示例语言(例如，“诸如”)的使用仅旨在更好地阐明本公开的实施例，并且不对公开的范围构成限制，除非另有要求。说明书中的任何语言都不应被解释为表示任何未要求保护的要素对于实践公开内容是必不可少的。

本文引用的所有参考文献，包括出版物、专利申请和专利，均通过引用并入本文，其程度就如同每个参考文献被单独且具体地指示为以引用的方式并入本文并且其全部内容在本文中阐述一样。

在说明书和权利要求中，可以使用术语“耦合”和“连接”以及它们的派生词。应当理解，这些术语可能不旨在作为彼此的同义词。相反，在特定示例中，“连接”或“耦合”可用于指示两个或更多个元件彼此直接或间接物理或电接触。“耦合”也可能意味着两个或更多个元素彼此不直接接触，但仍彼此协作或交互。

除非另有明确说明，否则可以理解，在整个说明书中，诸如“处理”、“计算”、“计算”、“确定”等之类的术语，是指计算机或计算系统或类似的电子计算设备的动作和/或过程，其将计算系统的寄存器和/或存储器中表示为物理量(例如电子)的数据处理和/或转换为类似表示为计算系统的存储器、寄存器或其他此类信息存储、传输或显示设备中的物理量的其他数据。

以类似的方式，术语“处理器”可以指处理来自寄存器和/或存储器的电子数据并将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或存储器的一部分。作为非限制性示例，“处理器”可以是CPU或GPU。“计算平台”可以包括一个或更多个处理器。如本文所使用的，“软件”进程可以包括例如随时间执行工作的软件和/或硬件实体，诸如任务、线程和智能代理。同样，每个过程可以指代多个过程，以连续地或间歇地顺序地或并行地执行指令。术语“系统”和“方法”在本文中可以互换使用，只要系统可以体现一种或更多种方法，并且方法可以被认为是系统。

在至少一个实施例中，算术逻辑单元是一组组合逻辑电路，其采用一个或更多个输入来产生结果。在至少一个实施例中，算术逻辑单元被处理器用于实现数学运算，如加法、减法或乘法。在至少一个实施例中，算术逻辑单元被用于实现逻辑运算，如逻辑与/或(AND/OR)或异或(XOR)。在至少一个实施例中，算术逻辑单元是无状态的，由物理开关元件制成，如半导体晶体管排列形成逻辑门。在至少一个实施例中，算术逻辑单元可以利用相关时钟作为有状态逻辑电路在内部运行。在至少一个实施例中，算术逻辑单元可被构造为异步逻辑电路，在相关的寄存器组中不维护其内部状态。在至少一个实施例中，算术逻辑单元被处理器用于结合存储在处理器的一个或更多个寄存器中的操作数，并产生可由处理器在另一个寄存器或存储器位置中存储的输出。

在至少一个实施例中，作为处理由处理器检索的指令的结果，处理器将一个或更多个输入或操作数呈现给算术逻辑单元，使得算术逻辑单元至少部分地基于提供给算术逻辑单元的输入的指令代码产生结果。在至少一个实施例中，由处理器提供给ALU的指令代码至少部分地基于处理器执行的指令。在至少一个实施例中，ALU中的组合逻辑处理输入并产生输出，该输出被置于处理器内的总线上。在至少一个实施例中，处理器在输出总线上选择目标寄存器、存储器位置、输出设备或输出存储位置，以便对处理器进行时钟控制导致ALU产生的结果被发送到所需位置。

在本文件中，可以参考获得、获取、接收或将模拟或数字数据输入子系统、计算机系统或计算机实现的机器中。可以通过多种方式来完成获得、获取、接收或输入模拟和数字数据的过程，例如通过接收作为函数调用或对应用程序编程接口的调用的参数的数据。在一些实现方式中，可以通过经由串行或并行接口传输数据来完成获得、获取、接收或输入模拟或数字数据的过程。在另一实现方式中，可以通过经由计算机网络将数据从提供实体传输到获取实体来完成获得、获取、接收或输入模拟或数字数据的过程。也可以参考提供、输出、传送、发送或呈现模拟或数字数据。在各种示例中，提供、输出、传送、发送或呈现模拟或数字数据的过程可以通过将数据作为函数调用的输入或输出参数、应用程序编程接口或进程间通信机制的参数进行传输来实现。

尽管上面的讨论阐述了所描述的技术的示例实现，但是其他架构可以用于实现所描述的功能，并且旨在落入本公开的范围内。此外，尽管出于讨论的目的在上面定义了具体的职责分配，但是根据情况，可以以不同的方式分配和划分各种功能和职责。

此外，尽管已经用特定于结构特征和/或方法动作的语言描述了主题，但是应当理解，所附权利要求书所要求保护的主题不必限于所描述的特定特征或动作。而是，公开了特定的特征和动作作为实现权利要求的示例形式。