显示装置

本申请是申请日为2017年2月27日、申请号为201710106783.5且名称为“显示装置”的发明的分案申请。

相关申请的交叉引用

本申请要求于2016年2月29日向韩国知识产权局提交的韩国专利申请第10-2016-0024724号及于2016年5月20日向韩国知识产权局提交的韩国专利申请第10-2016-0062319号的优先权，其全部内容通过引证结合于此。

技术领域

本发明的示例性实施方式涉及显示装置。

背景技术

诸如有机发光装置的显示装置可以包括两个电极和插入在两个电极之间的有机发光层。可以将从一个电极注入的电子与从另一电极注入的空穴进行组合，以形成激子。当激子释放能量时，有机发光装置可以发射光。

有机发光装置还可以包括多个像素，每个像素均包括有机发光二极管。像素中的每个可以包括配线和与配线连接的多个薄膜晶体管，以驱动像素的有机发光二极管。

有机发光装置可以进一步包括扫描驱动器、发光驱动器以及数据驱动器。当这些驱动器安装在面板上时，可能增加面板的死区。

发明内容

根据本发明的一个示例性实施方式，显示装置可以包括：基板，包括第一像素区和第二像素区，其中，第二像素区位于第一像素区的一侧；第一像素，位于第一像素区内并且连接至第一扫描线；以及第二像素，位于第二像素区内并且连接至第二扫描线，其中，第一像素和第二像素包括在第一方向上延伸的像素行，并且第二扫描线中的至少一条相对于第一方向倾斜。

基板可以进一步包括：第一外围区，位于第一像素区的外侧；第二外围区，位于第二像素区的外侧；第一扫描级，位于第一外围区内并且连接至第一扫描线；以及第二扫描级，位于第二外围区内并且连接至第二扫描线。

第一扫描线可以从第一扫描级的输出端子与第一方向平行延伸。

第二外围区可以具有弯曲形状。

在布置于第二像素区内的像素行中设置的像素的数量可以比在布置于第一像素区内的像素行中设置的像素的数量少。

在布置于第二像素区内的像素行中，远离第一像素区的像素行可以包括较少数量的像素。

第二像素区可以具有比第一像素区小的面积并且第二像素区的拐角部分具有弯曲形状。

第二扫描级输出端子沿与第一方向相交的第二方向的位置不同于通过对应的第二扫描线连接至第二扫描级的第二像素中的每个的扫描信号输入端子的位置。

根据本发明的一个示例性实施方式，显示装置可以包括：基板，包括第一像素区和第二像素区，其中，第二像素区位于第一像素区的一侧；第一像素，位于第一像素区内并且连接至第一扫描线；以及第二像素，位于第二像素区内并且连接至第二扫描线，其中，其中布置有第一像素的第一像素行在第一方向上延伸并且位于第一像素区内，并且其中布置有第二像素的第二像素行在第一方向上延伸并且位于第二像素区内，并且连接至第二像素行中的最外面的第二像素的第二扫描线的长度大于连接至第一像素行中的最外面的第一像素的第一扫描线的长度。

连接至第二像素行中的最外面的第二像素的第二扫描线的长度可以随着第二像素行远离第一像素区而增加。

第二像素区可以具有比第一像素区小的面积，并且可以具有弯曲形状的拐角部分。

其中在与第一方向相交的第二方向上布置第一像素和第二像素的像素列可以位于第一像素区和第二像素区内，并且在第二方向上延伸的数据线可以连接至像素列中的每个。

基板可以进一步包括：第一外围区，位于第一像素区的外侧；第二外围区，位于第二像素区的外侧；第一扫描级，位于第一外围区内并且连接至第一扫描线；以及第二扫描级，位于第二外围区内并且连接至第二扫描线。

第二外围区可以具有弯曲形状。

第二扫描线与数据线之间的重叠区可以形成在第二扫描级与第二像素之间的区域内。

多个第一重叠区可以形成在第二扫描线中的第一个第二扫描线与数据线之间；多个第二重叠区可以形成在第二扫描线中的第二个第二扫描线与数据线之间；并且第一个第二扫描线可以比第二个第二扫描线接近第一像素区。

第二重叠区的面积之和可以大于第一重叠区的面积之和。

第一重叠区的数量可以小于第二重叠区的数量。

根据本发明的一个示例性实施方式，显示装置可以包括：基板，包括第一像素区和第二像素区，其中，第二像素区邻近于第一像素区，其中，第二像素区的拐角具有弯曲形状；基板进一步包括与第二像素区邻近并且具有弯曲形状的第一外围区；其中，第一外围区包括多个扫描驱动器，并且第二像素区包括布置在像素行中的多个像素；其中，从与第一像素区邻近的扫描驱动器至对应像素的距离小于从远离第一像素区的扫描驱动器至对应像素的距离。

第二像素区中的信号线与数据线之间的重叠的量随着从第一像素区远离而增加。

附图说明

通过参考附图对本发明的示例性实施方式进行详细描述，本发明的以上和其他特征将变得更为显而易见。

图1是示出根据本发明的一个示例性实施方式的基板的示图。

图2是示出根据本发明的一个示例性实施方式的有机发光显示装置的示图。

图3是示出根据本发明的一个示例性实施方式的有机发光显示装置的示图。

图4是示出根据本发明的一个示例性实施方式的图3中所示的第一像素的示图。

图5是示出根据本发明的一个示例性实施方式的驱动器的示图。

图6是示出根据本发明的一个示例性实施方式的图5中所示的扫描级的电路图。

图7是示出根据本发明的一个示例性实施方式的图6中所示的驱动扫描级的方法的波形图。

图8是示出根据本发明的一个示例性实施方式的扫描驱动器的示图。

图9是示出根据本发明的一个示例性实施方式的图8中所示的发光级的电路图。

图10是示出根据本发明的一个示例性实施方式的图9中所示的驱动发光级的方法的波形图。

图11是根据本发明的一个示例性实施方式的图2中所示的有机发光显示装置的区域A的放大图。

图12是根据本发明的一个示例性实施方式的图11中所示的有机发光显示装置中位于第二像素区和第二外围区内的部件的部分的放大图。

具体实施方式

现将参考附图更为全面地描述本发明，在附图中示出了本发明的示例性实施方式。

当诸如层、膜、区域、或板的元件被称为位于另一元件“上”时，其可以直接位于另一元件上或通过中间插入的一个或多个中间元件位于另一元件上。在附图中，相同的参考标号指代相同的部件。

在下文中，将参考附图详细描述根据本发明的一个示例性实施方式的有机发光显示装置。

根据本发明的一个示例性实施方式，提供一种能够使得死区最小化的显示装置。

图1是示出根据本发明的一个示例性实施方式的基板100的示图。

参考图1，基板100可以包括像素区AA1和AA2以及外围区NA1和NA2。

多个像素PXL1和PXL2可以位于像素区AA1和AA2中，使得在像素区AA1和AA2上可以显示图像。因此，像素区AA1和AA2可以被称为显示区。

诸如驱动器或配线的用于驱动像素PXL1和PXL2的部件可以位于外围区NA1和NA2中。因为像素PXL1和PXL2不存在于外围区NA1和NA2中，所以外围区NA1和NA2可以被称为非显示区。

例如，外围区NA1和NA2可以存在于像素区AA1和AA2的外侧并且包围像素区AA1和AA2的至少部分。

像素区AA1和AA2可以包括第一像素区AA1和位于第一像素区AA1的一侧的第二像素区AA2。

第一像素区AA1可以具有比第二像素区AA2更大的面积。

外围区NA1和NA2可以包括第一外围区NA1和第二外围区NA2。

第一外围区NA1可以位于第一像素区AA1附近并且包围第一像素区AA1的至少一部分。

第二外围区NA2可以位于第二像素区AA2附近并且包围第二像素区AA2的至少一部分。

像素PXL1和PXL2可以包括第一像素PXL1和第二像素PXL2。

例如，第一像素PXL1可以位于第一像素区AA1内，并且第二像素PXL2可以位于第二像素区AA2内。

像素PXL1和PXL2可以响应位于外围区NA1和NA2中的驱动器的控制发射具有预定亮度的光。像素PXL1和PXL2可以包括有机发光二极管。

基板100可以具有各种形状，以使得可以设置上述像素区AA1和AA2与外围区NA1和NA2。

例如，如图1所示，基板100可以包括两个方角和两个圆角。

然而，本发明不限于此。换言之，基板100可以包括四个圆角，使得上圆角和下圆角可以具有不同的曲率。

如图1所示，基板100中与第二外围区NA2和第二像素区AA2对应的下拐角部分可以具有预定曲率的弯曲形状。然而，基板100的下拐角部分也可以具有诸如角形状的各种形状。

当第二像素区AA2和第二外围区NA2的拐角部分弯曲时，位于第二像素区AA2内的第二像素PXL2可以与位于第一像素区AA1内的第一像素PXL1以不同的方式布置。下面将描述第二像素PXL2的布置。

基板100可以包括诸如玻璃或树脂的绝缘材料。此外，基板100可以包括具有柔性的材料，使得基板100可以弯曲或折叠。基板100可以具有单层结构或多层结构。

例如，基板100可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸酯纤维素以及纤维素乙酸丙酸酯中的至少一个。

然而，基板100可以包括除上述材料之外的各种材料。例如，基板100可以包括纤维玻璃增强塑料(FRP)。

图2是示出根据本发明的一个示例性实施方式的有机发光显示装置的示图。

参考图2，根据本发明的一个示例性实施方式的有机发光显示装置可以包括基板100、第一像素PXL1、第二像素PXL2、扫描驱动器210、发光驱动器310以及数据驱动器400。

第一像素PXL1可以位于第一像素区AA1内。第一像素PXL1中的每个均可以连接至第一扫描线S1i、第一发光控制线E1i以及数据线D。

第二像素PXL2可以位于第二像素区AA2内。第二像素PXL2中的每个均可以连接至第二扫描线S2i、第二发光控制线E2i以及数据线D。此处，i是自然数。例如，参考字符S1i可以指多个第一扫描线之中的第i条第一扫描线。

扫描驱动器210可以将扫描信号供应至第一扫描线S1i和第二扫描线S2i。换言之，扫描驱动器210可以驱动第一像素PXL1和第二像素PXL2。扫描驱动器210可以位于第一外围区NA1和第二外围区NA2内。

扫描驱动器210在第二外围区NA2内可以具有弯曲形状，以与布置有扫描驱动器210的第二外围区NA2的拐角部分的形状对应。

发光驱动器310可以将发光控制信号供应至第一发光控制线E1i和第二发光控制线E2i。换言之，发光驱动器310可以驱动第一像素PXL1和第二像素PXL2。发光驱动器310可以位于第一外围区NA1和第二外围区内NA2。

发光驱动器310在第二外围区NA2中可以具有弯曲形状，以与布置有发光驱动器310的第二外围区NA2的拐角部分的形状对应。

此外，图2示出了发光驱动器310可以与扫描驱动器210独立定位。然而，本发明不限于此。例如，发光驱动器310可以与扫描驱动器210组合在单个装置中。

数据驱动器400可以通过数据线D将数据信号供应至第一像素PXL1和第二像素PXL2。

在图2中，可以进一步包括被配置为将预定控制信号供应至扫描驱动器210、发光驱动器310以及数据驱动器400的定时控制器。

图3是示出根据本发明构思的示例性实施方式的有机发光显示装置的细节图。

参考图3，根据本发明的一个示例性实施方式的有机发光显示装置可以包括扫描驱动器210、发光驱动器310、数据驱动器400、定时控制器180、第一像素PXL1以及第二像素PXL2。

第一像素PXL1可以位于通过第一扫描线S11、S12、...、第一发光控制线E11、E12、...以及数据线D1至Dm划分的第一像素区AA1内。当从第一扫描线S11、S12、...供应扫描信号时，第一像素PXL1可以从数据线D1至Dm接收数据信号。接收数据信号的第一像素PXL1可以经由有机发光二极管控制从第一电源ELVDD流至第二电源ELVSS的电流的量。

第二像素PXL2可以位于通过第二扫描线S21、...、第二发光控制线E21、...以及数据线D1至Dm划分的第二像素区AA2内。当从第二扫描线S21、...供应扫描信号时，第二像素PXL2可以从数据线D1至Dm接收数据信号。接收数据信号的第二像素PXL2可以经由有机发光二极管控制从第一电源ELVDD流至第二电源ELVSS的电流的量。

为便于说明，图3示出了以单个像素行布置的第二像素PXL2。然而，本发明不限于此。例如，第二像素PXL2可以布置在不同的行内，使得可以形成多个第二扫描线S2i和多个发光控制线E2i。

扫描驱动器210可以响应于来自定时控制器180的第一栅极控制信号GCS1将扫描信号供应至第一扫描线S11、S12、...与第二扫描线S21、...。例如。扫描驱动器210可以将扫描信号顺序地供应至第一扫描线S11、S12、...与第二扫描线S21、...。当扫描信号顺序地供应至第一扫描线S11、S12、...与第二扫描线S21、...时，可以以水平线为单位顺序地选择第一像素PXL1和第二像素PXL2。可以通过薄膜工艺将扫描驱动器210安装在基板100上。此外，扫描驱动器210可以安装在基板100的两侧，第一像素区AA1和第二像素区AA2介于其间。

发光驱动器310可以响应于来自定时控制器180的第二栅极控制信号GCS2将发光控制信号供应至第一发光控制线E11、E12、...与第二发光控制线E21、...。例如，发光驱动器310可以将发光控制信号顺序地供应至第一发光控制线E11、E12、...和第二发光控制线E21、...。发光控制信号可以用于控制像素PXL的发光时间。PXL可以用于指代像素PXL1和PXL2中的至少一个。可以将发光控制信号设置成具有比扫描信号更大的宽度。

可以将发光控制信号设置成栅极截止电压(例如高压)，使得可以截止像素PXL1和PXL2中包括的晶体管，并且可以将扫描信号设置成栅极导通电压(例如低压)，使得可以导通像素PXL1和PXL2中包括的晶体管。

数据驱动器400可以响应于数据控制信号DCS将数据信号供应至数据线D1至Dm。供应至数据线D1至Dm的数据信号可以供应至通过扫描信号选择的像素PXL1和PXL2。图3示出了位于第一像素区AA1下方的数据驱动器400。然而，本发明不限于此。例如，数据驱动器400可以位于第一像素区AA1上方。

定时控制器180可以将基于外部供应的定时信号而生成的栅极控制信号GCS1和GCS2供应至扫描驱动器210和发光驱动器310，并且将数据控制信号DCS供应至数据驱动器400。

栅极控制信号GCS1和GCS2中的每个均可以包括起始脉冲和时钟信号。起始脉冲可以控制第一扫描信号或第一发光控制信号的定时。时钟信号可以用于使起始脉冲移位。

数据控制信号DCS可以包括源起始脉冲和时钟信号。源起始脉冲可以控制数据的采样起始点。时钟信号可以用于控制采样操作。

图4是示出根据本发明的一个示例性实施方式的图3中所示的第一像素的示图。为便于说明，图4示出了耦接至第m条数据线Dm和第i条第一扫描线S1i的第一像素。

参考图4，第一像素PXL1可以包括有机发光二极管OLED、第一晶体管T1至第七晶体管T7以及储存电容器Cst。

有机发光二极管OLED的阳极可以通过第六晶体管T6耦接至第一晶体管T1，并且有机发光二极管OLED的阴极可以耦接至第二电源ELVSS。有机发光二极管OLED可以响应于从第一晶体管T1供应的电流的量生成具有预定亮度的光。

可以将第一电源ELVDD设置成比第二电源ELVSS具有更高的电压，使得电流可以流过有机发光二极管OLED。

第七晶体管T7可以耦接在初始化电源Vint与有机发光二极管OLED的阳极之间。此外，第七晶体管T7的栅电极可以耦接至第(i+1)条第一扫描线S1i+1。当扫描信号供应至第(i+1)条第一扫描线S1i+1时，可以导通第七晶体管T7以将初始化电源Vint的电压供应至有机发光二极管OLED。可以将初始化电源Vint设置成比数据信号具有更低的电压。

第六晶体管T6可以耦接在第一晶体管T1与有机发光二极管OLED之间。此外，第六晶体管T6的栅电极可以耦接至第i条第一发光控制线E1i。当发光控制信号供应至第i条第一发光控制线E1i时，可以截止第六晶体管T6，并且当发光控制信号没有供应至第一发光控制线E1i时，可以导通第六晶体管T6。

第五晶体管T5可以耦接在第一电源ELVDD与第一晶体管T1之间。此外，第五晶体管T5的栅电极可以耦接至第i条第一发光控制线E1i。当发光控制信号供应至第i条第一发光控制线E1i时，可以截止第五晶体管T5，并且当发光控制信号没有供应至第i条发光控制线E1i时，可以导通第五晶体管T5。

第一晶体管T1(例如驱动晶体管)的第一电极可以通过第五晶体管T5耦接至第一电源ELVDD，并且第一晶体管T1的第二电极可以经由第六晶体管T6耦接至有机发光二极管OLED的阳极。此外，第一晶体管T1的栅电极可以耦接至第十节点N10。第一晶体管T1可以响应于第十节点N10的电压而控制从第一电源ELVDD经由有机发光二极管OLED流至第二电源ELVSS的电流的量。

第三晶体管T3可以耦接在第一晶体管T1的第二电极与第十节点N10之间。此外，第三晶体管T3的栅电极可以耦接至第i条第一扫描线S1i。当扫描信号供应至第i条第一扫描线S1i时，可以导通第三晶体管T3以将第一晶体管T1的第二电极电连接至第十节点N10。因此，当第三晶体管T3导通时，可以以二极管形式连接第一晶体管T1。

第四晶体管T4可以耦接在第十节点N10与初始化电源Vint之间。此外，第四晶体管T4的栅电极可以耦接至第(i-1)条第一扫描线S1i-1。当扫描信号供应至第(i-1)条第一扫描线S1i-1时，可以导通第四晶体管T4以将初始化电源Vint的电压供应至第十节点N10。

第二晶体管T2可以耦接在第m条数据线Dm与第一晶体管T1的第一电极之间。此外，第二晶体管T2的栅电极可以耦接至第i条第一扫描线S1i。当扫描信号供应至第i条第一扫描线S1i时，可以导通第二晶体管T2，以将第m条数据线Dm电连接至第一晶体管T1的第一电极。

储存电容器Cst可以耦接在第一电源ELVDD与第十节点N10之间。储存电容器Cst可以储存与数据信号和第一晶体管T1的阈值电压对应的电压。

第二像素PXL2与第一像素PXL1可以具有基本上相同的电路配置。因此，将省去对第二像素PXL2的详细描述。

图5是示出根据本发明的一个示例性实施方式的扫描驱动器的示图。为便于说明，图5示出了四个扫描级。

参考图5，根据本发明的一个示例性实施方式的扫描驱动器210可以包括多个扫描级SST1至SST4。扫描级SST1至SST4中的每个均可以连接至第一扫描线S11至S14中的一条并且响应于第一时钟信号CLK1和第二时钟信号CLK2而被驱动。扫描级SST1至SST4可以具有相同的电路配置。

扫描级SST1至SST4中的每个均可以包括第一输入端子1001至第三输入端子1003以及输出端子1004。

扫描级SST1至SST4中的每个的第一输入端子1001可以从先前扫描级接收输出信号(例如扫描信号)或第一起始脉冲SSP1。例如，第一扫描级SST1的第一输入端子1001可以接收第一起始脉冲SSP1，并且扫描级SST2至SST4中的每个的第一输入端子1001可以从先前扫描级接收输出信号。

第j个扫描级SSTj的第二输入端子1002可以接收第一时钟信号CLK1，其中，j是奇数或偶数。第j个扫描级SSTj的第三输入端子1003可以接收第二时钟信号CLK2。第(j+1)个扫描级SSTj+1的第二输入端子1002可以接收第二时钟信号CLK2，并且第(j+1)个扫描级SSTj+1的第三输入端子1003可以接收第一时钟信号CLK1。

第一时钟信号CLK1与第二时钟信号CLK2可以具有相同的周期并且彼此的相位可以彼此不重叠。例如，当其中扫描信号供应至第一扫描线S1i的周期是单个水平周期1H时，时钟信号CLK1和CLK2可以各自具有2H的周期并且可以被在不同的水平周期内供应。

此外，扫描级SST1至SST4中的每个可以接收第一电源VDD和第二电源VSS。可以将第一电源VDD设置成栅极截止电压(例如高压)，并且可以将第二电源VSS设置成栅极导通电压(例如低压)。

图6是示出根据本发明的一个示例性实施方式的图5中所示的扫描级的电路图。为便于说明，图6示出了第一扫描级SST1和第二扫描级SST2。

参考图6，根据本发明的一个示例性实施方式的第一扫描级SST1可以包括第一驱动器1210、第二驱动器1220、输出单元1230(或缓冲器)以及第一晶体管M1。

输出单元1230可以响应于第一节点N1和第二节点N2的电压而控制供应至输出端子1004的电压。输出单元1230可以包括第五晶体管M5和第六晶体管M6。

第五晶体管M5可以位于第一电源VDD与输出端子1004之间并且具有连接至第一节点N1的栅电极。第五晶体管M5可以响应于施加至第一节点N1的电压而控制第一电源VDD与输出端子1004之间的连接。

第六晶体管M6可以位于输出端子1004与第三输入端子1003之间并且具有耦接至第二节点N2的栅电极。第六晶体管M6可以响应于施加至第二节点N2的电压而控制输出端子1004与第三输入端子1003之间的连接。输出单元1230可以作为缓冲器被驱动。此外，第五晶体管M5和/或第六晶体管M6可以由彼此平行连接的多个晶体管构成。

第一驱动器1210可以响应于供应至第一输入端子1001至第三输入端子1003的信号而控制第三节点N3的电压。第一驱动器1210可以包括第二晶体管M2至第四晶体管M4。

第二晶体管M2可以插入在第一输入端子1001与第三节点N3之间，并且第二晶体管M2的栅电极可以耦接至第二输入端子1002。第二晶体管M2可以响应于供应至第二输入端子1002的信号而控制第一输入端子1001与第三节点N3之间的连接。

第三晶体管M3和第四晶体管M4可以串联连接在第三节点N3与第一电源VDD之间。例如，第三晶体管M3可以位于第四晶体管M4与第三节点N3之间，并且第三晶体管M3的栅电极可以耦接至第三输入端子1003。第三晶体管M3可以响应于供应至第三输入端子1003的信号而控制第四晶体管M4与第三节点N3之间的连接。

第四晶体管M4可以位于第三晶体管M3与第一电源VDD之间，并且第四晶体管M4的栅电极可以耦接至第一节点N1。第四晶体管M4可以响应于第一节点N1的电压而控制第三晶体管M3与第一电源VDD之间的连接。

第二驱动器1220可以响应于第二输入端子1002和第三节点N3的电压而控制第一节点N1的电压。第二驱动器1220可以包括第七晶体管M7、第八晶体管M8、第一电容器C1以及第二电容器C2。

第一电容器C1可以耦接在第二节点N2与输出端子1004之间。可以利用与第六晶体管M6的导通状态和截止状态对应的电压对第一电容器C1充电。

第二电容器C2可以耦接在第一节点N1与第一电源VDD之间。可以利用施加至第一节点N1的电压对第二电容器C2充电。

第七晶体管M7可以位于第一节点N1与第二输入端子1002之间，并且第七晶体管M7的栅电极可以耦接至第三节点N3。第七晶体管M7可以响应于第三节点N3的电压而控制第一节点N1与第二输入端子1002之间的连接。

第八晶体管M8可以位于第一节点N1与第二电源VSS之间，并且第八晶体管M8的栅电极可以耦接至第二输入端子1002。第八晶体管M8可以响应于来自第二输入端子1002的信号而控制第一节点N1与第二电源VSS之间的连接。

第一晶体管M1可以位于第三节点N3与第二节点N2之间，并且第一晶体管M1的栅电极可以耦接至第二电源VSS。第一晶体管M1可以保持导通状态并且保持第三节点N3与第二节点N2之间的电连接。此外，第一晶体管M1可以响应于第二节点N2的电压而限制第三节点N3的电压下降的幅度。换言之，当第二节点N2的电压下降至小于第二电源VSS的电压时，第三节点N3的电压不会减少至通过从第二电源VSS中减去第一晶体管M1的阈值电压而获得的电压。下面将描述其详细描述。

图7是示出根据本发明的一个示例性实施方式的图6中所示的驱动扫描级的方法的波形图。为便于说明，图7示出了使用第一扫描级SST1的操作。

参考图7，第一时钟信号CLK1和第二时钟信号CLK2中的每个可以具有两个水平周期(2H)。可以在不同的水平周期内供应第一时钟信号CLK1和第二时钟信号CLK2。换言之，可以将第二时钟信号CLK2设置成从第一时钟信号CLK1移位半个周期(例如单个水平周期)的信号。此外，供应至第一输入端子1001的第一起始脉冲SSP1可以与供应至第二输入端子1002的时钟信号(例如第一时钟信号CLK1)同步供应。

此外，当供应第一起始脉冲SSP1时，可以将第一输入端子1001设置成第二电源VSS的电压。当没有供应第一起始脉冲SSP1时，可以将第一输入端子1001设置成第一电源VDD的电压。此外，当时钟信号CLK供应至第二输入端子1002和第三输入端子1003时，可以将第二输入端子1002和第三输入端子1003设置成第二电源VSS的电压。当时钟信号CLK没有供应至第二输入端子1002和第三输入端子1003时，可以将第二输入端子1002和第三输入端子1003设置成第一电源VDD的电压。

例如，可以与第一时钟信号CLK1同步供应第一起始脉冲SSP1。

当供应第一时钟信号CLK1时，可以导通第二晶体管M2和第八晶体管M8。当第二晶体管M2导通时，可以使第一输入端子1001和第三节点N3彼此电连接。因为第一晶体管M1始终设置成导通状态，所以第二节点N2可以保持与第三节点N3电连接。

当第一输入端子1001与第三节点N3彼此电连接时，可以通过供应至第一输入端子1001的第一起始脉冲SSP1将第三节点N3和第二节点N2设置成低压。当第三节点N3和第二节点N2设置成低压时，可以导通第六晶体管M6和第七晶体管M7。

当第六晶体管M6导通时，第三输入端子1003与输出端子1004可以彼此电连接。可以将第三输入端子1003设置成高压(例如，当第二时钟信号CLK2没有供应至第三输入端子1003时)。因此，还可以将高压输出至输出端子1004。当第七晶体管M7导通时，第二输入端子1002与第一节点N1可以彼此电连接。可以将供应至第二输入端子1002的第一时钟信号CLK1的电压(例如低压)供应至第一节点N1。

此外，当供应第一时钟信号CLK1时，可以导通第八晶体管M8。当第八晶体管M8导通时，可以将第二电源VSS的电压供应至第一节点N1。可以将第二电源VSS的电压设置成与第一时钟信号CLK1相同(或相似)的电压，使得第一节点N1可以稳定地保持低压。

当第一节点N1设置成低压时，可以导通第四晶体管M4和第五晶体管M5。当第四晶体管M4导通时，第一电源VDD与第三晶体管M3可以彼此电连接。因为第三晶体管M3设置成截止状态，所以当第四晶体管M4导通时，第三节点N3可以稳定地保持低压。当第五晶体管M5导通时，可以将第一电源VDD的电压施加至输出端子1004。可以将第一电源VDD的电压设置成与第三输入端子1003的高压相同的电压。因此，输出端子1004可以稳定地保持高压。

随后，可以停止供应第一起始脉冲SSP1和第一时钟信号CLK1。当第一时钟信号CLK1停止供应时，可以截止第二晶体管M2和第八晶体管M8。第六晶体管M6和第七晶体管M7可以响应于第一电容器C1中储存的电压而保持导通状态。换言之，第二节点N2和第三节点N3可以借助于第一电容器C1中储存的电压而保持低压。

当第六晶体管M6保持导通状态时，输出端子1004和第三输入端子1003可以保持它们的电连接。当第七晶体管M7保持导通状态时，第一节点N1可以保持与第二输入端子1002的电连接。可以响应于中断供应第一时钟信号CLK1而将第二输入端子1002的电压设置成高压，并且还可以将第一节点N1设置成高压。当向第一节点N1供应高压时，可以截止第四晶体管M4和第五晶体管M5。

随后，可以将第二时钟信号CLK2供应至第三输入端子1003。因为第六晶体管M6设置成导通状态，可以将供应至第三输入端子1003的第二时钟信号CLK2供应至输出端子1004。输出端子1004可以将第二时钟信号CLK2作为扫描信号输出至第一扫描线S11。

当第二时钟信号CLK2供应至输出端子1004时，通过耦接第一电容器C1可以将第二节点N2的电压降低至小于第二电源VSS的电压，使得第六晶体管M6可以稳定地保持导通状态。

当第二节点N2的电压下降时，第三节点N3可以借助于第一晶体管M1保持第二电源VSS的电压(例如，所保持的电压可以是通过从第二电源VSS中减去第一晶体管M1的阈值电压而获得的电压)。

在将扫描信号输出至第一扫描线S11之后，可以停止供应第二时钟信号CLK2。当第二时钟信号CLK2停止供应时，输出端子1004可以输出高压。此外，可以响应于输出端子1004的高压而将第二节点N2的电压增加至近似第二电源VSS的电压。

随后，可以供应第一时钟信号CLK1。当第一时钟信号CLK1供应时，可以导通第二晶体管M2和第八晶体管M8。当第二晶体管M2导通时，第一输入端子1001与第三节点N3可以彼此电连接。因为第一起始脉冲SSP1没有供应至第一输入端子1001，所以可以将第一输入端子1001设置成高压。因此，当第一晶体管M1导通时，可以向第三节点N3和第二节点N2供应高压，使得可以截止第六晶体管M6和第七晶体管M7。

当第八晶体管M8导通时，可以将第二电源VSS供应至第一节点N1，使得可以导通第四晶体管M4和第五晶体管M5。当第五晶体管M5导通时，可以将第一电源VDD的电压供应至输出端子1004。随后，第四晶体管M4和第五晶体管M5可以响应于在第二电容器C2中充电的电压而保持导通状态，使得输出端子1004可以稳定地接收第一电源VDD的电压。

此外，当供应第二时钟信号CLK2时，可以导通第三晶体管M3。因为第四晶体管M4设置成导通状态，可以将第一电源VDD的电压供应至第三节点N3和第二节点N2。第六晶体管M6和第七晶体管M7可以稳定地保持截止状态。

第二扫描级SST2可以从第一扫描级SST1接收输出信号(例如扫描信号)，以与第二时钟信号CLK2同步。第二扫描级SST2可以将扫描信号输出至第二扫描线S12，以与第一时钟信号CLK1同步。可以看出，本发明中的扫描级SST可以重复上述操作并且将扫描信号顺序地输出至扫描线。

根据本发明的一个示例性实施方式，无论第二节点N2的电压如何，第一晶体管M1可以限制第三节点N3的最小电压宽度，使得可以确保制造成本与驱动可靠性。

例如，当扫描信号供应至输出端子1004时，第二节点N2的电压可以降低至近似VSS-(VDD-VSS)的电压。当假设第一电源VDD是7V并且第二电源VSS是-8V时，无论晶体管的阈值电压如何，可以将第二节点N2的电压降低至近似-20V。

当移除第一晶体管M1时，可以将第二晶体管M2的Vds和第七晶体管M7的Vgs设置成近似-27V。因此，可以使用具有高内压的部件作为第二晶体管M2和第七晶体管M7。此外，当向第二晶体管M2和第七晶体管M7施加高压时，会消耗大量的功率并且会降低驱动稳定性。然而，根据本发明的一个示例性实施方式，当第一晶体管M1添加在第三节点N3与第二节点N2之间时，第三节点N3的电压可以保持处于近似第二电源VSS的电压。因此，可以将第二晶体管M2的Vds和第七晶体管M7的Vgs设置成近似-14V。

与第一外围区NA1一样，还可以将扫描级设置在第二外围区NA2内。可以通过基本上相同的方式配置并且通过与上述扫描级基本上相同的驱动方法驱动设置在第二外围区NA2内的扫描级。

图8是示出根据本发明的一个示例性实施方式的发光驱动器的示图。为便于说明，图8示出了四个发光级。

参考图8，根据本发明的一个示例性实施方式的发光驱动器310可以包括多个发光级EST1至EST4。发光级EST1至EST4中的每个可以耦接至第一发光控制线E11至E14中的一条并且通过第三时钟信号CLK3和第四时钟信号CLK4驱动。发光级EST1至EST4可以利用彼此相同的电路配置来实现。

发光级EST1至EST4中的每个可以包括第一输入端子2001至第三输入端子2003以及输出端子2004。

发光级EST1至EST4中的每个的第一输入端子2001可以从先前发光级接收输出信号(例如发光控制信号)或第二起始脉冲SSP2。例如，第一发光级EST1的第一输入端子2001可以接收第二起始脉冲SSP2，并且其余发光级EST2至EST4中的每个的第一输入端子2001可以接收先前级的输出信号。

第j发光级ESTj的第二输入端子2002可以接收第三时钟信号CLK3，并且第j发光级ESTj的第三输入端子2003可以接收第四时钟信号CLK4。第(j+1)发光级ESTj+1的第二输入端子2002可以接收第四时钟信号CLK4，并且第(j+1)发光级ESTj+1的第三输入端子2003可以接收第三时钟信号CLK3。

第三时钟信号CLK3和第四时钟信号CLK4彼此可以具有相同的周期并且相位彼此不重叠。例如，时钟信号CLK3和CLK4可以各自具有2H的周期并且可以在不同的水平周期内供应。

此外，发光级EST1至EST4中的每个可以接收第三电源VDD1和第四电源VSS1。可以将第三电源VDD1设置成栅极截止电压并且将第四电源VSS1设置成栅极导通电压。此外，可以将第三电源VDD1与第一电源VDD设置成相同电压，并且可以将第四电源VSS1与第二电源VSS设置成相同电压。

图9是示出根据本发明的一个示例性实施方式的图8中所示的发光级的电路图。为便于说明，图9示出了第一发光级EST1和第二发光级EST2。

参考图9，第一发光级EST1可以包括第一信号处理器2100、第二信号处理器2200、第三信号处理器2300以及输出单元2400(或缓冲器)。

第一信号处理器2100可以响应于供应至第一输入端子2001和第二输入端子2002的信号而控制第二十二节点N22和第二十一节点N21的电压。第一信号处理器2100可以包括第十一晶体管M11、第十二晶体管M12以及第十三晶体管M13。

第十一晶体管M11可以位于第一输入端子2001与第二十一节点N21之间，并且第十一晶体管M11的栅电极可以耦接至第二输入端子2002。当第三时钟信号CLK3供应至第二输入端子2002时，可以导通第十一晶体管M11。

第十二晶体管M12可以位于第二输入端子2002与第二十二节点N22之间，并且第十二晶体管M12的栅电极可以耦接至第二十一节点N21。可以响应于第二十一节点N21的电压而导通或截止第十二晶体管M12。

第十三晶体管M13可以位于第四电源VSS1与第二十二节点N22之间，并且第十三晶体管M13的栅电极可以耦接至第二输入端子2002。当第三时钟信号CLK3供应至第二输入端子2002时，可以导通第十三晶体管M13。

第二信号处理器2200可以响应于供应至第三输入端子2003的信号和第二十二节点N22的电压而控制第二十一节点N21和第二十三节点N23的电压。第二信号处理器2200可以包括第十四晶体管M14至第十七晶体管M17、第十一电容器C11以及第十二电容器C12。

第十四晶体管M14可以位于第十五晶体管M15与第二十一节点N21之间，并且第十四晶体管M14的栅电极可以耦接至第三输入端子2003。当第四时钟信号CLK4供应至第三输入端子2003时，可以导通第十四晶体管M14。

第十五晶体管M15可以位于第三电源VDD1与第十四晶体管M14之间，并且第十五晶体管M15的栅电极可以耦接至第二十二节点N22。可以响应于第二十二节点N22的电压而导通或截止第十五晶体管M15。

第十六晶体管M16可以位于第十七晶体管M17的第一电极与第三输入端子2003之间，并且第十六晶体管M16的栅电极可以耦接至第二十二节点N22。可以响应于第二十二节点N22的电压而导通或截止第十六晶体管M16。

第十七晶体管M17可以位于第十六晶体管M16的第一电极与第二十三节点N23之间，并且第十七晶体管M17的栅电极可以耦接至第三输入端子2003。当第四时钟信号CLK4供应至第三输入端子2003时，可以导通第十七晶体管M17。

第十一电容器C11可以耦接在第二十一节点N21与第三输入端子2003之间。

第十二电容器C12可以耦接在第二十二节点N22与第十七晶体管M17的第一电极之间。

第三信号处理器2300可以响应于第二十一节点N21的电压而控制第二十三节点N23的电压。第三信号处理器2300可以包括第十八晶体管M18和第十三电容器C13。

第十八晶体管M18可以位于第三电源VDD1与第二十三节点N23之间，并且第十八晶体管M18的栅电极可以耦接至第二十一节点N21。可以响应于第二十一节点N21的电压而导通或截止第十八晶体管M18。

第十三电容器C13可以位于第三电源VDD1与第二十三节点N23之间。

输出单元2400可以响应于第二十一节点N21与第二十三节点N23的电压而控制供应至输出端子2004的电压。输出单元2400可以包括第十九晶体管M19和第二十晶体管M20。

第十九晶体管M19可以位于第三电源VDD1与输出端子2004之间，并且第十九晶体管M19的栅电极可以耦接至第二十三节点N23。可以响应于第二十三节点N23的电压而导通或截止第十九晶体管M19。

第二十晶体管M20可以位于输出端子2004与第四电源VSS1之间，并且第二十晶体管M20的栅电极可以耦接至第二十一节点N21。可以响应于第二十一节点N21的电压而导通或截止第二十晶体管M20。输出单元2400可以作为缓冲器被驱动。此外，第十九晶体管M19和/或第二十晶体管M20可以由并联连接的多个晶体管构成。

图10是示出根据本发明的一个示例性实施方式的图9中所示的驱动发光级的方法的波形图。为便于说明，图10示出了使用第一发光级EST1的操作。

参考图10，第三时钟信号CLK3和第四时钟信号CLK4可以各自具有两个水平周期2H并且可以在不同的水平周期内供应。换言之，可以将第四时钟信号CLK4设置成从第三时钟信号CLK3移位半个周期(例如单个水平周期1H)的信号。

当供应第二起始脉冲SSP2时，可以将第一输入端子2001设置成第三电源VDD1的电压。当没有供应第二起始脉冲SSP2时，可以将第一输入端子2001设置成第四电源VSS1的电压。此外，当时钟信号CLK供应至第二输入端子2002和第三输入端子2003时，可以将第二输入端子2002和第三输入端子2003设置成第四电源VSS1的电压。当时钟信号CLK没有供应至第二输入端子2002和第三输入端子2003时，可以将第二输入端子2002和第三输入端子2003设置成第三电源VDD1的电压。

供应至第一输入端子2001的第二起始脉冲SSP2可以与供应至第二输入端子2002的时钟信号(例如第三时钟信号CLK3)同步供应。此外，可以将第二起始脉冲SSP2设置成具有比第三时钟信号CLK3更大的宽度。例如，可以在四个水平周期4H内供应第二起始脉冲SSP2。

例如，可以在第一时间t1期间将第三时钟信号CLK3供应至第二输入端子2002。当第三时钟信号CLK3供应至第二输入端子2002时，可以导通第十一晶体管M11和第十三晶体管M13。

当第十一晶体管M11导通时，第一输入端子2001与第二十一节点N21可以彼此电连接。因为第二起始脉冲SSP2没有供应至第一输入端子2001，可以向第二十一节点N21供应低压。

当向第二十一节点N21供应低压时，可以导通第十二晶体管M12、第十八晶体管M18以及第二十晶体管M20。

当第十八晶体管M18导通时，可以将第三电源VDD1供应至第二十三节点N23，使得可以截止第十九晶体管M19。可以利用与第三电源VDD1对应的电压对第十三电容器C13充电，使得第十九晶体管M19可以在第一时间t1之后稳定地保持截止状态。

当第二十晶体管M20导通时，可以将第四电源VSS1的电压供应至输出端子2004。因此，在第一时间t1期间，可以不供应发光控制信号至第一发光控制线E11。

当第十二晶体管M12导通时，可以将第三时钟信号CLK3供应至第二十二节点N22。此外，当第十三晶体管M13导通时，可以将第四电源VSS1的电压供应至第二十二节点N22。可以将第三时钟信号CLK3设置成第四电源VSS1的电压，使得可以将第二十二节点N22稳定地设置成第四电源VSS1的电压。当第二十二节点N22的电压设置成第四电源VSS1时，可以将第十七晶体管M17设置成截止状态。因此，无论第二十二节点N22的电压如何，第二十三节点N23可以保持第三电源VDD1的电压。

在第二时间t2期间，可以停止向第二输入端子2002供应第三时钟信号CLK3。当第三时钟信号CLK3停止供应时，可以截止第十一晶体管M11和第十三晶体管M13。第二十一节点N21的电压可以通过第十一电容器C11而保持在低压，使得第十二晶体管M12、第十八晶体管M18以及第二十晶体管M20可以保持导通状态。

当第十二晶体管M12导通时，第二输入端子2002和第二十二节点N22可以彼此电连接。可以将第二十二节点N22设置成高压。

当第十八晶体管M18导通时，可以将第三电源VDD1的电压供应至第二十三节点N23，使得第十九晶体管M19可以保持截止状态。

当第二十晶体管M20导通时，可以将第四电源VSS1的电压供应至输出端子2004。

在第三时间t3期间，可以将第四时钟信号CLK4供应至第三输入端子2003。当第四时钟信号CLK4供应至第三输入端子2003时，可以导通第十四晶体管M14和第十七晶体管M17。

当第十七晶体管M17导通时，第十二电容器C12和第二十三节点N23可以彼此电连接。第二十三节点N23可以保持第三电源VDD1的电压。此外，当第十四晶体管M14导通时，可以将第十五晶体管M15设置成截止状态。因此，当第十四晶体管M14导通时，第二十一节点N21的电压不会改变。

当第四时钟信号CLK4供应至第三输入端子2003时，通过耦接第十一电容器C11可以将第二十一节点N21减少至比第四电源VSS1更低的电压。当第二十一节点N21的电压降低至比第四电源VSS1更低的电压时，因为例如PMOS晶体管在接收较低电压电平时具有更好的驱动特性，所以第十八晶体管M18和第二十晶体管M20的驱动特性可以提高。

在第四时间t4期间，可以将第二起始脉冲SSP2供应至第一输入端子2001并且将第三时钟信号CLK3供应至第二输入端子2002。

当第三时钟信号CLK3供应至第二输入端子2002时，可以导通第十一晶体管M11和第十三晶体管M13。当第十一晶体管M11导通时，第一输入端子2001和第二十一节点N21可以彼此电连接。因为第二起始脉冲SSP2供应至第一输入端子2001，可以向第二十一节点N21供应高压。当高压供应至第二十一节点N21时，可以截止第十二晶体管M12、第十八晶体管M18以及第二十晶体管M20。

当第十三晶体管M13导通时，可以将第四电源VSS1的电压供应至第二十二节点N22。因为第十四晶体管M14设置成截止状态，所以第二十一节点N21可以保持高压。此外，因为第十七晶体管M17设置成截止状态，所以第二十三节点N23的电压可以保持第十三电容器C13的高压。因此，第十九晶体管M19可以保持截止状态。

在第五时间t5期间，可以将第四时钟信号CLK4供应至第三输入端子2003。当第四时钟信号CLK4供应至第三输入端子2003时，可以导通第十四晶体管M14和第十七晶体管M17。此外，因为将第二十二节点N22设置成第四电源VSS1的电压，所以可以导通第十五晶体管M15和第十六晶体管M16。

当第十六晶体管M16和第十七晶体管M17导通时，可以将第四时钟信号CLK4供应至第二十三节点N23。当第四时钟信号CLK4供应至第二十三节点N23时，可以导通第十九晶体管M19。当第十九晶体管M19导通时，可以将第三电源VDD1的电压供应至输出端子2004。可以将供应至输出端子2004的第三电源VDD1的电压作为发光控制信号供应至第一发光控制线E11。

当第四时钟信号CLK4的电压供应至第二十三节点N23时，通过耦接第十二电容器C12可以将第二十二节点N22的电压降低至比第四电源VSS1更低的电压，使得耦接至第二十二节点N22的晶体管的驱动特性可以提高。

当第十四晶体管M14和第十五晶体管M15导通时，可以将第三电源VDD1的电压供应至第二十一节点N21。当第三电源VDD1的电压供应至第二十一节点N21时，第二十晶体管M20可以保持截止状态。因此，可以将第三电源VDD1的电压稳定地供应至第一发光控制线E11。

在第六时间t6期间，可以将第三时钟信号CLK3供应至第二输入端子2002。当第三时钟信号CLK3供应至第二输入端子2002时，可以导通第十一晶体管M11和第十三晶体管M13。

当第十一晶体管M11导通时，第二十一节点N21和第一输入端子2001可以彼此电连接，使得可以将第二十一节点N21设置成低压。当第二十一节点N21设置成低压时，可以导通第十八晶体管M18和第二十晶体管M20。

当第十八晶体管M18导通时，可以将第三电源VDD1的电压供应至第二十三节点N23，使得可以截止第十九晶体管M19。当第二十晶体管M20导通时，可以将第四电源VSS1的电压供应至输出端子2004。可以将供应至输出端子2004的第四电源VSS1的电压供应至第一发光控制线E11，使得可以停止供应发光控制信号。

可以看出，根据本发明的一个示例性实施方式的发光级EST可以重复上述所述过程，以将发光控制信号顺序地输出至发光控制线。

此外，为便于说明，晶体管示出为PMOS晶体管。然而，本发明不限于此。换言之，晶体管可以是NMOS晶体管。

发光级还可以设置在第二外围区NA2以及第一外围区NA1内。设置在第二外围区NA2内的发光级可以与上述发光级具有相同的配置并且通过相同的驱动方法进行操作。此外，一旦从设置在第一外围区NA1内的最后发光级接收到输出信号，第二外围区NA2内的第一发光级可以进行操作。

在本发明的示例性实施方式中，有机发光二极管OLED可以响应于从驱动晶体管供应的电流的量生成包括红色、绿色以及蓝色的各种颜色的光。然而，本发明不限于此。例如，有机发光二极管OLED可以响应于从驱动晶体管供应的电流的量生成白光。使用单独的滤色器可以显示彩色图像。

图11是根据本发明的一个示例性实施方式的图2中所示的有机发光显示装置的区域A的放大图。

图2中示出的区域A可以包括第一像素区AA1的下部中的一些和第二像素区AA2的拐角部分中的一些。此外，区域A可以包括第一外围区NA1的一部分和第二外围区NA2的一部分。

参考图11，设置在区域A内的像素PXL1和PXL2可以包括多个像素行PR1，在像素行PR1中每个像素均可以在第一方向DR1上延伸。每个像素行PR1可以以第二方向DR2布置。

此外，可以形成像素列PC1，使得像素PXL1和PXL2中的每个可以在第二方向DR2上延伸。每个像素列PC1均可以以第一方向DR1布置。换言之，像素PXL1和PXL2可以以矩阵形式布置。

第一像素区AA1可以具有矩形形状。例如，当与第一方向DR1平行的轴是x轴时，各像素行PR1的最外面像素可以具有相同x轴位置，每个像素行PR1可以具有相同的像素数量，并且每个像素行PR1可以在第一方向DR1上具有相同的长度。

为了使第二像素区AA2的拐角部分具有弯曲形状，更接近第一像素区AA1的像素行PR1可以具有更大数量的像素PXL2，并且更接近第二像素区AA2的下部的像素行PR1可以包括较少数量的第二像素PXL2。

例如，当第一像素区AA1内的像素行PR1的最左侧像素的x轴位置用作参考位置时，随着第二像素区AA2内的像素行PR1在第二方向DR2上前进，最右侧像素的x轴位置距参考位置越远，并且构成像素行PR1的像素PXL2的数量会逐渐减少。换言之，随着像素行PR1在第二方向DR2上前进，像素行PR1在第一方向DR1上的长度L可逐渐减小，使得第二像素区AA2的拐角部分可以具有弯曲形状。

图11示出了以七行布置的第二像素PXL2。然而，本发明不限于此。形成第二像素区AA2的像素行PR1的数量可以变化。

此外，为便于说明，仅示出了第一像素区AA1和第二像素区AA2的左侧。然而，第一像素区AA1和第二像素区AA2的左侧和右侧可以相对于彼此对称。

此外，随着像素行PR1在第二方向DR2上下降，布置在第二像素区AA2中的像素行PR1的长度可逐渐减小。然而，长度不一定以相同的速率减小(或者布置在像素行PR1中的像素PXL2的数量不一定以相同的速率减少)。布置在每个像素行PR1中的像素PXL2的数量可以根据限定第二像素区AA2的拐角部分的曲线的曲率而变化。

第一外围区NA1和第二外围区NA2可以分别包括第一扫描级SST11至SST13与第二扫描级SST21至SST27。

第一扫描级SST11至SST13中的每个可以与包括在第一像素区AA1中的像素行PR1中的每个对应并且可以将扫描信号供应至布置在对应像素行中的第一像素PXL1。

当将第一扫描级SST11至SST13中的每个的输出端子连接至像素行PR1的最外面像素的扫描信号输入端子的扫描线S具有长度SL1时，第一像素区AA1中包括的扫描线S可以具有相同的长度SL1。此处，像素的扫描信号输入端子可以包括在像素电路中并且指由通过扫描线S供应的扫描信号驱动的预定晶体管的栅电极(例如图4中所示的晶体管T2的栅电极)。

设置在第一像素区AA1内的扫描线S可以与第一方向DR1平行。换言之，第一扫描级SST11至SST13中的每个的输出端子与像素行PR1中的最外面像素的扫描信号输入端子在第二方向DR2上可以具有相同的位置。

第一发光级EST11至EST13中的每个可以设置在第一扫描级SST11至SST13中的每个的一侧。第一发光级EST11至EST13中的每个可以对应于设置在第一像素区AA1内的像素行PR1中的每个并且将发光控制信号供应至布置在对应像素行中的第一像素PXL1。随后，第二扫描级SST21至SST27可以布置成弯曲形状，以与第二外围区NA2的拐角的形状对应。例如，连接第二扫描级SST21至SST27的各输出端子的一些或全部线可以是具有预定曲率的曲线。

当将第二扫描级SST21至SST27中的每个的输出端子连接至与其对应的像素行PR1的最外面像素的输入端子的扫描线S具有长度SL2时，第二像素区AA2内包括的扫描线S中的每个的长度SL2可以比第一像素区AA1内包括的扫描线S中的每个的长度SL1更长。

此外，关于第二像素区AA2中包括的扫描线S，更接近第一像素区AA1的扫描线S的长度SL2可以更短，并且更接近第二像素区AA2的下部的扫描线S的长度SL2可以更长。

此外，设置在第二像素区AA2中的扫描线可以相对于第一方向DR1以预定的角(大于零度)形成。换言之，第二扫描级SST21至SST27中的每个的输出端子与像素行PR1中的最外面像素的扫描信号输入端子在第二方向DR2上可以具有不同的位置，使得可以以预定的斜率连接扫描线S。

当与第二方向DR2平行的轴是y轴时，第二扫描级SST21至SST27中的至少一个的y轴输出位置可以布置成比通过扫描线S连接的第二像素PXL2的扫描信号输入端子的y轴位置高。

当第二扫描级SST21至SST27中的每个的y轴输出位置位于通过扫描线S连接的第二像素PXL2的扫描信号输入端子的y轴位置上方时，第二扫描级SST21至SST27中的每个的一部分可以位于与其对应的第二像素PXL2的扫描信号输入端子的y轴位置下方。

此外，第二扫描级SST21至SST27中的至少一个的y轴输出位置可以比通过扫描线S连接的第二像素PXL2的扫描信号输入端子的y轴位置低。当第二扫描级SST21至SST27中的每个的y轴输出位置比与其对应的第二像素PXL2的扫描信号输入端子的y轴位置低时，第二扫描级SST21至SST27中的每个的一部分可以比与其对应的第二像素PXL2的扫描信号输入端子的y轴位置高。

如上所述，像素PXL1或PXL2的扫描信号输入端子可以设置在像素电路中并且指由通过扫描线S供应的扫描信号驱动的预定晶体管的栅电极(例如图4中所示的晶体管T4的栅电极)。

第二像素区AA2中包括的扫描线S可以具有线性形状，该线性形状在第二扫描级SST21至SST27的输出端子与像素行PR1的最外面像素的输入端子之间具有相同的斜率。然而，本发明不限于此。换言之，如图11所示，扫描线S中的每个可以在预定的位置处弯曲。

第二发光级EST21至EST27中的每个可以设置在第二扫描级SST21至SST27中的每个的一侧。第二发光级EST21至EST27可以布置成弯曲形状，以与第二外围区NA2对应。例如，连接第二发光级EST21至EST27的各输出端子的一些或全部线可以是具有预定曲率的曲线。

第二发光级EST21至EST27中的每个可以与设置在第二像素区AA2内的像素行PR1中的每个对应，并且将发光控制信号供应至布置在对应像素行PR1中的第二像素PXL2。

数据驱动器400可以设置在第二像素区AA2的另一侧。例如，远离第二像素区AA2的弯曲侧。对应的数据线D可以连接至像素列PC1中的每个。例如，相同数据线D可以连接至布置在相同像素列PC1中的第一像素PXL1和第二像素PXL2。

如图11所示，可以在第一方向DR1上连接扫描线S并且可以在第二方向DR2上连接数据线D。因此，当在平面内观察时，扫描线S与数据线D之间可以存在重叠部分。

更接近第二像素区AA2的下部的像素行PR1可以包括较少数量的像素PXL2，使得第二像素区AA2的拐角部分弯曲。因此，穿过第二像素PXL2的侧的数据线D的数量可以朝向第二像素区AA2的下部增加。因此，越接近第二像素区AA2的下部，在像素行PR1中，扫描线S与数据线D之间出现的重叠越多。

为便于说明，图11详细示出了布置在第二像素区AA2和第二外围区NA2中的第二像素PXL2与第二扫描级SST21至SST27的结构。然而，图11中示出的部件的布置可以适用于其他部件。例如，当基板100的除其下方拐角部分之外的另一部分弯曲时，像素、扫描线、发光控制线、扫描级以及发光级的上述配置可以适用于对应的部分。

图12是根据本发明的一个示例性实施方式的图11中所示的有机发光显示装置中位于第二像素区和第二外围区中的一些部件的放大图。

图12示出了当从平面内观察时的第二扫描级SST21至SST27中的第二扫描级SST24和第二扫描级SST27、耦接至第二扫描级SST24和第二扫描级SST27的扫描线S、耦接至扫描线S的第二像素PXL2以及与扫描线S重叠的数据线D。这些部件可以包括在第二像素区AA2和第二外围区NA2中。

如图12所示，第一重叠区OLA1可以形成在与第二扫描级SST24连接的扫描线S与数据线D之间，并且第二重叠区OLA2可以形成在与第二扫描级SST27连接的扫描线S与数据线D之间。

第二扫描级SST24和SST27中的每个可以包括输出端子OUTP，扫描信号通过输出端子输出至扫描线S。第二像素PXL2可以包括输入端子INP，以通过扫描线S接收扫描信号。

除图12中示出的第二扫描级SST27之外，根据本发明的一个示例性实施方式的有机发光显示装置中包括的全部扫描级和发光级可以包括输出端子OUTP。此外，像素中的每个可以包括输入端子INP。

参考图12，当与第二方向DR2平行的轴是y轴时，第二扫描级SST27的输出端子OUTP的y轴位置可以与耦接至第二扫描级SST27的第二像素PXL2的输入端子INP的y轴位置不同。因此，连接第二扫描级SST27的输出端子OUTP与第二像素PXL2的输入端子INP的扫描线S可以倾斜，以相对于与第一方向DR1平行的轴具有预定的角(例如大于零度)。第二扫描级SST24的输出端子OUTP的y轴位置也可以与耦接至第二扫描级SST24的第二像素PXL2的输入端子INP的y轴位置不同。

例如，当与第二方向DR2平行的轴是y轴时，第二扫描级SST24的输出端子OUTP的y轴输出位置可以比第二像素PXL2的输入端子INP的y轴位置高。

当第二扫描级SST24的输出端子OUTP的y轴输出位置比通过扫描线S连接的第二像素PXL2的输入端子INP的y轴位置高时，第二扫描级SST24的一部分可以比与其对应的第二像素PXL2的输入端子INP的y轴位置低。

如图12所示，当第二扫描级SST27的输出端子OUTP的y轴位置是参考位置时，第二像素PXL2的输入端子INP的y轴位置可以比参考位置低。然而，本发明不限于此。第二像素PXL2的输入端子INP的y轴位置可以比参考位置高。

为便于说明，图11示意性示出了线性形状的扫描线S和数据线D。然而，如图12所示，扫描线S和数据线D可以实际上呈具有预定宽度的配线的形状。

因此，当从平面内观察时，扫描线S与数据线D之间可以存在重叠区OLA1和OLA2。

在根据本发明的一个示例性实施方式的显示装置中，更接近第二像素区AA2的下部的像素行PR1可以包括较少数量的像素PXL2，使得第二像素区AA2的拐角部分可以具有弯曲形状。因此，穿过第二像素PXL2的侧的数据线D的数量可以朝向第二像素区AA2的下部增加。当从平面内观察时，与更接近第二像素区AA2的下部的像素行PR1对应的数据线D与扫描线S之间的重叠区OLA1和OLA2的数量可以增加。

例如，如图12所示，接近第一像素区AA1的第一重叠区OLA1的数量可以比第二重叠区OLA2的数量少。此外，重叠区的数量的增加可以致使重叠区的面积之和增加(例如重叠区的总面积)。因此，第一重叠区OLA1的面积之和可以比第二重叠区OLA2的面积之和更小。

换言之，因扫描线与数据线重叠而生成的电容可以朝向第二像素区AA2的下部变化。通过增加电容可以增加信号延迟。因此，可以匹配因弯曲形状的拐角部分中的扫描线之间的长度差而导致的负载偏差。

根据本发明，可以提供具有最小化死区的显示装置。

此外，根据本发明，通过使扫描线与数据线根据第二像素区的拐角部分中的具体位置重叠而设置不同的寄生电容值，可以补偿信号延迟。

尽管已经参考本发明的示例性实施方式具体示出并且描述了本发明，但是本领域普通技术人员将理解，在不背离由下列权利要求限定的本发明的实质和范围的情况下，可以在形式和细节上做出各种更改。