半导体存储装置及其操作方法和半导体存储系统

相关申请的交叉引用

本申请要求于2021年7月27日在韩国知识产权局提交的申请号为10-2021-0098693的韩国申请的优先权，该申请通过引用被整体合并于此。

技术领域

各个实施例总体上涉及半导体存储装置及其操作方法和半导体存储系统，并且更具体地涉及能够在行锤击发生时对相邻字线执行刷新操作的半导体存储装置及其操作方法和半导体存储系统。

背景技术

通常，半导体存储装置包括大量存储单元以便存储数据。最近，随着电路设计和加工技术逐渐发展，半导体存储装置中所包括的存储单元的数量成指数地增加，而被一个存储单元占据的电路面积趋向于逐渐减小。换句话说，预定面积中所包括的存储单元的数量逐渐增加。

存储单元连接到字线和位线。半导体存储装置通过激活字线以及经由位线传送/接收数据来执行写入操作和读取操作。写入操作意指在半导体存储装置中接收的来自外部的数据被存储在存储单元中，而读取操作意指向外部设备传送存储在存储单元中的数据。因此，半导体存储装置优先执行对连接到存储单元的字线进行激活的激活操作，以便执行写入操作和读取操作。

同时，随着存储单元的数量逐渐增加，连接到多个存储单元中的每一个的字线之间的间隔逐渐减小。如上所述，字线基本上通过激活操作来维持激活状态。随后，在写入操作和读取操作之后，字线基本上维持非激活状态。因此，当对特定字线连续地执行写入操作和读取操作时，对应的字线的激活状态和非激活状态不可避免地重复。换句话说，对应的字线在激活状态和非激活状态之间反复地切换。

随后，对应的字线反复地切换，这导致由于对应的字线的切换而在与对应的字线相邻的字线中产生的耦合现象。在这种情况下，与进行切换的字线相邻的字线需要基本上维持非激活状态，但是由于耦合现象而不能基本上维持稳定的非激活状态。因此，由于该相邻字线具有不稳定的非激活状态，所以存储在连接到该字线的存储单元中的数据基本上不维持正常状态。换句话说，当对特定字线连续地执行写入操作和读取操作时，连接到相邻字线的存储单元具有存储的数据丢失的问题。

在下文中，为了描述方便起见，由激活操作(例如写入操作、读取操作等)导致的集中于特定字线的现象将被定义为行锤击。当行锤击发生时，半导体存储装置对相邻字线执行刷新操作，以便克服由于行锤击引起的问题。

同时，当对相邻字线的刷新操作未正确执行时，对应于相邻字线的数据可能丢失。因此，当行锤击发生时，有必要检查对相邻字线的刷新操作是否正确执行。在下文中，为了描述方便起见，经受刷新操作的相邻字线将被称为“刷新目标字线”。

发明内容

根据本公开的实施例的一种半导体存储装置可以包括：地址生成电路，其被配置为生成与多个字线中的、相邻于已经发生行锤击的字线的字线相对应的刷新目标地址；以及操作确定电路，其被配置为通过将刷新目标地址与对应于已经发生行锤击的字线的行锤击地址相比较来生成地址匹配信息。

根据本公开的实施例的半导体存储装置的操作方法可以包括：检测对多个字线的行锤击；检测与多个字线中的、已经发生行锤击的字线相对应的行锤击地址；生成与相邻于已经发生行锤击的字线的字线相对应的刷新目标地址；对刷新目标地址执行算术运算以及对行锤击地址执行算术运算；以及通过将执行算术运算的步骤的结果相比较来确定是否已经正常生成刷新目标地址。

根据本公开的实施例的半导体存储系统可以包括：半导体存储装置，其被配置为检测对多个字线的行锤击以生成行锤击检测信号，以及被配置为通过将对应于已经发生行锤击的字线的行锤击地址和与相邻于已经发生行锤击的字线的字线相对应的刷新目标地址相比较来生成地址匹配信息；以及系统控制装置，其被配置为基于行锤击检测信号和地址匹配信息来向半导体存储装置提供刷新目标地址。

附图说明

图1是示出根据本公开的实施例的半导体存储装置的配置的框图。

图2是示出图1的操作确定电路的配置的框图。

图3是示出图1的半导体存储装置的操作方法的流程图。

图4是示出根据本公开的实施例的半导体存储系统的配置的框图。

图5是示出图4的系统控制装置的配置的框图。

图6是示出图5的地址控制电路的配置的框图。

具体实施方式

本公开描述了关于结构和/或功能描述的实施例。本公开的权利范围不应当被理解为限于说明书中所描述的实施例。也就是说，本公开的权利范围应当被理解为包括可以实现技术精神的等同物，这是因为实施例可以以各种方式被修改并且可以具有各种形式。此外，在本公开中提出的目标或效果不意味着特定实施例应当包括所有目标或效果，或者仅仅包括这种效果。因此，本公开的权利范围不应当被理解为仅限于此。

应当如下理解在本申请中描述的术语的含义。

诸如“第一”和“第二”的术语用于将一个元件与另一个元件相区分，并且本公开的保护范围不应当受限于这些术语。例如，第一元件可以被命名为第二元件。同样地，第二元件可以被命名为第一元件。

除非上下文中另有清楚表述，否则单数的表达应当被理解为包括复数表达。诸如“包括”或“具有”的术语应当被理解为指示存在所设置的特性、数字、步骤、操作、元件、部件，或其组合，不排除可能存在或添加一个或多个其他特性、数字、步骤、操作、元件、部件，或其组合。

在每一个步骤中，为了描述方便起见而使用符号(例如，a、b和c)，并且符号不描述步骤的顺序。除非在上下文中清楚描述特定顺序，否则可以以与上下文中所描述的顺序不同的顺序来执行步骤。也就是说，可以根据描述的顺序来执行步骤，可以基本上与描述的顺序同时地执行步骤，或者可以以与描述的顺序相反的顺序来执行步骤。

除非另外定义，否则在本文使用的包括技术术语或科学术语的所有术语具有与本领域的技术人员通常理解的含义相同的含义。除非在本申请中清楚定义，否则，在常用词典中定义的术语应当被理解为具有与相关技术中的上下文中含义相同的含义，并且不应当被理解为具有理想或过于形式的含义。

可以提供能够在行锤击发生时检测刷新目标字线的半导体存储装置及其操作方法和半导体存储系统的各个实施例。

本公开的实施例具有通过稳定地检测刷新目标字线而确保针对行锤击的稳定刷新操作的效果。

图1是示出根据本公开的实施例的半导体存储装置100的配置的框图。

参考图1，半导体存储装置100可以包括地址生成电路110和操作确定电路120。

首先，地址生成电路110可以被配置为生成刷新目标地址ADD_REF，刷新目标地址ADD_REF对应于多个字线WL1、WL2、...WLn(n是自然数)中的、与已经发生行锤击的字线相邻的字线。地址生成电路110可以接收行锤击地址ADD_RH并且生成刷新目标地址ADD_REF。

可以由以下将描述的行锤击检测电路130来提供行锤击地址ADD_RH。行锤击地址ADD_RH可以是当行地址ADD_ROW被输入预设次数时检测到的地址信息。作为参考，行地址ADD_ROW可以包括对应于多个字线WL1、WL2、...WLn中的每一个的地址信息。此外，刷新目标地址ADD_REF可以包括对应于刷新目标字线的地址信息，该刷新目标字线是与已经发生行锤击的字线相邻的字线。

此外，地址生成电路110可以包括加法/减法电路(未示出)。加法/减法电路可以通过对行锤击地址ADD_RH执行对应于-1和+1的运算来生成刷新目标地址ADD_REF。当对行锤击地址ADD_RH执行对应于-1和+1的运算时，刷新目标地址ADD_REF可以包括对应于如下字线的地址信息，该字线与对应于行锤击地址ADD_RH的字线相邻。

例如，当假定行锤击地址ADD_RH是对应于第二字线WL2的地址时，刷新目标地址ADD_REF可以包括对应于与第二字线WL2相邻的第一字线WL1和第三字线WL3的地址。例如，当假定行锤击地址ADD_RH是对应于第一字线WL1的地址时，刷新目标地址ADD_REF可以包括对应于与第一字线WL1相邻的第二字线WL2的地址。

接下来，操作确定电路120可以被配置为通过将刷新目标地址ADD_REF与对应于已经发生行锤击的字线的行锤击地址ADD_RH相比较来生成地址匹配信息INF_AM。操作确定电路120可以基于行锤击检测信号DET_RH以及第一控制信号CTR1和第二控制信号CTR2来对行锤击地址ADD_RH和刷新目标地址ADD_REF执行锁存操作，这将在以下描述。

地址匹配信息INF_AM可以包括确定是否已经正确地生成了对应于行锤击地址ADD_RH的刷新目标地址ADD_REF的结果。将参考图2更详细地描述操作确定电路120。

半导体存储装置100可以包括地址生成电路110和操作确定电路120。通过这种配置，半导体存储装置100可以通过将行锤击地址ADD_RH与刷新目标地址ADD_REF相比较来确定是否已经正确地生成了刷新目标地址ADD_REF。

此外，半导体存储装置100可以包括行锤击检测电路130、刷新控制电路140、存储单元阵列电路150以及感测放大电路160。

首先，当行地址ADD_ROW以实质上相同的地址值被输入预设次数时，行锤击检测电路130可以被配置为生成行锤击地址ADD_RH和行锤击检测信号DET_RH。如上所述，行地址ADD_ROW可以是对应于多个字线WL1、WL2、...WLn中的每一个的地址信息。

行锤击检测电路130可以在其中包括计数电路(未示出)和比较电路(未示出)。行锤击检测电路130可以对以实质上相同的地址值被输入的行地址ADD_ROW进行计数，并且可以将作为计数结果而生成的计数值与预设次数相比较。行锤击检测电路130可以通过计数操作和比较操作而输出行地址ADD_ROW作为行锤击地址ADD_RH，并且可以随之一起输出行锤击检测信号DET_RH。因此，行锤击地址ADD_RH可以包括与被输入预设次数的行地址ADD_ROW相对应的信息。行锤击检测信号DET_RH可以包括指示行锤击已经发生的信息。

接下来，刷新控制电路140可以被配置为控制对于多个字线WL1、WL2、...WLn中的、与已经发生行锤击的字线相邻的字线的刷新操作。刷新控制电路140可以接收刷新命令信号CMD_REF和刷新目标地址ADD_REF，并且可以对于多个字线WL1、WL2、...WLn中的、对应于刷新目标地址ADD_REF的字线执行激活操作。然后，刷新控制电路140可以生成激活感测放大电路160的感测放大控制信号CTR_SA，这将在以下描述。

接下来，存储单元阵列电路150可以被配置为包括多个存储单元(未示出)。多个存储单元可以连接到多个字线WL1、WL2、...WLn以及多个位线BL1、BL2、...BLm(m是自然数)。

接下来，感测放大电路160可以被配置为基于感测放大控制信号CTR_SA来感测和放大通过多个位线BL1、BL2、...BLm传输的数据。

换句话说，刷新控制电路140可以通过激活操作来激活对应于刷新目标地址ADD_REF的字线。在这时，刷新控制电路140可以生成感测放大控制信号CTR_SA。然后，感测放大电路160可以基于感测放大控制信号CTR_SA来感测和放大通过多个位线BL1、BL2、...BLm传输的数据。因此，在行锤击发生之后，可以基于刷新命令信号CMD_REF来激活与已经发生行锤击的字线相邻的字线，即，对应于刷新目标地址ADD_REF的字线。然后，存储在连接到被激活字线的存储单元中的数据可以由感测放大电路160放大并被再次存储。

存储在存储单元中的数据被再次存储的事实可以对应于对存储单元执行刷新操作的事实。因此，当行锤击发生时，半导体存储装置100可以对连接到与已经发生行锤击的字线相邻的字线的多个存储单元执行刷新操作。

图2是示出图1的操作确定电路120的配置的框图。

参考图2，操作确定电路120可以包括第一运算电路210、第二运算电路220以及比较电路230。

首先，第一运算电路210可以被配置为对刷新目标地址ADD_REF执行算术运算。如上所述，刷新目标地址ADD_REF可以包括通过对行锤击地址ADD_RH执行对应于-1的运算所获取的地址以及通过对行锤击地址ADD_RH执行对应于+1的运算所获取的地址。在下文中，为了描述方便起见，通过对行锤击地址ADD_RH执行对应于-1的运算所获取的刷新目标地址ADD_REF将被称为“第一刷新目标地址”，而通过对行锤击地址ADD_RH执行对应于+1的运算所获取的刷新目标地址ADD_REF将被称为“第二刷新目标地址”。因此，第一运算电路210可以对第一刷新目标地址和第二刷新目标地址执行算术运算中的加法运算，并且输出加法运算的结果。

接下来，第二运算电路220可以被配置为对行锤击地址ADD_RH执行算术运算。第二运算电路220可以对行锤击地址ADD_RH执行算术运算中的加法运算，并且第二运算电路220可以输出加法运算的结果。

接下来，比较电路230可以被配置为通过将第一运算电路210的输出值OUT1与第二运算电路220的输出值OUT2相比较来生成地址匹配信息INF_AM。比较电路230可以将第一运算电路210的第一输出值OUT1与第二运算电路220的第二输出值OUT2相比较。例如，当输出值OUT1和输出值OUT2基本上彼此相等时，比较电路230可以生成处于逻辑‘低’电平的地址匹配信息INF_AM。例如，当输出值OUT1和输出值OUT2不是基本上彼此相等时，比较电路230可以生成处于逻辑‘高’电平的地址匹配信息INF_AM。

在下文中，将描述操作确定电路120的简单电路操作。为了描述方便起见，假定行锤击地址ADD_RH是‘0101’。因此，刷新目标地址ADD_REF可以是通过对行锤击地址ADD_RH执行对应于-1的运算所获取的‘0100’以及通过对行锤击地址ADD_RH执行对应于+1的运算所获取的‘0110’。在这里，‘0100’可以对应于第一刷新目标地址，而‘0110’可以对应于第二刷新目标地址。

第一运算电路210可以对于对应于第一刷新目标地址的‘0100’和对应于第二刷新目标地址的‘0110’执行加法运算。因此，第一运算电路210可以输出‘1010’作为第一输出值OUT1。随后，第二运算电路220可以对于对应于行锤击地址ADD_RH的‘0101’和该地址自身执行加法运算。因此，第二运算电路220可以输出‘1010’。因为第一输出值OUT1‘1010’和第二输出值OUT2‘1010’是基本上相同的值，所以比较电路230可以生成处于逻辑‘低’电平的地址匹配信息INF_AM。当地址匹配信息INF_AM处于逻辑‘低’电平时，这可以意味着已经正确地生成了对应于行锤击地址ADD_RH的刷新目标地址ADD_REF。

当刷新目标地址ADD_REF不是‘0100’(其通过对行锤击地址ADD_RH执行对应于-1的运算而获取)、或者不是‘0110’(其通过对行锤击地址ADD_RH执行对应于+1的运算而获取)时，第一输出值OUT1可以具有不同于第二输出值OUT2的值。在这时，比较电路230可以生成处于逻辑‘高’电平的地址匹配信息INF_AM。当地址匹配信息INF_AM处于逻辑‘高’电平时，这可以意味着错误地生成了对应于行锤击地址ADD_RH的刷新目标地址ADD_REF。

半导体存储装置100可以通过将刷新目标地址ADD_REF与行锤击地址ADD_RH相比较来生成地址匹配信息INF_AM。由半导体存储装置100检测到的地址匹配信息INF_AM可以是用于确定当行锤击发生时是否已经正确地执行了刷新操作的标准。

同时，操作确定电路120可以包括第一锁存电路240、第二锁存电路250以及第三锁存电路260。

第一锁存电路240可以被配置为基于第一控制信号CTR1来锁存刷新目标地址ADD_REF。第一控制信号CTR1可以是基于图1的刷新命令信号CMD_REF而被激活的信号。

接下来，第二锁存电路250可以被配置为基于第二控制信号CTR2来锁存刷新目标地址ADD_REF。第二控制信号CTR2可以是基于刷新命令信号CMD_REF而被激活的信号。

如上所述，第一控制信号CTR1和第二控制信号CTR2可以是基于刷新命令信号CMD_REF而被激活的信号。在这时，刷新命令信号CMD_REF可以是用于控制刷新操作的信号并且可以在对一个字线的刷新操作期间被激活。因此，由于行锤击，刷新命令信号CMD_REF可在刷新操作期间被顺序地激活两次。换句话说，刷新命令信号CMD_REF可以在对于通过对行锤击地址ADD_RH执行对应于-1的运算所获取的刷新目标地址ADD_REF的刷新操作期间被激活一次，并且然后可以在对于通过对行锤击地址ADD_RH执行对应于+1的运算所获取的刷新目标地址ADD_REF的刷新操作期间被再次激活。

简而言之，当行锤击发生时，刷新命令信号CMD_REF可被顺序地激活两次。因此，第一控制信号CTR1可以基于首先被激活的刷新命令信号CMD_REF而被激活，而第二控制信号CTR2可以基于其次被激活的刷新命令信号CMD_REF而被激活。换句话说，第一控制信号CTR1和第二控制信号CTR2可以基于刷新命令信号CMD_REF而被顺序地激活。

接下来，第三锁存电路260可以被配置为基于图1的行锤击检测信号DET_RH来锁存行锤击地址ADD_RH。第三锁存电路260可以基于当行锤击发生时检测到的行锤击检测信号DET_RH来锁存行锤击地址ADD_RH。

由第一锁存电路240锁存的第一刷新目标地址可以被提供给第一运算电路210，由第二锁存电路250锁存的第二刷新目标地址可以被提供给第一运算电路210，并且由第三锁存电路260锁存的行锤击地址ADD_RH可以被提供给第二运算电路220。如上所述，比较电路230可以生成地址匹配信息INF_AM。

尽管在图中未示出，但地址匹配信息INF_AM可以被提供给图1的地址生成电路110。地址生成电路110可以基于地址匹配信息INF_AM而再次生成刷新目标地址ADD_REF。然后，刷新控制电路140可以基于再次生成的刷新目标地址ADD_REF来执行刷新操作。

当错误地生成了对应于行锤击地址ADD_RH的刷新目标地址ADD_REF时，半导体存储装置100可以通过基于地址匹配信息INF_AM来再次操作地址生成电路110而再次生成正确的刷新目标地址ADD_REF。因此，半导体存储装置100可以通过对应于行锤击地址ADD_RH的正确的刷新目标地址ADD_REF而确保对于与已经发生行锤击的字线相邻的字线的刷新操作。

图3是示出图1的半导体存储装置100的操作方法的流程图。

参考图1至图3，半导体存储装置100的操作方法可以包括检测行锤击的步骤S310、检测行锤击地址的步骤S320、生成刷新目标地址的步骤S330、执行算术运算的步骤S340以及确定是否已经正常生成刷新目标地址的步骤S350。

首先，检测行锤击的步骤S310可以是检测对于图1的多个字线WL1、WL2、...WLn的行锤击的步骤。可以由图1的行锤击检测电路130来执行检测行锤击的步骤S310。行锤击检测电路130可以检测行锤击并且生成行锤击检测信号DET_RH。

接下来，检测行锤击地址的步骤S320可以是检测与多个字线WL1、WL2、...WLn中的、已经发生行锤击的字线相对应的行锤击地址ADD_RH的步骤。可以由行锤击检测电路130来执行检测行锤击地址的步骤S320。当行锤击发生时，行锤击检测电路130可以生成行锤击地址ADD_RH。

接下来，生成刷新目标地址的步骤S330可以是检测与相邻于已经发生行锤击的字线的字线相对应的刷新目标地址ADD_REF的步骤。可以由地址生成电路110来执行生成刷新目标地址的步骤S330。地址生成电路110可以通过对行锤击地址ADD_RH执行对应于-1和+1的运算来生成刷新目标地址ADD_REF。

接下来，执行算术运算的步骤S340可以是对刷新目标地址ADD_REF执行算术运算以及对行锤击地址ADD_RH执行算术运算的步骤。执行算术运算的步骤S340可以由图2的操作确定电路120的第一运算电路210和第二运算电路220来执行。第一运算电路210可以对第一刷新目标地址和第二刷新目标地址执行加法运算并且可以输出加法运算的结果。第二运算电路220可以对行锤击地址ADD_RH和该地址自身执行加法运算，并且可以输出加法运算的结果。

接下来，确定是否已经正常生成刷新目标地址的步骤S350可以是通过将执行算术运算的步骤S340的结果相比较来确定是否已经正常生成刷新目标地址ADD_REF的步骤。可以由图2的比较电路230来执行确定是否已经正常生成刷新目标地址的步骤S350。比较电路230可以通过将第一运算电路210的输出值OUT1与第二运算电路220的输出值OUT2相比较来生成地址匹配信息INF_AM。如上所述，地址匹配信息INF_AM可以包括是否已经正确地生成对应于行锤击地址ADD_RH的刷新目标地址ADD_REF。

半导体存储装置100可以通过将对刷新目标地址ADD_REF的加法运算的结果与对行锤击地址ADD_RH的加法运算的结果相比较来确定是否已经正常生成刷新目标地址ADD_REF。

尽管在图中未示出，但半导体存储装置100还可以包括步骤：基于在确定是否已经正常生成刷新目标地址的步骤S350中生成的地址匹配信息INF_AM来再次执行生成刷新目标地址的步骤S330。可以由地址生成电路110来执行再次执行步骤S330的步骤。当错误地生成了刷新目标地址ADD_REF时，地址生成电路110可以基于地址匹配信息INF_AM来再次执行生成刷新目标地址的步骤S330。换句话说，地址生成电路110可以基于地址匹配信息INF_AM而再次生成刷新目标地址ADD_REF。

图4是示出根据本公开的实施例的半导体存储系统400的配置的框图。

参考图4，半导体存储系统400可以包括半导体存储装置410和系统控制装置420。

首先，半导体存储装置410可以对应于图1的半导体存储装置100。如上参考图1所述，半导体存储装置410可以被配置为检测对于多个字线WL1、WL2、...WLn的行锤击并且生成行锤击检测信号DET_RH。然后，半导体存储装置410可以被配置为通过将对应于已经发生行锤击的字线的行锤击地址ADD_RH和与相邻于已经发生行锤击的字线的字线相对应的刷新目标地址ADD_REF相比较来生成地址匹配信息INF_AM。

作为参考，图1的半导体存储装置100可以基于地址匹配信息INF_AM而再次生成刷新目标地址ADD_REF。换句话说，当错误地生成了刷新目标地址ADD_REF时，半导体存储装置100可以在半导体存储装置100的内部生成刷新目标地址ADD_REF。在图4的半导体存储系统400中，当错误地生成了刷新目标地址ADD_REF时，系统控制装置420可以代替半导体存储装置410来生成刷新目标地址ADD_REF。换句话说，在半导体存储系统400中，可以在半导体存储装置410外部来生成刷新目标地址ADD_REF，即可以由系统控制装置420来生成刷新目标地址ADD_REF。

接下来，系统控制装置420可以被配置为基于行锤击检测信号DET_RH和地址匹配信息INF_AM来向半导体存储装置410提供刷新目标地址ADD_REF。系统控制装置420可以向半导体存储装置410提供命令信号CMD和地址信号ADD。基于命令信号CMD，半导体存储装置410可以对与地址信号ADD相对应的存储单元执行写入操作和读取操作。在写入操作期间，系统控制装置420可以基于命令信号CMD向半导体存储装置410传送数据信号DAT。此外，在读取操作期间，系统控制装置420可以基于命令信号CMD从半导体存储装置410接收数据信号DAT。换句话说，命令信号CMD可以是对应于写入操作和读取操作的控制信号。

然后，系统控制装置420可以基于行锤击检测信号DET_RH和地址匹配信息INF_AM通过地址信号ADD来向半导体存储装置410提供刷新目标地址ADD_REF。在这时，系统控制装置420可以通过命令信号CMD向半导体存储装置410提供用于半导体存储装置410的刷新操作的刷新命令信号CMD_REF。这将参考图5和图6更详细地描述。

图5是示出图4的系统控制装置420的配置的框图。

参考图5，系统控制装置420可以包括命令生成电路510和地址控制电路520。

首先，命令生成电路510可以被配置为基于地址匹配信息INF_AM来生成对应于刷新命令信号CMD_REF的命令信号CMD。命令生成电路510可以生成命令信号CMD，该命令信号CMD能够控制对图4的半导体存储装置410的写入操作、读取操作等。此外，命令生成电路510可以生成刷新命令信号CMD_REF，该刷新命令信号CMD_REF能够控制对半导体存储装置410的刷新操作。换句话说，命令生成电路510可以基于地址匹配信息INF_AM来生成刷新命令信号CMD_REF，并且可以通过命令信号CMD向半导体存储装置410提供刷新命令信号CMD_REF。

接下来，地址控制电路520可以被配置为基于行锤击检测信号DET_RH和地址匹配信息INF_AM来生成对应于刷新目标地址ADD_REF的地址信号ADD。地址控制电路520可以生成地址信号ADD。地址信号ADD可以包括对图4的半导体存储装置410的写入操作、读取操作等所需的行地址ADD_ROW和列地址。作为参考，列地址可以是对应于多个位线BL1、BL2、...BLm中的每一个的地址信息。

然后，当由半导体存储装置410错误地生成了刷新目标地址ADD_REF时，地址控制电路520可以生成刷新目标地址ADD_REF。换句话说，地址控制电路520可以基于行锤击检测信号DET_RH和地址匹配信息INF_AM来生成刷新目标地址ADD_REF，并且可以通过地址信号ADD向半导体存储装置410提供刷新目标地址ADD_REF。

图6是示出图5的地址控制电路520的配置的框图。

参考图6，地址控制电路520可以包括地址锁存电路610、地址加法/减法电路620以及地址输出电路630。

首先，地址锁存电路610可以被配置为基于行锤击检测信号DET_RH来锁存行地址ADD_ROW。地址锁存电路610可以接收地址信号ADD。如上所述，地址信号ADD可以包括行地址ADD_ROW。因此，地址锁存电路610可以基于行锤击检测信号DET_RH来锁存行地址ADD_ROW。行锤击检测信号DET_RH可以是当行锤击发生时被激活的信号。因此，由地址锁存电路610基于行锤击检测信号DET_RH锁存的行地址ADD_ROW可以对应于行锤击地址ADD_RH。

接下来，基于地址匹配信息INF_AM，地址加法/减法电路620可以被配置为对由地址锁存电路610锁存的行地址执行加法/减法运算。如上所述，由地址锁存电路610锁存的行地址可以对应于行锤击地址ADD_RH。因此，地址加法/减法电路620可以通过对行锤击地址ADD_RH执行加法/减法运算来生成刷新目标地址ADD_REF。

接下来，基于地址匹配信息INF_AM，地址输出电路630可以被配置为选择性地输出行地址ADD_ROW和作为地址加法/减法电路620的输出地址的刷新目标地址ADD_REF。地址匹配信息INF_AM可以包括确定半导体存储装置410是否基于行锤击地址ADD_RH已经正确地生成刷新目标地址ADD_REF的结果。因此，当由半导体存储装置410错误地生成了刷新目标地址ADD_REF时，地址输出电路630可以输出刷新目标地址ADD_REF。

以这种方式输出的刷新目标地址ADD_REF可以被提供给图4的半导体存储装置410。可以基于地址匹配信息INF_AM来生成由系统控制装置420输出的刷新目标地址ADD_REF。因此，半导体存储装置410可以基本上接收由于行锤击而在刷新操作之后再次生成的刷新目标地址ADD_REF。

当在半导体存储装置410中在行锤击发生之后错误地生成了刷新目标地址ADD_REF时，半导体存储系统400可以向半导体存储装置410提供正确的刷新目标地址ADD_REF。此外，半导体存储系统400可以基于与刷新目标地址ADD_REF一起提供给半导体存储装置410的刷新命令信号CMD_REF而容易地控制对半导体存储装置410的刷新操作。