任务执行方法、装置及存储介质

技术领域

本申请实施例涉及计算机技术领域，尤其涉及一种任务执行方法、装置及存储介质。

背景技术

车用实时控制系统中，车用控制器在程序运行过程中会写入大量的非易失性数据。随着新能源汽车的智能化发展，非易失性数据量逐渐增大，且非易失性数据的生成伴随着整个电子控制单元(Electronic Control Unit，ECU)的生命周期一直存在。所以，如何即时存储非易失性数据变得尤为重要。

带电可擦可编程只读存储器(Electrically Erasable Programmable read onlymemory，EEPROM)具有即时读写的功能，存储芯片FLASH不具有即时读写的功能，所以一般采用EEPROM存储非易失性数据。但EEPROM的存储空间有限，因此目前常采用FLASH模拟EEPROM的读写功能来存储非易失性数据。

然而，执行FLASH模拟EEPROM任务占用时间较长，为了避免影响其他任务的执行，现有技术中仅在下电阶段执行FLASH模拟EEPROM任务，实现非易失性数据的写入。这样，会导致下电阶段时间过长。

发明内容

本申请提供一种任务执行方法、装置及存储介质，通过利用执行周期性任务的空闲时间执行FLASH模拟EEPROM任务，降低下电阶段的时长。

为达到上述目的，本申请采用如下技术方案：

第一方面，本申请提供一种任务执行方法，包括：执行周期性任务期间，检测是否有非易失性数据写入；在检测到有非易失性数据写入的情况下，在执行周期性任务的至少一个剩余时长内执行FLASH模拟EEPROM操作任务。其中，周期性任务的周期为预设时长；每个周期对应一个剩余时长；剩余时长根据对应的周期中，执行周期性任务的时长以及预设时长确定。

由于在执行周期性任务期间，并不是所有时间都在执行任务。而是在一个周期内的周期性任务执行完之后，待至下个周期节点才继续执行周期性任务。所以，本申请提供的技术方案可以将实现周期性任务过程中的空闲时间利用起来，执行FLASH模拟EEPROM操作任务。这样，FLASH模拟EEPROM可以即时完成非易失性数据的写入操作，不需要在下电阶段去执行FLASH模拟EEPROM操作任务。因此，本申请提供的技术方案相比现有的任务执行方法可以降低下电阶段的时长。

可选的，在一种可能的设计方式中，本申请提供的任务执行方法还可以包括：确定周期性任务的优先级高于FLASH模拟EEPROM操作任务的优先级；

上述“在执行周期性任务的至少一个剩余时长内执行FLASH模拟EEPROM操作任务”可以包括：根据优先级的高低，在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

可选的，在另一种可能的设计方式中，本申请提供的任务执行方法还可以包括：确定FLASH模拟EEPROM操作任务由NVM调度机的校验接口设置事件触发；事件触发用于触发执行FLASH模拟EEPROM操作任务；

上述“在检测到有非易失性数据写入的情况下，在执行周期性任务的至少一个剩余时长内执行FLASH模拟EEPROM操作任务”可以包括：在检测到有非易失性数据写入的情况下，调用校验接口设置事件触发，触发在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

可选的，在另一种可能的设计方式中，本申请提供的任务执行方法还可以包括：在调用校验接口设置事件触发之后，关闭校验接口；在FLASH模拟EEPROM操作任务执行完成后，开启校验接口。

可选的，在另一种可能的设计方式中，本申请提供的任务执行方法还可以包括：

在调用校验接口设置事件触发之后，将NVM调度机的调度状态变更为等待状态；在执行FLASH模拟EEPROM操作任务期间，将调度状态变更为执行状态；在FLASH模拟EEPROM操作任务执行完成后，将调度状态变更为空闲状态。

可选的，在另一种可能的设计方式中，上述“校验接口”为RTE/C-S接口。

可选的，在另一种可能的设计方式中，上述“检测是否有非易失性数据写入”可以包括：

确定NVM调度机的写入接口是否检测到写入请求；在确定写入接口检测到写入请求的情况下，确定有非易失性数据写入。

第二方面，本申请提供一种任务执行装置，包括：检测模块和执行模块；

检测模块，用于在执行模块执行周期性任务期间，检测是否有非易失性数据写入；周期性任务的周期为预设时长；

执行模块，用于在检测模块检测到有非易失性数据写入的情况下，在执行周期性任务的至少一个剩余时长内执行FLASH模拟EEPROM操作任务；每个周期对应一个剩余时长；剩余时长根据对应的周期中，执行周期性任务的时长以及预设时长确定。

可选的，在一种可能的设计方式中，本申请提供的任务执行装置还可以包括：确定模块，用于确定周期性任务的优先级高于FLASH模拟EEPROM操作任务的优先级；

执行模块具体用于，根据优先级的高低，在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

可选的，在另一种可能的设计方式中，确定模块还用于确定FLASH模拟EEPROM操作任务由NVM调度机的校验接口设置事件触发；事件触发用于触发执行FLASH模拟EEPROM操作任务；

执行模块具体用于，在检测模块检测到有非易失性数据写入的情况下，调用校验接口设置事件触发，触发在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

可选的，在另一种可能的设计方式中，本申请提供的任务执行装置还可以包括处理模块，处理模块用于，在调用校验接口设置事件触发之后，关闭校验接口；处理模块还用于，在FLASH模拟EEPROM操作任务执行完成后，开启校验接口。

可选的，在另一种可能的设计方式中，

处理模块还用于，在调用校验接口设置事件触发之后，将NVM调度机的调度状态变更为等待状态；

处理模块还用于，在执行FLASH模拟EEPROM操作任务期间，将调度状态变更为执行状态；

处理模块还用于，在FLASH模拟EEPROM操作任务执行完成后，将调度状态变更为空闲状态。

可选的，在另一种可能的设计方式中，上述“校验接口”为RTE/C-S接口。

可选的，在另一种可能的设计方式中，检测模块具体用于：确定NVM调度机的写入接口是否检测到写入请求；在确定写入接口检测到写入请求的情况下，确定有非易失性数据写入。

第三方面，本申请提供一种任务执行装置，包括存储器、处理器、总线和通信接口；存储器用于存储计算机执行指令，处理器与存储器通过总线连接；当任务执行装置运行时，处理器执行存储器存储的计算机执行指令，以使任务执行装置执行如上述第一方面提供的任务执行方法。

可选的，该任务执行装置还可以包括收发器，该收发器用于在任务执行装置的处理器的控制下，执行收发数据、信令或者信息的步骤，例如，接收写入请求。

进一步可选的，该任务执行装置可以是用于实现任务执行的物理机，也可以是物理机中的一部分装置，例如可以是物理机中的芯片系统。该芯片系统用于支持任务执行装置实现第一方面中所涉及的功能，例如，接收，发送或处理上述任务执行方法中所涉及的数据和/或信息。该芯片系统包括芯片，也可以包括其他分立器件或电路结构。

第四方面，本申请提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当计算机执行指令时，使得计算机执行如第一方面提供的任务执行方法。

第五方面，本申请提供一种计算机程序产品，该计算机程序产品包括计算机指令，当计算机指令在计算机上运行时，使得计算机执行如第一方面提供的任务执行方法。

需要说明的是，上述计算机指令可以全部或者部分存储在计算机可读存储介质上。其中，计算机可读存储介质可以与任务执行装置的处理器封装在一起的，也可以与任务执行装置的处理器单独封装，本申请对此不做限定。

本申请中第二方面、第三方面、第四方面以及第五方面的描述，可以参考第一方面的详细描述；并且，第二方面、第三方面、第四方面、以及第五方面的描述的有益效果，可以参考第一方面的有益效果分析，此处不再赘述。

在本申请中，上述任务执行装置的名字对设备或功能模块本身不构成限定，在实际实现中，这些设备或功能模块可以以其他名称出现。只要各个设备或功能模块的功能和本申请类似，属于本申请权利要求及其等同技术的范围之内。

本申请的这些方面或其他方面在以下的描述中会更加简明易懂。

附图说明

图1为本申请实施例提供的一种任务执行方法的流程示意图；

图2为本申请实施例提供的另一种任务执行方法的流程示意图；

图3为本申请实施例提供的又一种任务执行方法的流程示意图；

图4为本申请实施例提供的又一种任务执行方法的流程示意图；

图5为本申请实施例提供的又一种任务执行方法的流程示意图；

图6为本申请实施例提供的又一种任务执行方法的流程示意图；

图7为本申请实施例提供的一种任务执行装置的结构示意图；

图8为本申请实施例提供的另一种任务执行装置的结构示意图。

具体实施方式

下面结合附图对本申请实施例提供的任务执行方法、装置及存储介质进行详细地描述。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。

本申请的说明书以及附图中的术语“第一”和“第二”等是用于区别不同的对象，或者用于区别对同一对象的不同处理，而不是用于描述对象的特定顺序。

此外，本申请的描述中所提到的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选的还包括其他没有列出的步骤或单元，或可选的还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

需要说明的是，本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

在本申请的描述中，除非另有说明，“多个”的含义是指两个或两个以上。

车用实时控制系统中，车用控制器在程序运行过程中会写入大量的非易失性数据。随着新能源汽车的智能化发展，非易失性数据量逐渐增大，且非易失性数据的生成伴随着ECU的生命周期一直存在。所以，如何即时存储非易失性数据变得尤为重要。

EEPROM具有即时读写的功能，FLASH不具有即时读写的功能，所以一般采用EEPROM存储非易失性数据。但EEPROM的存储空间有限，因此目前常采用FLASH模拟EEPROM的读写功能来存储非易失性数据。

现有的，FLASH模拟EEPROM可以通过同步和异步两种方式实现。在同步实现方式中，FLASH模拟EEPROM单次运行时间较长，且模拟操作不能中断，影响了其他任务的执行。异步实现过程中，虽然FLASH模拟EEPROM单次运行时间较短，但周期调度次数多，当存储数据量较大时，整体运行时间较长。

由于上述两种方式存在的缺陷，所以目前仅在下电阶段执行FLASH模拟EEPROM任务，实现非易失性数据的写入。然而，这样会导致下电阶段时间过长。

针对上述现有技术中存在的问题，本申请实施例提供了一种任务执行方法、装置及存储介质，通过利用执行周期性任务的空闲时间执行FLASH模拟EEPROM任务，实现降低下电阶段的时长。

本申请实施例提供的任务执行方法可以适用于任务执行装置。任务执行装置可以为物理机(如服务器)，也可以为部署在物理机上的虚拟机(virtual machine，VM)。任务执行装置内嵌入有实时操作系统(Real Time Operating System，RTOS)，RTOS可用于执行本申请实施例中涉及的周期性任务。

可以理解的是，在任务执行装置为服务器的情况下，服务器可以是一台服务器，也可以是由多台服务器组成的服务器集群，本申请实施例对此不做限定。

下面结合对本申请提供的任务执行方法进行详细说明。

参照图1，本申请实施例提供的任务执行方法包括S101-S102：

S101、任务执行装置执行周期性任务期间，检测是否有非易失性数据写入。

其中，周期性任务的周期可以是人为事先确定的预设时长。

任务执行装置中嵌入的实时操作系统在执行周期性任务期间，实时操作系统中的非易失性存储器(Non Volatile Memory，NVM)调度机可用于控制FLASH实现模拟操作，NVM调度机的写入接口用于接收非易失性数据的写入请求。所以，可选的，在一种可能的实现方式中，任务执行装置可以确定NVM调度机的写入接口是否检测到写入请求，在确定写入接口检测到写入请求的情况下，确定有非易失性数据写入。

S102、任务执行装置在检测到有非易失性数据写入的情况下，在执行周期性任务的至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

其中，每个周期对应一个剩余时长。剩余时长根据对应的周期中，执行周期性任务的时长以及预设时长确定。

在一种可能的实现方式中，剩余时长可以根据预设时长与对应的周期中执行周期性任务的时长之差确定。示例性的，任务执行装置执行周期性任务期间，第一周期与第二周期的时间间隔为10ms，也即是本申请实施例中的预设时长为10ms。在第一周期内，任务执行装置执行周期性任务所需时长为5ms，在第二周期内，任务执行装置执行周期性任务所需时长为7ms。则可以确定在第一周期内的剩余时长为5ms，也即是在第一周期内执行FLASH模拟EEPROM操作任务的时长为5ms，在第二周期内的剩余时长为3ms，也即是在第二周期内执行FLASH模拟EEPROM操作任务的时长为3ms。

在另一种可能的实现方式中，剩余时长还可以基于执行周期性任务时占用的资源以及执行FLASH模拟EEPROM操作任务占用的资源情况确定，也即是可以将执行周期性任务与执行FLASH模拟EEPROM操作任务占用资源不冲突的时间确定为剩余时长。示例性的，FLASH模拟EEPROM操作任务在多数情况下都是通过程序代码实现，执行程序代码时必须是单线程实现，不能与执行周期性任务并行。但是，当FLASH模拟EEPROM操作任务通过芯片等硬件实现时，是不与执行周期性任务冲突的，此时FLASH模拟EEPROM操作任务可以与周期性任务同时并行。

可选的，在一种可能的实现方式中，可以通过设置周期性任务与FLASH模拟EEPROM操作任务的优先级的高低来实现在执行周期性任务的至少一个剩余时长内执行FLASH模拟EEPROM操作任务。具体的，可以确定周期性任务的优先级高于FLASH模拟EEPROM操作任务的优先级，这样，任务执行装置在执行任务时，可以按照优先级的高低顺序执行任务。可实现优先执行周期性任务，在执行周期性任务的至少一个剩余时长内执行FLASH模拟EEPROM操作任务，这样，执行FLASH模拟EEPROM操作任务不会影响周期性任务的执行。

可选的，在一种可能的实现方式中，可以设置FLASH模拟EEPROM操作任务由NVM调度机的校验接口设置事件触发，该事件触发用于触发执行FLASH模拟EEPROM操作任务。任务执行装置在检测到有非易失性数据写入的情况下，可以调用校验接口设置事件触发，触发在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

为了保证各个FLASH模拟EEPROM操作任务之间互不干扰，可以在一个FLASH模拟EEPROM操作子任务执行完之后再重新执行下一个FLASH模拟EEPROM操作子任务。所以，可选的，在一种可能的实现方式中，任务执行装置在调用校验接口设置事件触发之后，可以关闭校验接口，之后，在FLASH模拟EEPROM操作任务执行完成后，重新开启校验接口。这样，由于若一个FLASH模拟EEPROM操作任务正在执行，由于校验接口关闭，任务执行装置无法调用校验接口设置事件触发，就无法启动另一个FLASH模拟EEPROM操作任务。

可选的，在一种可能的实现方式中，校验接口可以为运行环境/客户端-服务端(Run-time environment/Cient-Server，RTE/C-S)接口。

可以理解的是，在实际应用中，还可以通过其他方式设置事件触发，本申请实施例对此不做限定。示例性的，还可以通过修改实时操作系统中的程序代码实现事件触发。

可选的，为了进一步确保各个FLASH模拟EEPROM操作任务之间互不干扰，在一种可能的实现方式中，任务执行装置在调用校验接口设置事件触发之后，还可以将NVM调度机的调度状态变更为等待(PENDING)状态。PENDING状态下可以等待正在执行的周期性任务执行完成，在周期性任务执行完成后，将NVM调度机的调度状态变更为执行(BUSY)状态，BUSY状态和PENDING状态下NVM调度机不可以重新调度其他FLASH模拟EEPROM操作任务，待当前的FLASH模拟EEPROM操作任务执行完成后，将调度状态变更为空闲(IDLE)状态，在IDLE状态下可以重新调度其他FLASH模拟EEPROM操作任务。

综合以上描述，本申请实施例提供的任务执行方法中，由于在执行周期性任务期间，并不是所有时间都在执行任务。而是在一个周期内的周期性任务执行完之后，待至下个周期节点才继续执行周期性任务。所以，本申请实施例提供的技术方案可以将实现周期性任务过程中的空闲时间利用起来，执行FLASH模拟EEPROM操作任务。这样，FLASH模拟EEPROM可以即时完成非易失性数据的写入操作，不需要在下电阶段去执行FLASH模拟EEPROM操作任务。因此，本申请提供的技术方案相比现有的任务执行方法可以降低下电阶段的时长。

综合以上描述，如图2所示，本申请实施例还提供了一种任务执行方法，包括S201-S203：

S201、任务执行装置确定周期性任务的优先级高于FLASH模拟EEPROM操作任务的优先级。

S202、任务执行装置在执行周期性任务期间，检测是否有非易失性数据写入。

S203、在检测到有非易失性数据写入的情况下，任务执行装置根据优先级的高低，在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

可选的，如图3所示，本申请实施例还提供了一种任务执行方法，包括S301-S303：

S301、任务执行装置确定FLASH模拟EEPROM操作任务由NVM调度机的校验接口设置事件触发。

S302、任务执行装置在执行周期性任务期间，检测是否有非易失性数据写入。

S303、任务执行装置在检测到有非易失性数据写入的情况下，调用校验接口设置事件触发，触发在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

可选的，如图4所示，本申请实施例还提供了一种任务执行方法，包括S401-S405：

S401、任务执行装置确定FLASH模拟EEPROM操作任务由NVM调度机的校验接口设置事件触发。

S402、任务执行装置在执行周期性任务期间，检测是否有非易失性数据写入。

S403、任务执行装置在检测到有非易失性数据写入的情况下，调用校验接口设置事件触发，并关闭校验接口。

S404、任务执行装置在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

S405、任务执行装置在FLASH模拟EEPROM操作任务执行完成后，开启校验接口。

可选的，如图5所示，本申请实施例还提供了一种任务执行方法，包括S501-S505：

S501、任务执行装置确定FLASH模拟EEPROM操作任务由NVM调度机的校验接口设置事件触发。

S502、任务执行装置在执行周期性任务期间，检测是否有非易失性数据写入。

S503、任务执行装置在检测到有非易失性数据写入的情况下，调用校验接口设置事件触发，且将NVM调度机的调度状态变更为等待状态。

S504、任务执行装置在至少一个剩余时长内执行FLASH模拟EEPROM操作任务，在执行FLASH模拟EEPROM操作任务期间，将调度状态变更为执行状态。

S505、任务执行装置在FLASH模拟EEPROM操作任务执行完成后，将调度状态变更为空闲状态。

为了更清楚的说明本申请实施例提供的任务执行方法，参照图6，下面将用一个实施例具体进行详细描述。如图6所示，本申请实施例提供的任务执行方法包括S601-S604：

S601、任务执行装置中的实时操作系统启动，并初始化任务。

S602、任务执行装置执行周期任务A。

S603、任务执行装置执行周期任务B。

S604、任务执行装置执行周期任务C。

可以理解的是，任务执行装置是可以同时执行多个周期任务的，在实际应用中，可以任选多个周期任务中的一个，在该周期任务的至少一个剩余时长内执行FLASH模拟EEPROM操作任务。所以本申请实施例对于上述步骤S602-S604的先后顺序不做限定，可以并行执行。

示例性的，如图6所示，以在周期任务A的至少一个剩余时长内执行FLASH模拟EEPROM操作任务为例，任务执行装置在执行步骤S602期间，执行步骤S6021-S6025。

S6021、判断是否有非易失性数据写入。

在任务执行装置确定有非易失性数据写入的情况下，执行S6022；在任务执行装置确定执行周期任务A期间无非易失性数据写入的情况下，仅需执行周期任务A。

S6022、判断NVM调度机是否为IDLE状态。

在任务执行装置确定NVM调度机为IDLE状态的情况下，执行S6023；在任务执行装置确定NVM调度机不是IDLE状态，而是BUSY状态或者PENDING状态的情况下，在第一预设间隔之后重新执行S6022。

其中，第一预设间隔可以是人为事先确定的时长，本申请实施例对此不做限定。

S6023、调用校验接口设置事件触发，关闭校验接口，将调度状态变更为PENDING状态。

S6024、在至少一个剩余时长内执行FLASH模拟EEPROM操作任务，在执行FLASH模拟EEPROM操作任务期间，将调度状态变更为BUSY状态。

S6025、在FLASH模拟EEPROM操作任务执行完成后，将调度状态变更为IDLE状态，且打开校验接口。

本申请实施例作为示例，仅示出了三个周期任务，本申请实施例对于周期任务的数量不做限定。

可以理解的是，在实际应用中，任务执行装置执行周期任务B或者执行周期任务C期间，任务执行装置的处理过程与执行装置执行周期任务A期间的处理过程相同，可以参照前述步骤S6021-S6025的相关描述，本申请实施例不再赘述。

需要说明的是，在实际应用中，执行FLASH模拟EEPROM操作任务的时长较长，往往需要利用多个剩余时长。所以，可以利用多个连续周期性任务的剩余时长执行一个完整的FLASH模拟EEPROM操作任务，具体实现过程中可以根据任务的优先级的高低执行。

如图7所示，本申请实施例还提供了一种任务执行装置，该任务执行装置可以包括：检测模块11和执行模块12。

其中，检测模块11可以执行上述方法实施例中的S101，执行模块12可以执行上述方法实施例中的S102。

具体地，检测模块11，用于在执行模块12执行周期性任务期间，检测是否有非易失性数据写入；周期性任务的周期为预设时长；

执行模块12，用于在检测模块11检测到有非易失性数据写入的情况下，在执行周期性任务的至少一个剩余时长内执行FLASH模拟EEPROM操作任务；每个周期对应一个剩余时长；剩余时长根据对应的周期中，执行周期性任务的时长以及预设时长确定。

可选的，在一种可能的实现方式中，本申请提供的任务执行装置还可以包括：确定模块，用于确定周期性任务的优先级高于FLASH模拟EEPROM操作任务的优先级；

执行模块12具体用于，根据优先级的高低，在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

可选的，在另一种可能的实现方式中，确定模块还用于确定FLASH模拟EEPROM操作任务由NVM调度机的校验接口设置事件触发；事件触发用于触发执行FLASH模拟EEPROM操作任务；

执行模块12具体用于，在检测模块11检测到有非易失性数据写入的情况下，调用校验接口设置事件触发，触发在至少一个剩余时长内执行FLASH模拟EEPROM操作任务。

可选的，在另一种可能的实现方式中，本申请提供的任务执行装置还可以包括处理模块，处理模块用于，在调用校验接口设置事件触发之后，关闭校验接口；处理模块还用于，在FLASH模拟EEPROM操作任务执行完成后，开启校验接口。

可选的，在另一种可能的实现方式中，

处理模块还用于，在调用校验接口设置事件触发之后，将NVM调度机的调度状态变更为等待状态；

处理模块还用于，在执行FLASH模拟EEPROM操作任务期间，将调度状态变更为执行状态；

处理模块还用于，在FLASH模拟EEPROM操作任务执行完成后，将调度状态变更为空闲状态。

可选的，在另一种可能的实现方式中，上述“校验接口”为RTE/C-S接口。

可选的，在另一种可能的实现方式中，检测模块11具体用于：确定NVM调度机的写入接口是否检测到写入请求；在确定写入接口检测到写入请求的情况下，确定有非易失性数据写入。

可选的，任务执行装置还可以包括存储模块，存储模块用于存储该任务执行装置的程序代码等。

如图8所示，本申请实施例还提供一种任务执行装置，包括存储器41、处理器42、总线43和通信接口44；存储器41用于存储计算机执行指令，处理器42与存储器41通过总线43连接；当任务执行装置运行时，处理器42执行存储器41存储的计算机执行指令，以使任务执行装置执行如上述实施例提供的任意一种任务执行方法。

在具体的实现中，作为一种实施例，处理器42(42-1和42-2)可以包括一个或多个中央处理器(central processing unit，CPU)，例如图8中所示的CPU0和CPU1。且作为一种实施例，任务执行装置可以包括多个处理器42，例如图8中所示的处理器42-1和处理器42-2。这些处理器42中的每一个CPU可以是一个单核处理器(single-CPU)，也可以是一个多核处理器(multi-CPU)。这里的处理器42可以指一个或多个设备、电路、和/或用于处理数据(例如计算机程序指令)的处理核。

存储器41可以是只读存储器41(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器41可以是独立存在，通过总线43与处理器42相连接。存储器41也可以和处理器42集成在一起。

在具体的实现中，存储器41，用于存储本申请中的数据和执行本申请的软件程序对应的计算机执行指令。处理器42可以通过运行或执行存储在存储器41内的软件程序，以及调用存储在存储器41内的数据，任务执行装置的各种功能。

通信接口44，使用任何收发器一类的装置，用于与其他设备或通信网络通信，如控制系统、无线接入网(radio access network，RAN)，无线局域网(wireless local areanetworks，WLAN)等。通信接口44可以包括接收单元实现接收功能，以及发送单元实现发送功能。

总线43，可以是工业标准体系结构(industry standard architecture，ISA)总线、外部设备互连(peripheral component interconnect，PCI)总线或扩展工业标准体系结构(extended industry standard architecture，EISA)总线等。该总线43可以分为地址总线、数据总线、控制总线等。为便于表示，图8中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

作为一个示例，结合图7，任务执行装置中的处理模块实现的功能与图8中的处理器实现的功能相同，任务执行装置中的存储模块实现的功能与图8中的存储器实现的功能相同。

本实施例中相关内容的解释可参考上述方法实施例，此处不再赘述。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当计算机执行该指令时，使得计算机执行上述实施例提供的任意一种任务执行方法。

其中，计算机可读存储介质，例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、RAM、ROM、可擦式可编程只读存储器(erasable programmable read only memory，EPROM)、寄存器、硬盘、光纤、CD-ROM、光存储器件、磁存储器件、或者上述的任意合适的组合、或者本领域熟知的任何其它形式的计算机可读存储介质。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于特定用途集成电路(application specificintegrated circuit，ASIC)中。在本申请实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。