高频偏容忍度的多通道信号相位测量方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种高频偏容忍度的多通道信号相位测量方法及装置。

背景技术

随着通信业务的日渐丰富，对于通信容量的需求不断增加，使用多通道信号采集能够提升信号传输的吞吐率，且接收端通道间的信号合并可以带来接收分集增益，提高信号传输的稳定性。因此多通道信号传输越来越受到研究的重视，例如多输入多输出(MultiInput Multi Output，MIMO)技术。

然而在通信过程中，受收发双方的相对运动以及收发双方时钟固有频率偏差的影响，会造成多普勒频偏现象，甚至严重影响通信的性能；另外，在将多通道采集到的信号进行合并时，需要保证信号之间的相位具有一致性，而信号之间的相位差会使多通道之间的信号无法正确合并，降低分集增益。因此对于多通道合并系统来说，实现大频偏容忍度下的相位自校准非常重要。

现有的相位校准技术主要有矩阵求逆法、快速傅里叶变换(Fast FourierTransform，FFT)法、旋转矢量法等。矩阵求逆法将被测件安装在精密定位的转台上，接收辐射信号，通过矩阵求逆得到相应的相位值。FFT不需要装置与信号，以FFT代替矩阵求逆。旋转矢量法的基础是接收总场强为各个通道的合成场强，改变通道的相位，总场强会发生变化，以根据接收场强的变化求得该通道的相对相位。

然而上述方法均默认通道间频偏一致，没有考虑频偏对相位校准的影响，并且每次上电均需要重新进行计算，提升了系统的复杂度。

发明内容

本发明提供一种高频偏容忍度的多通道信号相位测量方法及装置，用以解决现有技术中未考虑频偏对相位校准影响的缺陷，既消除通信中频偏的影响，又无需在每次上电后重新进行校准。

本发明提供一种高频偏容忍度的多通道信号相位测量方法，包括：基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，所述PN序列数据为所述数模转换芯片基于采集的PN码得到的；针对各通道接收的PN序列数据，对所述PN序列数据进行频偏估计，得到预估频偏，并利用所述预估频偏对所述PN序列数据进行补偿，得到对应通道的PN序列补偿数据；针对各所述通道的PN序列补偿数据，将所述PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

根据本发明提供的一种高频偏容忍度的多通道信号相位测量方法，所述分别针对各所述通道的PN序列补偿数据，将所述PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位，包括：将所述PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，得到峰值数据；根据所述峰值数据，得到幅度数据和相位数据；根据所述幅度数据和所述相位数据，并利用四象限反正切算法，得到各通道的预估相位；根据各所述通道的预估相位，得到预测相位。

根据本发明提供的一种高频偏容忍度的多通道信号相位测量方法，在所述得到预测相位之后，包括：基于所述各通道的预估相位，得到相邻通道之间的相位差；根据所述相位差，对所述预测相位进行更新，得到更新后的预测相位。

根据本发明提供的一种高频偏容忍度的多通道信号相位测量方法，所述对所述PN序列数据进行频偏估计，包括：针对单个通道接收的PN序列数据，选取首尾预设长度的数据序列，并基于共轭算法，得到相位差值；根据所述相位差值，以及在先获取的所述选取的首尾预设长度的数据序列之间的时延，得到预估频偏。

根据本发明提供的一种高频偏容忍度的多通道信号相位测量方法，在所述基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据之前，包括：生成预设比特的预设序列；基于预设值，对预设比特的预设序列的目标位置进行补充，得到PN码；将所述PN码发送至所述数模转化芯片。

根据本发明提供的一种高频偏容忍度的多通道信号相位测量方法，所述将所述PN码发送至所述数模转化芯片，包括：对所述PN码进行成型滤波；将经所述成型滤波后的PN码发送至所述数模转换芯片进行上变频处理；

所述基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，包括：接收所述数模转换芯片发送的PN序列数据，所述PN序列数据为所述数模转换芯片对接收的PN码进行下变频处理后得到的；对所述PN序列数据进行匹配滤波。

根据本发明提供的一种高频偏容忍度的多通道信号相位测量方法，所述数模转换芯片的相位自校准用于基于时钟芯片发送的同步参考信号和同步时钟同步本振相位，所述同步参考信号和同步时钟是所述时钟芯片基于接收的同步脉冲得到的。

本发明还提供一种高频偏容忍度的多通道信号相位测量装置，包括：数据接收模块，基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，所述PN序列数据为所述数模转换芯片基于采集的PN码得到的；频偏预估补偿模块，针对各通道接收的PN序列数据，对所述PN序列数据进行频偏估计，得到预估频偏，并利用所述预估频偏对所述PN序列数据进行补偿，得到对应通道的PN序列补偿数据；相位检测模块，针对各所述通道的PN序列补偿数据，将所述PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述高频偏容忍度的多通道信号相位测量方法的步骤。

本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述高频偏容忍度的多通道信号相位测量方法的步骤。

本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述高频偏容忍度的多通道信号相位测量方法的步骤。

本发明提供的高频偏容忍度的多通道信号相位测量方法及装置，通过接收自校准后的数模转换芯片发送的PN序列数据，以矫正由于数模转换芯片接收端本振起振时间的随机性为接收信号引入的随机相位，使得数模转换芯片接收端在重复上电过程中采集信号的相位保持一致，无需每次上电重新校准；另外，通过在相位检测之前，对PN序列数据进行频偏估计并补偿，使其适用于存在多普勒的高动态场景，避免了FPGA平台与数模转换芯片之间的相对运动或钟差对相位检测结果产生影响，提高相位检测精度。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的高频偏容忍度的多通道信号相位测量方法的流程示意图之一；

图2是本发明提供的高频偏容忍度的多通道信号相位测量方法的流程示意图之二；

图3是本发明提供的相位自校准流程示意图；

图4是本发明提供的频偏估计示意图；

图5为本发明提供的相偏θ＝30°，频偏为f＝1000Hz，采样率f_s＝100MHz情况下采用频偏估计与补算法前后相位估计结果与真实相位之间的对比示意图；

图6为本发明提供的FPGA平台在不同信噪比和频偏下的相位估计误差曲线示意图；

图7为本发明提供的完成校准后数模转换芯片采集信号相位抖动情况测量结果示意图；

图8是本发明提供的高频偏容忍度的多通道信号相位测量装置的结构示意图；

图9是本发明提供的电子设备的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1示出了一种高频偏容忍度的多通道信号相位测量方法的流程示意图，该方法包括：

S11，基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，PN序列数据为数模转换芯片基于采集的PN码得到的；

S12，针对各通道接收的PN序列数据，对PN序列数据进行频偏估计，得到预估频偏，并利用预估频偏对PN序列数据进行补偿，得到对应通道的PN序列补偿数据；

S13，针对各通道的PN序列补偿数据，将PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

需要说明的是，本说明书中的执行主体为现场可编程门阵列FPGA平台，本说明书中的S1N不代表高频偏容忍度的多通道信号相位测量方法的先后顺序，下面具体结合图2-图7描述本发明的高频偏容忍度的多通道信号相位测量方法。

步骤S11，基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，PN序列数据为数模转换芯片基于采集的PN码得到的。

在一个可选实施例中，在基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据之前，包括：生成预设比特的预设序列；基于预设值，对预设比特的预设序列的目标位置进行补充，得到PN码；将PN码发送至数模转化芯片。

需要说明的是，PN码是一类具有与白噪声类似的自相关性质的0和1所构成的编码序列，其中最常见的是m序列，其自相关特性优异，可以通过与本地相同码字做相关运算的方法确定其码相位。本实施例中，可以根据预设序列的预设比特数确定对应的相关运算，比如当预设比特的预设序列为63比特的预设序列时，可以采用在63比特的m序列末尾补0的方式，形成的64比特的PN码。

进一步地，将PN码发送至数模转化芯片，包括：对PN码进行成型滤波；将经成型滤波后的PN码发送至数模转换芯片进行上变频处理。相应地，基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，包括：接收数模转换芯片发送的PN序列数据，PN序列数据为数模转换芯片对接收的PN码进行下变频处理后得到的；对PN序列数据进行匹配滤波。

需要补充的是，FPGA平台采用连续PN64序列作为原始数据，经过成型滤波发送至数模转换芯片中进行上变频处理；数模转换芯片对该信号进行采集，并经过下变频处理发送至FPGA平台进行匹配滤波，以便于后续相位估计。在数模转换芯片上下变频过程中，由于数模转换芯片收发本振频率不一致和相位的不确定性，会使数模转换芯片采集的FPGA发送的PN信号带有随机频偏和相偏，通过数模转换芯片的自校准，可以将接收的PN码的随机相偏矫正为固定相偏，从而便于后续FPGA平台在存在频偏条件下，对固定相偏进行准确估计。

应当注意的是，数模转换芯片的相位自校准用于基于时钟芯片发送的同步参考信号和同步时钟同步本振相位，同步参考信号和同步时钟是时钟芯片基于接收的同步脉冲得到的，通过同步，使每次重新上电后，单路采集信号相位不变，多路采集信号间的相位差不变。另外，在数模转换芯片同步本振相位之后，数模转换芯片与FPGA平台建立通信链路，实现链路同步，从而便于将自身采集的数据能够传入FPGA平台。

换言之，数模转换芯片的自校准，包括：时钟芯片接收外部发送的同步脉冲，得到同步参考信号和同步时钟，并将同步参考信号和同步时钟发送至数模转换芯片；数模转换芯片接收同步参考信号和同步时钟，并根据同步参考信号和同步时钟，将自身时钟与参考信号的上升沿与同步参考信号和同步时钟对齐，并在采集到上升沿时，置零对应的本振相位，从而矫正数模转换芯片本振起振时间的随机性带来的随机相位，使得多通道信号间的相位差在不改变连接关系的情况下保持不变，该相位差仅取决于各采集链路的传输时延，进而在多通道信号相位差不变的基础上，结合后续相位测量算法，即可实现多通道信号相位同步。

需要补充的是，在时钟芯片将同步参考信号和同步时钟发送至数模转换芯片时，时钟芯片将同步参考信号和同步时钟发送至FPGA平台，以使用低速同步参考信号和高速同步时钟，实现数模转换芯片与FPGA平台间的链路同步。另外，同步脉冲可以是外部脉冲生成器生成后发送至时钟芯片的，也可以是FPGA平台生成后发送至时钟芯片的，此处不作进一步地限定。

步骤S12，针对各通道接收的PN序列数据，对PN序列数据进行频偏估计，得到预估频偏，并利用预估频偏对PN序列数据进行补偿，得到对应通道的PN序列补偿数据。

在本实施例中，对PN序列数据进行频偏估计，包括：针对单个通道接收的PN序列数据，选取首尾预设长度的数据序列，并基于共轭算法，得到相位差值；根据相位差值，以及在先获取的选取的首尾预设长度的数据序列之间的时延，得到预估频偏。

需要说明的是，FPGA平台每个通道均接收数模转换芯片所发送的PN序列数据，并针对各个通道发送的PN序列数据，将首段与尾段采集到的序列共轭相乘，以消除原始的相位信息，保留因频偏造成的前后两段相位差值，从而根据相位差值预估出相应频偏，以将估计出来的频偏补偿回所采集的PN序列数据，由此实现了所述的频偏容忍，便于后续的相位检测。

步骤S13，针对各通道的PN序列补偿数据，将PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

在本实施例中，分别针对各通道的PN序列补偿数据，将PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位，包括：将PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，得到峰值数据；根据峰值数据，得到幅度数据和相位数据；根据幅度数据和相位数据，并利用四象限反正切算法，得到各通道的预估相位；根据各通道的预估相位，得到预测相位。

需要补充的是，由于PN序列数据具有较好的自相关性，因此可以通过将接收的PN序列数据预FPGA本地存储的PN序列数据进行滑动相关捕获，并在接收到的PN序列数据与本地存储的PN序列数据对齐时出现相关峰时，选取峰值处数据，从而对I(幅度)、Q(相位)路结果进行四象限反正切计算，即可得到对应通道的预估相位。此外，滑动相关捕获可以采用数字匹配滤波器DMF。

另外，根据各通道的预估相位，得到预测相位，包括：将得到的所有通道的预估相位进行平均，得到预测相位，从而实现大频偏容忍的相位估计。

在一个可选实施例中，在得到预测相位之后，由于各通道每次的相位偏移固定，因此再次上电后，包括：基于各通道的预估相位，得到相邻通道之间的相位差；根据相位差，对预测相位进行更新，得到更新后的预测相位。需要说明的是，通过测量多路采集信号间(即PN序列数据)的固定相位差，以在数模转换芯片相位自校准的基础上，实现FPGA平台多路采集信号相位自校准。

图2示出了一种高频偏容忍度的多通道信号相位测量方法的流程示意图，该方法包括：

数模转换芯片基于时钟芯片发送的同步参考信号和同步时钟进行自校准，并与FPGA平台建立通信链路；

FPGA平台将生成的PN码发送至数模转换芯片；

数模转换芯片采集PN码，得到PN序列数据，并将PN序列数据返回至FPGA平台；

FPGA平台对各通道接收的PN序列数据分别进行频偏估计，得到预估频偏，并利用预估频偏对相应PN序列数据进行补偿，得到对应通道的PN序列补偿数据；

FPGA平台将PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

具体而言，参考图3，数模转换芯片基于时钟芯片发送的同步参考信号和同步时钟进行自校准，并与FPGA平台建立通信链路，包括：时钟芯片接收外部发送的同步脉冲，得到同步参考信号和同步时钟，并将同步参考信号和同步时钟发送至数模转换芯片；数模转换芯片接收同步参考信号和同步时钟，并根据同步参考信号和同步时钟，将自身时钟与参考信号的上升沿与同步参考信号和同步时钟对齐，并在采集到上升沿时，置零对应的本振相位；数模转换芯片与FPGA平台建立通信链路。

在一个可选实施例中，参考图3，采用2片时钟芯片、4片数模转换芯片和4片FPGA平台，实现四通道信号相位自动校准，在该实施例的基础上，可用同样的方式拓展至更多通道。

需要说明的是，多通道信号采集时相位取决于信号的传输时延和本振起振时间的随机性。在FPGA平台发送数据，以及FPGA平台和数模转换芯片之间的连接关系不变的情况下，信号的传输时延不变，信号相位的不确定性仅来自于数模转换芯片本振的随机起振时间。本实施例即用于矫正本振起振时间带来的信号相位不确定性。

在上述实施例中，每片时钟芯片分别为2片数模转换芯片和2片FPGA平台提供时钟，每片数模转换芯片将采集到的数据送往1片FPGA平台进行处理。具体而言，脉冲生成器(PULSE_GENERATE)产生一组同步脉冲(SYNC_PULSE)，使两片时钟芯片完成时钟同步。接着时钟芯片为每片数模转换芯片和FPGA平台提供同步参考信号(REF_CLK)和同步时钟(LOGIC_CLK)。最后，使用低速同步参考信号和高速同步时钟，实现数模转换芯片相位同步和数模转换芯片与FPGA平台间的链路同步。

采用本实施例所述设计，假设同名的信号走线长度带来的延迟完全相同，理想情况下4个数模转换芯片本振相位可达到相同。但实际过程中由于线长不等长等因素，本振间会存在固定相差，该相差可采用本发明中得到预测相位的方式进行估计和补偿。

在一个可选实施例中，FPGA平台连续发送16倍上采样的64PN，32768bit共包含32个PN64；数模转换芯片采集32768bit观测数据(即PN码)，对其进行上、下变频处理之后，发送至FPGA平台；FPGA平台接收PN序列数据后，首先截取32768bit的前1024bit和后1024bit进行频偏估计和补偿，具体估计和补偿方式可参考上文；接下来将频偏补偿后的32768bit数据与原始PN64滑动相关捕获，由于32768bit包含32个PN64，会出现32个相关峰，假设32个峰值处数据为I

进一步地，参考图4，观测窗口共32768bit，所采集数据为16倍上采样的64PN，即每个数据段长度为1024bit。假设发送数据为s，接收信号相偏为θ，频偏为f，接收采样率为f

图5为相偏θ＝30°，频偏为f＝1000Hz，采样率f_s＝100MHz情况下采用频偏估计与补算法前后相位估计结果与真实相位之间的对比。是否补偿频偏对相关峰影响很小，但在计算相位时若有频偏存在，测量的相位会不断变化，逐渐偏离真实相位值。

图6为本发明FPGA平台在不同信噪比和频偏下的相位估计误差曲线。该测量方法在SNR＝0dB，频偏≤1500Hz时测量误差＜1°。

图7为完成校准后数模转换芯片采集信号相位抖动情况测量结果。使用本发明相位测量处理单元，对自校准后数模转换芯片采集信号的相位抖动情况进行测量。共测量了3个不同的数模转换芯片，每个数模转换芯片进行三次上电，每次上电测量三次，共测量9次。可以看到，经过多次上电和重复测量，每个数模转换芯片采集信号的相位保持基本不变，选取抖动最大的一组测量结果进行分析，抖动误差＜4°。

综上所述，本发明实施例通过接收自校准后的数模转换芯片发送的PN序列数据，以矫正由于数模转换芯片接收端本振起振时间的随机性为接收信号引入的随机相位，使得数模转换芯片接收端在重复上电过程中采集信号的相位保持一致，无需每次上电重新校准；另外，通过在相位检测之前，对PN序列数据进行频偏估计并补偿，使其适用于存在多普勒的高动态场景，避免了FPGA平台与数模转换芯片之间的相对运动或钟差对相位检测结果产生影响，提高相位检测精度。

下面对本发明提供的高频偏容忍度的多通道信号相位测量装置进行描述，下文描述的高频偏容忍度的多通道信号相位测量装置与上文描述的高频偏容忍度的多通道信号相位测量方法可相互对应参照。

图8示出了一种高频偏容忍度的多通道信号相位测量装置的结构示意图，该装置，包括：

数据接收模块81，基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，所述PN序列数据为所述数模转换芯片基于采集的PN码得到的；

频偏预估补偿模块82，针对各通道接收的PN序列数据，对所述PN序列数据进行频偏估计，得到预估频偏，并利用所述预估频偏对所述PN序列数据进行补偿，得到对应通道的PN序列补偿数据；

相位检测模块83，针对各所述通道的PN序列补偿数据，将所述PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

在一个可选实施例中，该装置还包括：序列生成模块，在基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据之前，生成预设比特的预设序列；补充模块，基于预设值，对预设比特的预设序列的目标位置进行补充，得到PN码；发送模块，将PN码发送至数模转化芯片。

进一步地，发送模块，包括：成型滤波单元，对PN码进行成型滤波；发送单元，将经成型滤波后的PN码发送至数模转换芯片进行上变频处理。

相应地，数据接收模块，包括：接收单元，接收数模转换芯片发送的PN序列数据，PN序列数据为数模转换芯片对接收的PN码进行下变频处理后得到的；匹配滤波单元，对PN序列数据进行匹配滤波。

应当注意的是，数模转换芯片的相位自校准用于基于时钟芯片发送的同步参考信号和同步时钟同步本振相位，同步参考信号和同步时钟是时钟芯片基于接收的同步脉冲得到的，通过同步，使每次重新上电后，单路采集信号相位不变，多路采集信号间的相位差不变。另外，在数模转换芯片同步本振相位之后，数模转换芯片与FPGA平台建立通信链路，实现链路同步，从而便于将自身采集的数据能够传入FPGA平台。

在一个可选实施例中，该装置还包括：信号同步模块，接受时钟芯片发送的同步参考信号和同步时钟，此时，时钟芯片还将同步参考信号和同步时钟发送至数模转换芯片。

频偏预估补偿模块82，包括：差值估算单元，针对单个通道接收的PN序列数据，选取首尾预设长度的数据序列，并基于共轭算法，得到相位差值；频偏估计单元，根据相位差值，以及在先获取的选取的首尾预设长度的数据序列之间的时延，得到预估频偏。

相位检测模块83，包括：滑动相关捕获单元，将PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，得到峰值数据；数据获取单元，根据峰值数据，得到幅度数据和相位数据；相位预估单元，根据幅度数据和相位数据，并利用四象限反正切算法，得到各通道的预估相位；相位预测单元，根据各通道的预估相位，得到预测相位。

另外，相位预测单元，包括：相位预测子单元，将得到的所有通道的预估相位进行平均，得到预测相位，从而实现大频偏容忍的相位估计。

在一个可选实施例中，该装置还包括：相位差获取模块，在得到预测相位之后，由于各通道每次的相位偏移固定，因此再次上电后，基于各通道的预估相位，得到相邻通道之间的相位差；相位调整模块，根据相位差，对预测相位进行更新，得到更新后的预测相位。

在一个可选实施例中，还公开了一种高频偏容忍度的多通道信号相位测量装置，包括时钟芯片、数模转换芯片和FPGA平台，其中：数模转换芯片基于时钟芯片发送的同步参考信号和同步时钟进行自校准，并与FPGA平台建立通信链路；FPGA平台将生成的PN码发送至数模转换芯片；数模转换芯片采集PN码，得到PN序列数据，并将PN序列数据返回至FPGA平台；FPGA平台对各通道接收的PN序列数据分别进行频偏估计，得到预估频偏，并利用预估频偏对相应PN序列数据进行补偿，得到对应通道的PN序列补偿数据；FPGA平台将PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

综上所述，本发明实施例通过通过接收自校准后的数模转换芯片发送的PN序列数据，以矫正由于数模转换芯片接收端本振起振时间的随机性为接收信号引入的随机相位，使得数模转换芯片接收端在重复上电过程中采集信号的相位保持一致，无需每次上电重新校准；另外，通过在相位检测之前，对PN序列数据进行频偏估计并补偿，使其适用于存在多普勒的高动态场景，避免了FPGA平台与数模转换芯片之间的相对运动或钟差对相位检测结果产生影响，提高相位检测精度。

图9示例了一种电子设备的实体结构示意图，如图9所示，该电子设备可以包括：处理器(processor)91、通信接口(Communications Interface)92、存储器(memory)93和通信总线94，其中，处理器91，通信接口92，存储器93通过通信总线94完成相互间的通信。处理器91可以调用存储器93中的逻辑指令，以执行高频偏容忍度的多通道信号相位测量方法，该方法包括：基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，所述PN序列数据为所述数模转换芯片基于采集的PN码得到的；针对各通道接收的PN序列数据，对所述PN序列数据进行频偏估计，得到预估频偏，并利用所述预估频偏对所述PN序列数据进行补偿，得到对应通道的PN序列补偿数据；针对各所述通道的PN序列补偿数据，将所述PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

此外，上述的存储器93中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的高频偏容忍度的多通道信号相位测量方法，该方法包括：基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，所述PN序列数据为所述数模转换芯片基于采集的PN码得到的；针对各通道接收的PN序列数据，对所述PN序列数据进行频偏估计，得到预估频偏，并利用所述预估频偏对所述PN序列数据进行补偿，得到对应通道的PN序列补偿数据；针对各所述通道的PN序列补偿数据，将所述PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的高频偏容忍度的多通道信号相位测量方法，该方法包括：基于各个通道，分别接收相位自校准后的数模转换芯片发送的伪随机码PN序列数据，所述PN序列数据为所述数模转换芯片基于采集的PN码得到的；针对各通道接收的PN序列数据，对所述PN序列数据进行频偏估计，得到预估频偏，并利用所述预估频偏对所述PN序列数据进行补偿，得到对应通道的PN序列补偿数据；针对各所述通道的PN序列补偿数据，将所述PN序列补偿数据和预先存储的本地PN序列数据进行滑动相关捕获，并结合四象限反正切算法，得到预测相位。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。