显示装置

技术领域

本发明涉及一种显示装置。

背景技术

随着信息化社会的发展，对用于显示图像的显示装置的需求正以各种形态增加。例如，显示装置正应用于诸如智能电话、数码相机、笔记本计算机、导航仪以及智能电视之类的各种电子设备。显示装置可以是诸如液晶显示装置(Liquid Crystal DisplayDevice)、场发射显示装置(Field Emission Display Device)、有机发光显示装置(Organic Light Emitting Display Device)等平板显示装置。在这样的平板显示装置中，发光显示装置包括能够使显示面板的像素中的每一个自主地发光的发光元件，从而即使没有向显示面板提供光的背光单元也能够显示图像。

显示装置还可以包括发出预定的光的像素、用于驱动所述像素的扫描布线、数据布线、电源布线、向扫描布线输出扫描信号的扫描驱动部以及向数据布线输出数据电压的显示驱动部。

显示装置包括包含像素并显示图像的显示区域和布置于显示区域周围的非显示区域。最近，虽然正最小化显示装置中的非显示区域的面积，但由此在非显示区域中用于布置连接显示驱动部和数据布线的扇出布线(fan out lines)的空间可能不足。

发明内容

本发明所要解决的技术问题是，提供一种能够去除因非显示区域的面积减小而基于扇出布线产生的显示面的斑痕的显示装置。

本发明的技术问题不限于以上提及的技术问题，本发明所属技术领域的技术人员可以通过以下的记载明确理解未提及的其他技术问题。

为了解决上述技术问题，根据一实施例的显示装置，包括：显示区域和非显示区域，在所述显示区域布置有沿第一方向和与所述第一方向交叉的第二方向排列的多个子像素，所述非显示区域包围所述显示区域；多条数据布线，布置于所述显示区域，沿所述第二方向延伸；第一数据连接布线，布置于所述显示区域，沿所述第二方向延伸，并且在所述子像素中沿所述第一方向与所述数据布线隔开；以及第二数据连接布线，布置于所述显示区域，沿所述第一方向延伸，并且与所述第一数据连接布线中的至少一个连接，其中，所述子像素包括与驱动晶体管的第一电极连接的第一连接电极，所述第一连接电极以与所述第一数据连接布线不重叠的方式布置于所述第一数据连接布线与所述数据布线之间。

所述第一连接电极布置为与所述数据布线不重叠，所述第一数据连接布线的一部分可以与所述驱动晶体管的所述第一电极重叠。

所述显示装置还包括：初始化电压布线，沿所述第一方向延伸，包括与所述第一连接电极相邻并朝向所述第二方向突出的突出部，所述初始化电压布线的所述突出部可以与所述第一数据连接布线重叠。

所述初始化电压布线的所述突出部的宽度可以大于所述第一数据连接布线的宽度。

所述显示装置还包括：多条第一垂直布线，沿所述第二方向延伸，沿所述第一方向与所述第一数据连接布线和所述数据布线隔开，所述第一垂直布线与所述数据布线之间的间隔可以小于所述第一垂直布线与所述第一数据连接布线之间的间隔。

所述显示装置还包括：电压连接电极，布置于所述子像素，与所述第一垂直布线连接，所述电压连接电极的至少一部分可以与所述第一数据连接布线重叠。

所述电压连接电极可以与所述驱动晶体管的所述第一电极重叠。

所述电压连接电极的最大线宽可以大于所述第一数据连接布线的宽度。

所述显示装置还包括：偏置电压布线，沿所述第一方向延伸而布置；以及第一晶体管，与所述偏置电压布线连接，其中，所述第一晶体管可以与所述第一连接电极连接。

所述显示区域包括：第一显示区域；以及第二显示区域，沿所述第一方向与所述第一显示区域相邻，所述数据布线可以包括：第一数据布线，布置于所述第一显示区域而与所述第二数据连接布线连接；以及第二数据布线，布置于所述第二显示区域而与所述第二数据连接布线不连接。

多条所述第一数据连接布线中的至少一部分可以通过所述第二数据连接布线而与所述第一数据布线电连接。

所述显示装置还可以包括：第一扇出布线，布置于所述非显示区域，与所述第一数据连接布线连接；以及第二扇出布线，布置于所述非显示区域，与所述第二数据连接布线连接。

所述显示装置还可以包括：多个垂直虚设图案，布置于所述第二显示区域，沿所述第二方向与所述第一数据连接布线隔开；以及多个水平虚设图案，沿所述第一方向与所述第二数据连接布线隔开。

所述显示装置还可以包括：水平电源布线，在所述显示区域中沿所述第一方向延伸而布置，并且沿所述第二方向与所述第二数据连接布线隔开；以及垂直电源布线，在所述第一显示区域中沿所述第二方向延伸而布置，并且与所述第一数据布线隔开。

所述第一连接电极布置为与所述数据布线局部重叠，所述第一数据连接布线的一部分可以与所述驱动晶体管的所述第一电极重叠。

为了解决所述技术问题，根据一实施例的显示装置，包括：第一子像素和第二子像素，包括驱动晶体管以及与所述驱动晶体管的第一电极连接的第一连接电极，并且彼此沿第一方向相邻；多条第一数据连接布线，布置于所述第一子像素和所述第二子像素中的每一个，沿所述第一方向彼此隔开，并沿与所述第一方向交叉的第二方向延伸；多条数据布线，隔着所述多条第一数据连接布线而沿所述第一方向彼此隔开，并沿所述第二方向延伸；第二数据连接布线，并沿所述第二方向延伸而布置于所述第一子像素和所述第二子像素，与所述第一数据连接布线中的任意一个连接；以及多条第一垂直布线，沿所述第二方向延伸，沿所述第一方向与所述数据布线隔开，其中，所述第一连接电极布置于所述多条第一数据连接布线中的任意一个与所述多条数据布线中的任意一个之间。

所述第一子像素的所述第一数据连接布线与所述第二子像素的所述第一数据连接布线之间的间隔可以小于所述第一子像素的所述数据布线与所述第二子像素的所述数据布线之间的间隔。

所述第一子像素的所述第一数据连接布线和所述第二子像素的所述第一数据连接布线可以布置于所述第一子像素及所述第二子像素各自的所述第一连接电极之间。

所述第一数据连接布线中的每一个与所述第一连接电极不重叠，而可以与所述驱动晶体管的所述第一电极重叠。

所述显示装置还包括：初始化电压布线，沿所述第一方向延伸，布置于所述第一子像素和所述第二子像素，其中，所述初始化电压布线布置于所述第一子像素和所述第二子像素各自的所述第一连接电极之间，并可以包括朝向所述第二方向突出的突出部。

所述突出部布置为与所述第一子像素和所述第二子像素各自的所述第一数据连接布线重叠，所述突出部的宽度可以大于所述第一子像素和所述第二子像素各自的所述第一数据连接布线的宽度。

所述突出部的宽度可以大于所述第一子像素的所述第一数据连接布线与所述第二子像素的所述第一数据连接布线之间的间隔。

所述显示装置还包括：电压连接电极，与所述第一垂直布线连接，布置于所述第一子像素和所述第二子像素各自的所述第一连接电极之间，其中，所述电压连接电极可以布置为与所述第一子像素和所述第二子像素各自的所述第一数据连接布线重叠。

所述电压连接电极可以布置为与所述第一子像素的所述驱动晶体管的所述第一电极以及所述第二子像素的所述驱动晶体管的所述第一电极分别重叠。

所述电压连接电极的最小线宽可以大于所述第一子像素和所述第二子像素各自的所述第一数据连接布线之间的间隔。

所述电压连接电极的最大线宽可以大于所述第一子像素和所述第二子像素各自的所述第一数据连接布线之间的间隔和所述第一数据连接布线的宽度之和。

所述显示装置还可以包括：第一子初始化电压布线，沿所述第一方向延伸，并连接于所述第二子像素；以及第二子初始化电压布线，沿所述第一方向延伸，并连接于所述第一子像素。

所述显示装置还可以包括：第二连接电极，布置于与所述第二子初始化电压布线相同的层，并布置于所述第二子像素而与所述第一子初始化电压布线连接。

所述第一子像素的所述第一数据连接布线与所述第二子像素的所述第一数据连接布线之间的间隔可以与所述第一子像素的所述数据布线与所述第二子像素的所述数据布线之间的间隔相同。

所述第一子像素的所述数据布线和所述第二子像素的所述数据布线可以分别与所述第一连接电极重叠。

为了解决所述技术问题，根据一实施例的显示装置，包括；显示区域和非显示区域，在所述显示区域布置有沿第一方向和与所述第一方向交叉的第二方向排列的多个子像素，所述非显示区域包围所述显示区域；多条数据布线，布置于所述显示区域，沿所述第二方向延伸；第一数据连接布线，布置于所述显示区域，沿所述第二方向延伸，并且在所述子像素中沿所述第一方向与所述数据布线隔开；以及第二数据连接布线，布置于所述显示区域，沿所述第一方向延伸，并且与所述第一数据连接布线中的至少一个连接，其中，所述子像素包括与驱动晶体管的第一电极连接的第一连接电极，所述第一连接电极与所述第一数据连接布线不重叠，并且所述第一连接电极包括：第一部分，沿与所述第一方向和所述第二方向交叉的对角线方向延伸；以及第二部分，与所述第一部分连接，并沿所述第二方向延伸。

所述第一连接电极包括：第一接触部，在所述第一部分中布置有电极接触孔；以及第二接触部，在所述第二部分中布置有第一接触孔，其中，所述第一接触部的各个侧边可以与所述第一数据连接布线不平行。

所述第一接触部可以包括第一侧边，所述第一侧边的两端部中的第一支点与所述第一数据连接布线之间的间隔小于所述第一侧边的两端部中的第二支点与所述第一数据连接布线之间的间隔，其中，所述第一支点与所述第一数据连接布线相邻，所述第二支点为所述第一支点的相反侧端部。

所述第二接触部的各个侧边中的至少一部分可以与所述第一数据连接布线平行。

所述电极接触孔的沿所述第二方向测量的最大宽度可以与所述第一接触孔的沿所述第二方向测量的最大宽度不同。

所述电极接触孔的长轴所延伸的方向与所述第一接触孔的长轴所延伸的方向可以不同。

所述第一连接电极的所述第一部分所延伸的方向与所述第二部分所延伸的方向之间的角度可以具有30度至60度的范围。

所述第一连接电极布置为至少一部分与所述数据布线重叠，所述第一数据连接布线的一部分可以与所述驱动晶体管的所述第一电极重叠。

所述显示装置还可以包括：初始化电压布线，沿所述第一方向延伸，包括与所述第一连接电极相邻并朝向所述第二方向突出的突出部，所述初始化电压布线的所述突出部与所述第一数据连接布线重叠。

所述初始化电压布线的所述突出部的宽度可以大于所述第一数据连接布线的宽度。

所述显示装置还可以包括：电压连接电极，布置于所述子像素，与所述第一数据连接布线重叠，所述电压连接电极与所述驱动晶体管的所述第一电极重叠。

所述电压连接电极的最大线宽可以大于所述第一数据连接布线的宽度。

所述电压连接电极中的至少一部分可以具有与所述第一连接电极的所述第一部分对应地凹陷的形状。

所述电压连接电极中的与所述第一连接电极的所述第一部分相邻的部分的宽度大于所述电压连接电极中的与所述第一连接电极的所述第二部分相邻的部分的宽度。

其他实施例的具体事项包含在详细说明及附图中。

根据一实施例的显示装置可以具有在子像素发光时即使电信号被施加到其他布线也不会影响光的发出量的布线布置结构或图案结构。据此，即使显示装置包括根据显示区域中的位置而被施加不同信号的布线，也可以通过发光量的变化来防止从外部识别斑痕。

根据实施例的效果不受以上例示的内容的限制，本说明书中包括更加多样的效果。

附图说明

图1是根据一实施例的显示装置的立体图。

图2是示出根据一实施例的显示装置的一侧视图。

图3是根据一实施例的显示装置的平面图。

图4是详细示出图3的A区域的平面图。

图5是根据一实施例的一子像素的像素电路图。

图6是根据另一实施例的一子像素的像素电路图。

图7是示出根据一实施例的布置于显示装置的第一显示区域和第二显示区域的布线的平面图。

图8是示出根据一实施例的布置于显示装置的第三显示区域和第四显示区域的布线的平面图。

图9和图10是示出根据一实施例的显示装置的相邻的两个子像素的布局图。

图11是沿图9和图10的N1-N1'线截取的剖面图。

图12是示出根据一实施例的显示装置的数据连接布线和数据布线的电连接的示意图。

图13是示出图9和图10的B部分的平面图。

图14是沿图13的N2-N2'线截取的剖面图。

图15是示出布置于根据一实施例的显示装置的多个子像素的像素电极的平面图。

图16是示出根据另一实施例的显示装置的一部分的平面图。

图17是沿图16的N3-N3'线截取的剖面图。

图18是示出根据另一实施例的显示装置的一部分的平面图。

图19是沿图18的N4-N4'线截取的剖面图。

图20是沿图18的N5-N5'线截取的剖面图。

图21是示出根据另一实施例的显示装置的相邻的两个子像素的布局图。

图22是图21的第一子像素的像素电路图。

图23是图21的第二子像素的像素电路图。

图24是示出根据另一实施例的显示装置的一部分的平面图。

图25是示出根据另一实施例的显示装置的数据连接布线与数据布线的电连接的示意图。

图26是示出图25的显示装置的一部分的平面图。

图27是沿图26的N6-N6'线截取的剖面图。

图28是示出布置于图25的显示装置的多个子像素的像素电极的平面图。

图29是示出根据另一实施例的显示装置的一部分的平面图。

图30是沿图29的N7-N7'线截取的剖面图。

图31是示出根据另一实施例的显示装置的一部分的平面图。

图32是示出图31的第一连接电极的平面图。

图33是示出图31的第一连接电极和第一数据连接布线的布置的平面图。

图34是沿图31的N8-N8'线截取的剖面图。

图35是沿图31的N9-N9'线截取的剖面图。

图36是示出根据又一实施例的显示装置的一部分的平面图。

图37是示出图36的第一连接电极和第一数据连接布线的布置的平面图。

图38是沿图36的N10-N10'线截取的剖面图。

附图标记说明

10：显示装置

100：显示面板

具体实施方式

参照结合附图详细后述的实施例，将明确本发明的优点及特征以及用于达到这些的方法。但本发明并非局限于以下公开的实施例，其可以实现为彼此不同的多样的形态，提供本实施例仅旨在使本发明的公开得以完整并用于将本发明的范围完整地告知给本发明所属的技术领域中具备普通知识的人员，本发明仅由权利要求的范围来定义。

提及元件(elements)或层位于其他元件或层“之上(on)”的情形包括在其他元件的紧邻的上方的情形或在中间夹设有其他层或其他元件的情形两者。与此相同地，当提及“下(Below)”、“左(Left)”以及“右(Right)”的情形时包括在与其他元件紧邻的情形或在中间夹设有其他层或其他元件的情形两者。贯穿整个说明书，相同的附图标记指代相同构成要素。

虽然第一、第二等术语用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术构思内显然也可以是第二构成要素。

以下，参考附图对实施例进行说明。

图1是示出根据一实施例的显示装置的立体图。

参照图1，显示装置10作为显示运动图像或静止图像的装置，不仅可以用作诸如移动电话(Mobile Phone)、智能电话(Smart Phone)、平板PC(Tablet PC)以及智能手表(Smart Watch)、手表电话(Watch Phone)、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、超级移动个人计算机(UMPC：UltraMobile PC)等便携式电子设备的显示屏，还可以用作诸如电视、笔记本计算机、监视器、广告板以及物联网(IOT：Internet of Things)装置等各种产品的显示屏。

显示装置10可以是诸如利用有机发光二极管的有机发光显示装置、包括量子点发光层的量子点发光显示装置、包括无机半导体的无机发光显示装置以及利用超小型发光二极管(微型发光二极管或纳米发光二极管(微型LED或纳米LED)(micro or nano lightemitting diode(micro LED or nano LED)))的超小型发光显示装置之类的发光显示装置。以下，以显示装置10为有机发光显示装置的情形为中心进行了说明，但本发明不限于此。

显示装置10包括显示面板100、显示驱动电路200以及电路板300。

显示面板100可以形成为具有第一方向DR1上的短边和与第一方向DR1交叉的第二方向DR2上的长边的矩形形态的平面。第一方向DR1上的短边与第二方向DR2上的长边相遇的边角(corner)可以以具有预定的曲率的方式圆滑地形成或形成为直角。显示面板100的平面形态不限于矩形，可以形成为其他多边形、圆形或椭圆形。显示面板100可以平坦地形成，但不限于此。例如，显示面板100可以包括形成在左右侧末端且具有预定的曲率或变化的曲率的曲面部。此外，显示面板100可以柔性地形成为能够弯折、曲折、弯曲、折叠或卷起。

显示面板100的基板SUB可以包括主区域MA和子区域SBA。主区域MA可以包括显示图像的显示区域DA和作为显示区域DA的周围区域的非显示区域NDA。显示区域DA可以包括显示图像的子像素SPX(图5的SPX)。

子区域SBA可以从主区域MA的一侧沿第二方向DR2的反方向突出。尽管图1例示了子区域SBA展开的情形，但子区域SBA可以弯折，在此情形下，子区域SBA可以布置在显示面板100的下表面上。在子区域SBA弯折的情形下，可以在基板SUB的厚度方向DR3上与主区域MA重叠。在子区域SBA可以布置有显示驱动电路200。

显示驱动电路200可以生成用于驱动显示面板100的信号和电压。显示驱动电路200可以形成为集成电路(IC：integrated circuit)，并以玻璃上芯片(COG：chip onglass)方式、塑料上芯片(COP：chip on plastic)方式或超声接合方式附着在显示面板100上，但不限于此。例如，显示驱动电路200可以以膜上芯片(COF：chip on film)方式附着在电路板300上。

电路板300可以附着在显示面板100的子区域SBA的一端。据此，电路板300可以与显示面板100和显示驱动电路200电连接。显示面板100和显示驱动电路200可以通过电路板300接收数字影像数据和时序信号以及驱动电压。电路板300可以是诸如柔性印刷电路板(flexible printed circuit board)、印刷电路板(printed circuit board)或膜上芯片(chip on film)之类的柔性膜(flexible film)。

图2是示出根据一实施例的显示装置的一侧视图。图2图示显示装置10的子区域SBA朝向显示装置10的下面弯折的情形。

参照图2，显示面板100可以包括基板SUB、薄膜晶体管层TFTL、发光元件层EL、封装层TFEL以及触摸感测层TDU。

基板SUB可以利用高分子树脂等绝缘物质构成。例如，基板SUB可以利用聚酰亚胺(polyimide)构成。基板SUB可以是能够弯曲(bending)、折叠(folding)、卷起(rolling)等的柔性(flexible)基板。

薄膜晶体管层TFTL可以布置于基板SUB上。薄膜晶体管层TFTL可以布置于主区域MA和子区域SBA。薄膜晶体管层TFTL包括多个薄膜晶体管。

发光元件层EL可以布置于薄膜晶体管层TFTL上。发光元件层EL可以布置于主区域MA的显示区域DA。发光元件层EL包括布置于发光部的发光元件。

封装层TFEL可以布置于发光元件层EL上。封装层TFEL可以布置于主区域MA的显示区域DA和非显示区域NDA。封装层TFEL包括用于封装发光元件层EL的至少一个无机膜和至少一个有机膜。

触摸感测层TDU可以布置于封装层TFEL上。触摸感测层TDU可以布置于主区域MA的显示区域DA和非显示区域NDA。触摸感测层TDU可以利用触摸电极来感测人或物体的触摸。

在触摸感测层TDU上可以布置有用于保护显示面板100的上部的覆盖窗。覆盖窗可以借由诸如光学透明粘合剂(OCA：optically clear adhesive)膜或光学透明树脂(OCR：optically clear resin)之类的透明粘合部件而附着于触摸感测层TDU上。覆盖窗可以是诸如玻璃之类的无机物，也可以是诸如塑料或高分子材料之类的有机物。

此外，为了防止因外部光从显示面板100反射而导致显示面板100所显示的图像的识别性降低，在触摸感测层TDU与覆盖窗之间可以追加地布置防反射部件。防反射部件可以是偏振膜。或者，防反射部件可以包括诸如黑色矩阵之类的阻光有机膜和滤色器，或者可以包括诸如黑色矩阵之类的阻光有机膜和防反射有机膜。

触摸驱动电路400可以布置于电路板300上。触摸驱动电路400可以形成为集成电路(IC)并附着于电路板300。

触摸驱动电路400可以与触摸感测层TDU的多个驱动电极和多个感测电极电连接。触摸驱动电路400向多个驱动电极施加触摸驱动信号，并且通过多个感测电极来感测多个触摸节点中的每一个的触摸感测信号(例如，互电容的电荷(charge)变化量)。触摸驱动电路400可以基于多个触摸节点中的每一个的触摸感测信号来判断用户触摸与否和用户接近与否等。用户的触摸是指用户的手指或笔等物体与布置在触摸感测层TDU上的显示装置10的前表面直接接触的情形。用户的接近是指用户的手指或笔等物体位于从显示装置10的前表面上脱离的位置(诸如悬停)的情形。

图3是根据一实施例的显示装置的平面图。图3图示了显示装置10的子区域SBA展开而不弯折的状态。

参照图3，显示面板100可以包括主区域MA和子区域SBA。

主区域MA可以包括显示图像的显示区域DA和作为显示区域DA的周围区域的非显示区域NDA。显示区域DA可以占据主区域MA的大部分区域。显示区域DA可以布置于主区域MA的中央处。

显示区域DA可以包括第一显示区域DA1、第二显示区域DA2、第三显示区域DA3、第四显示区域DA4。第一显示区域DA1和第二显示区域DA2可以与显示面板100的子区域SBA相邻地布置，第三显示区域DA3和第四显示区域DA4可以分别布置于第一显示区域DA1和第二显示区域DA2的第二方向DR2上的一侧。第一显示区域DA1和第三显示区域DA3可以相对于显示区域DA的中央而分别布置于第一方向DR1上的一侧和第一方向DR1上的另一侧，第二显示区域DA2和第四显示区域DA4可以分别布置于显示区域DA的中央处。第一显示区域DA1可以在显示区域DA的下侧分别布置于第一方向DR1上的两侧，并且第二显示区域DA2可以布置于其之间。第三显示区域DA3可以在显示区域DA的上侧分别布置于第一方向DR1上的两侧，并且第四显示区域DA4可以布置于其之间。

第一显示区域DA1和第三显示区域DA3分别是布置有通过数据连接布线而连接于数据扇出布线的第一数据布线的区域。第二显示区域DA2和第四显示区域DA4可以是布置有直接连接于数据扇出布线的第二数据布线的区域。在第一显示区域DA1和第二显示区域DA2可以布置有数据连接布线与数据布线彼此连接的数据连接孔。在第三显示区域DA3和第四显示区域DA4可以布置有连接沿第一方向DR1延伸的水平电源布线和沿第二方向DR2延伸的垂直电源布线的电源孔。

第一显示区域DA1的第一方向DR1上的长度可以长于第二显示区域DA2的第一方向DR1上的长度。第一显示区域DA1的第二方向DR2上的长度可以与第二显示区域DA2的第二方向DR2上的长度实质上相同。

第一显示区域DA1的第一方向DR1上的长度可以与第三显示区域DA3的第一方向DR1上的长度实质上相同。第一显示区域DA1的第二方向DR2上的长度可以小于第三显示区域DA3的第二方向DR2上的长度。与此相似地，第二显示区域DA2的第一方向DR1上的长度可以与第四显示区域DA4的第一方向DR1上的长度实质上相同。第二显示区域DA2的第二方向DR2上的长度可以小于第四显示区域DA4的第二方向DR2上的长度。

例如，在显示区域DA包括1080×2340个像素的情形下，在第一显示区域DA1和第三显示区域DA3中的每一个中，沿第一方向DR1可以排列有484个像素，在第二显示区域DA2和第四显示区域DA4中的每一个中，沿第一方向DR1可以排列有112个像素。针对布置于第一显示区域DA1至第四显示区域DA4的布线的说明将参照其他附图进行后述。

非显示区域NDA可以与显示区域DA相邻布置。非显示区域NDA可以是显示区域DA的外侧区域。非显示区域NDA可以布置为包围显示区域DA。非显示区域NDA可以是显示面板100的边缘区域。

子区域SBA可以从主区域MA的一侧沿第二方向DR2的反方向突出。子区域SBA的第二方向DR2上的长度可以小于主区域MA的第二方向DR2上的长度。子区域SBA的第一方向DR1上的长度可以小于或实质上等于主区域MA的第一方向DR1上的长度。子区域SBA可以弯折，并且可以布置于显示面板100的下部。在此情形下，子区域SBA可以在第三方向DR3上与主区域MA重叠。

子区域SBA可以包括连接区域CA、垫区域PA以及弯曲区域BA。

连接区域CA是从主区域MA的一侧朝向第二方向DR2的反方向突出的区域。连接区域CA可以在第二方向DR2上布置于主区域MA的非显示区域NDA与弯曲区域BA之间。

垫区域PA是布置有垫PD和显示驱动电路200的区域。显示驱动电路200可以利用诸如各向异性导电膜(anisotropic conductive film)之类的导电性粘合部件而附着在垫区域PA的驱动垫。电路板300可以利用诸如各向异性导电膜之类的导电性粘合部件而附着在垫区域PA的垫PD。

弯曲区域BA是弯折的区域。在弯曲区域BA弯折的情形下，垫区域PA可以布置于连接区域CA的下部和主区域MA的下部。弯曲区域BA可以在第二方向DR2上布置于连接区域CA与垫区域PA之间。

图4是详细示出图3的A区域的平面图。

图4示意性地图示了布置于图3的第一显示区域DA1、第二显示区域DA2、非显示区域NDA以及子区域SBA的布线。

参照图4，在第一显示区域DA1和第二显示区域DA2可以布置有多条第一数据布线DL1、多条第二数据布线DL2、多条数据连接布线DCL以及多条第一垂直电源布线VPL1。尽管在图4中未图示，但在第一显示区域DA1和第二显示区域DA2可以布置有多条水平电源布线、垂直虚设布线以及水平虚设布线。

第一数据布线DL1和第二数据布线DL2可以分别沿第二方向DR2延伸，并且彼此沿第一方向DR1排列。第一数据布线DL1可以布置于第一显示区域DA1，并与相邻的另一第一数据布线DL1沿第一方向DR1隔开。第二数据布线DL2可以布置于第二显示区域DA2，并与相邻的另一第二数据布线DL2沿第一方向DR1隔开。

多条数据连接布线DCL可以布置于第一显示区域DA1和第二显示区域DA2。多条数据连接布线DCL可以包括第一数据连接布线DCL1和第二数据连接布线DCL2。第一数据连接布线DCL1可以沿第二方向DR2延伸并沿第一方向DR1排列。第二数据连接布线DCL2可以沿第一方向DR1延伸并沿第二方向DR2排列。第一数据连接布线DCL1可以在第一方向DR1上与相邻的另一第一数据连接布线DCL1隔开，第二数据连接布线DCL2可以在第二方向DR2上与相邻的另一第二数据连接布线DCL2隔开。

第一数据连接布线DCL1可以通过第一连接孔COH1而连接于第一扇出布线FL1。第二数据连接布线DCL2可以通过第一数据连接孔DCH1而连接于第一数据连接布线DCL1。多条第一数据布线DL1中的每一个可以通过第二数据连接孔DCH2而连接于第二数据连接布线DCL2。多条第二数据布线DL2中的每一个可以通过第二连接孔COH2而连接于第二扇出布线FL2。

在第一显示区域DA1和第二显示区域DA2中，连接第一数据连接布线DCL1与第二数据连接布线DCL2的第一数据连接孔DCH1和连接第二数据连接布线DCL2与第一数据布线DL1的第二数据连接孔DCH2可以以“∨”形态排列。或者，第一数据连接孔DCH1和第二数据连接孔DCH2可以以“∧”形态重复排列，或者可以以不是“∨”和“∧”的其他图形排列。

布置于第一显示区域DA1的第一数据布线DL1可以是通过数据连接布线DCL而与第一扇出布线FL1电连接的数据布线。布置于第二显示区域DA2的第二数据布线DL2可以是与第二扇出布线FL2直接连接的数据布线。

多条第一垂直电源布线VPL1中的每一个可以布置于第一显示区域DA1和第二显示区域DA2。多条第一垂直电源布线VPL1中的每一个可以沿第二方向DR2延伸，并且沿第一方向DR1排列。布置于第一显示区域DA1的第一垂直电源布线VPL1可以从布置于非显示区域NDA的左侧和右侧的第一电源布线PL1沿第二方向DR2延伸。布置于第二显示区域DA2的第一垂直电源布线VPL1可以在非显示区域NDA的中央处与第一电源布线PL1连接。

第一扇出布线FL1、第二扇出布线FL2、第一电源布线PL1以及第二电源布线PL2可以布置于非显示区域NDA。第一扇出布线FL1中的每一个可以通过第一连接孔COH1而连接于第一数据连接布线DCL1。第二扇出布线FL2中的每一个可以通过第二连接孔COH2而连接于第二数据布线DL2。

在第一电源布线PL1中，布置于显示面板100的中央处的第一电源布线PL1可以与多条第一垂直电源布线VPL1连接。在第一电源布线PL1中，布置于显示面板100的左侧和右侧的第一电源布线PL1可以布置为包围第二电源布线PL2。第二电源布线PL2可以布置为包围显示区域DA。第一电源布线PL1中的每一个可以被施加有第一电源电压，在第二电源布线PL2中的每一个可以被施加有高于第一电源电压的第二电源电压。

第一弯曲布线BL1、第二弯曲布线BL2、第三弯曲布线BL3以及第四弯曲布线BL4可以布置于弯曲区域BA。第一弯曲布线BL1中的每一个可以通过第三连接孔COH3而连接于第一扇出布线FL1。第二弯曲布线BL2中的每一个可以通过第四连接孔COH4而连接于第二扇出布线FL2。第三弯曲布线BL3中的每一个可以连接于第一电源布线PL1，第四弯曲布线BL4中的每一个可以连接于第二电源布线PL2。

第一垫布线PDL1、第二垫布线PDL2、第一电源垫布线PPL1及第二电源垫布线PPL2可以布置于垫区域PA。第一垫布线PDL1中的每一个可以通过第五连接孔COH5而连接于第一弯曲布线BL1。第二垫布线PDL2中的每一个可以通过第六连接孔COH6而连接于第二弯曲布线BL2。第一电源垫布线PPL1可以连接于第三弯曲布线BL3，第二电源垫布线PPL2可以连接于第四弯曲布线BL4。

第一垫布线PDL1和第二垫布线PDL2可以电连接于显示驱动电路200。第一电源垫布线PPL1和第二电源垫布线PPL2可以直接连接于垫PD。显示驱动电路200可以通过第三垫布线而连接于垫PD。

布置于显示面板100的左侧和右侧的多条第一数据布线DL1可以通过数据连接布线DCL而连接于第一扇出布线FL1。第一扇出布线FL1为了连接于与显示区域DA的左侧和右侧相邻地布置的多条第一数据布线DL1而不需要布置于显示面板100的下侧的非显示区域NDA。因此，即使将显示面板100的下侧的非显示区域NDA的面积缩小，扇出布线FL1、FL2的布置空间也可以不会不足。

图5是根据一实施例的一子像素的像素电路图。

参照图5，子像素SPX可以连接于扫描布线GWL、GIL、GCL、GBL中的至少一个、发光布线EML中的任意一个以及数据布线DL中的任意一个。例如，子像素SPX可以与写入扫描布线GWL、初始化扫描布线GIL、控制扫描布线GCL、偏置扫描布线GBL、发光布线EML以及数据布线DL连接。

子像素SPX包括发光元件ED和像素驱动部PDU。像素驱动部PDU包括驱动晶体管(transistor)DT、开关元件以及电容器C1。开关元件包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5、第六晶体管ST6、第七晶体管ST7。

驱动晶体管DT包括栅极电极、第一电极以及第二电极。驱动晶体管DT根据施加至栅极电极的数据电压来控制在第一电极与第二电极之间流动的漏极-源极间电流(以下称为“驱动电流”)。

发光元件ED根据驱动电流发光。发光元件ED的发光量可以与驱动电流成比例。

发光元件ED可以是包括阳极电极、阴极电极以及布置于阳极电极与阴极电极之间的有机发光层的有机发光二极管。或者，发光元件ED可以是包括阳极电极、阴极电极以及布置于阳极电极与阴极电极之间的无机半导体的无机发光元件。或者，发光元件ED可以是包括阳极电极、阴极电极以及布置于阳极电极与阴极电极之间的量子点发光层的量子点发光元件。或者，发光元件ED可以是微型发光二极管(micro light emitting diode)。

发光元件ED的阳极电极可以与第六晶体管ST6的一电极和第七晶体管ST7的一电极连接，阴极电极可以与第二电压布线VSS连接。在发光元件ED的阳极电极与阴极电极之间可以形成有寄生电容Cel。

电容器C1形成在驱动晶体管DT的栅极电极与第一电压布线VDD之间。电容器C1的一电极可以与驱动晶体管DT的栅极电极连接，另一电极可以与第一电压布线VDD连接。

第一晶体管ST1的栅极电极和第七晶体管ST7的栅极电极可以连接于偏置扫描布线GBL，第二晶体管ST2的栅极电极可以连接于写入扫描布线GWL。第三晶体管ST3的栅极电极可以连接于控制扫描布线GCL，第四晶体管ST4的栅极电极可以连接于初始化扫描布线GIL。第一晶体管ST1的一电极可以连接于偏置电压布线VOBS，第二晶体管ST2的一电极可以连接于数据布线DL。第三晶体管ST3的一电极可以连接于驱动晶体管DT的第二电极，第三晶体管ST3的另一电极可以连接于电容器C1的所述一电极。第四晶体管ST4的一电极可以连接于第一初始化电压布线VIL，第七晶体管ST7的另一电极可以连接于第二初始化电压布线VAIL。施加于第一初始化电压布线VIL的第一初始化电压和施加于第二初始化电压布线VAIL的第二初始化电压可以是彼此不同的电压。

在根据一实施例的显示装置10中，一子像素SPX的驱动晶体管DT、第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6以及第七晶体管ST7可以形成为P型金属-氧化物半导体场效应晶体管(MOSFET)，第三晶体管ST3和第四晶体管ST4可以形成为N型MOSFET。形成为P型MOSFET的驱动晶体管DT、第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6以及第七晶体管ST7各自的有源层利用多晶硅形成，形成为N型MOSFET的第三晶体管ST3和第四晶体管ST4各自的有源层可以利用氧化物半导体形成。在此情形下，利用多晶硅形成的晶体管和利用氧化物半导体形成的晶体管可以布置在彼此不同的层，因此可以缩小子像素SPX各自的晶体管的布置面积。或者，在图6中，第七晶体管ST7可以形成为N型MOSFET。在此情形下，各个第七晶体管ST7的有源层也可以利用氧化物半导体形成。

第三晶体管ST3和第四晶体管ST4形成为N型MOSFET，因此在向控制扫描布线GCL和初始化扫描布线GIL施加栅极高电压的扫描信号的情形下，第三晶体管ST3和第四晶体管ST4可以被导通。与此相比，第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6以及第七晶体管ST7形成为P型MOSFET，因此在向偏置扫描布线GBL、写入扫描布线GWL以及发光布线EML分别施加栅极低电压的扫描信号和发光信号的情形下，第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6以及第七晶体管ST7被导通。

图6是根据另一实施例的一子像素的像素电路图。

参照图6，在根据一实施例的显示装置10中，一子像素SPX的第一晶体管ST1至第七晶体管ST7以及驱动晶体管DT可以全部形成为P型MOSFET。第一晶体管ST1至第七晶体管ST7以及驱动晶体管DT中的每一个的有源层可以利用多晶硅或氧化物半导体形成。由于第一晶体管ST1至第七晶体管ST7形成为P型MOSFET，因此在向控制扫描布线GCL、初始化扫描布线GIL、写入扫描布线GWL、偏置扫描布线GBL以及发光布线EML分别施加栅极低电压的扫描信号和发光信号的情形下第一晶体管ST1至第七晶体管ST7被导通。

或者，尽管在图5和图6中未图示，但是第一晶体管ST1至第七晶体管ST7以及驱动晶体管DT也可以全部形成为N型MOSFET。

图7是示出根据一实施例的布置于显示装置的第一显示区域和第二显示区域的布线的平面图。图7图示了布置于第一显示区域DA1和第二显示区域DA2的数据布线DL1、DL2、数据连接布线DCL1、DCL2、第一垂直电源布线VPL1以及第二水平电源布线HPL2的布置。

参照图7，多条第一数据布线DL1以及多条第一垂直电源布线VPL1可以布置于第一显示区域DA1，多条第二数据布线DL2以及多条第一数据连接布线DCL1可以布置于第二显示区域DA2。第一数据布线DL1、第二数据布线DL2、第一数据连接布线DCL1以及第一垂直电源布线VPL1中的每一个可以沿第二方向DR2延伸，且彼此沿第一方向DR1隔开。在第一显示区域DA1中，第一数据布线DL1和第一垂直电源布线VPL1可以沿第一方向DR1彼此隔开而布置，并且在第二显示区域DA2中，第二数据布线DL2和第一数据连接布线DCL1可以沿第一方向DR1彼此隔开而布置。

在第一显示区域DA1中，一对第一数据布线DL1和一对第一垂直电源布线VPL1可以彼此交替地布置。例如，沿第一方向DR1相邻的一对第一垂直电源布线VPL1与沿第一方向DR1相邻的一对第一数据布线DL1可以沿第一方向DR1彼此隔开。以任意一条第一数据布线DL1为基准，可以沿第一方向DR1布置有与一对第一垂直电源布线VPL1不同的第一数据布线DL1。在彼此不同的两条第一数据布线DL1之间可以布置有一对第一垂直电源布线VPL1。在一实施例中，彼此相邻的一对第一数据布线DL1之间的间隔可以大于彼此相邻的一对第一垂直电源布线VPL1之间的间隔，第一数据布线DL1与第一垂直电源布线VPL1之间的间隔可以与彼此相邻的一对第一垂直电源布线VPL1之间的间隔相同。

在第二显示区域DA2中，一对第二数据布线DL2和一对第一数据连接布线DCL1可以彼此交替地布置。例如，沿第一方向DR1相邻的一对第一数据连接布线DCL1与沿第一方向DR1相邻的一对第二数据布线DL2可以沿第一方向DR1彼此隔开。以任意一条第二数据布线DL2为基准，可以沿第一方向DR1布置有与一对第一数据连接布线DCL1不同的第二数据布线DL2。在彼此不同的两条第二数据布线DL2之间可以布置有一对第一数据连接布线DCL1。在一实施例中，彼此相邻的一对第二数据布线DL2之间的间隔可以大于彼此相邻的一对第一数据连接布线DCL1之间的间隔，第二数据布线DL2与第一数据连接布线DCL1之间的间隔可以与彼此相邻的一对第一数据连接布线DCL1之间的间隔相同。

如将后述的内容，在根据一实施例的显示装置10中，连接于沿第一方向DR1相邻的两个子像素SPX的布线以及图案可以布置为彼此具有对称结构或倒装(Flip)结构，据此，数据布线DL1、DL2和第一数据连接布线DCL1以及第一垂直电源布线VPL1可以具有如图7所示的布置。彼此相邻的一条第一垂直电源布线VPL1和一条第一数据布线DL1或者彼此相邻的一条第一数据连接布线DCL1和第二数据布线DL2可以连接于某一子像素SPX(例如，第一子像素)，在第一方向DR1上与其隔开且布置为对称结构的布线可以连接于另一子像素SPX(例如，第二子像素)。

第一数据布线DL1在第一显示区域DA1中的布置可以与第二数据布线DL2在第二显示区域DA2中的布置实质上相同，第一垂直电源布线VPL1在第一显示区域DA1中的布置可以与第一数据连接布线DCL1在第二显示区域DA2中的布置非常相似。针对布线在显示区域DA中的布置而言，第一数据布线DL1和第二数据布线DL2为实质上相同的布线，并且第一垂直电源布线VPL1和第一数据连接布线DCL1可以是在整体布置形态上相似，且基于与第二数据连接布线DCL2的连接关系以及所布置的位置来划分的布线。

多条第二数据连接布线DCL2和第二水平电源布线HPL2可以跨过第一显示区域DA1和第二显示区域DA2而布置。第二数据连接布线DCL2和第二水平电源布线HPL2中的每一个可以沿第一方向DR1延伸并沿第二方向DR2排列。例如，第二数据连接布线DCL2和第二水平电源布线HPL2可以沿第二方向DR2交替地布置。在沿第二方向DR2相邻的两条第二水平电源布线HPL2之间可以布置有一条第二数据连接布线DCL2，在沿第二方向DR2相邻的两条第二数据连接布线DCL2之间可以布置有一条第二水平电源布线HPL2。

多条第一垂直虚设图案VDP1可以布置于第二显示区域DA2。第一垂直虚设图案VDP1可以与第一数据连接布线DCL1相似地沿第二方向DR2延伸，并沿第一方向DR1彼此隔开而排列。第一垂直虚设图案VDP1中的每一个可以在第二显示区域DA2中对应于第一数据连接布线DCL1而布置，并且可以沿第二方向DR2与第一数据连接布线DCL1中的每一个隔开。

多条第一水平虚设图案HDP1可以布置于第一显示区域DA1和第二显示区域DA2。第一水平虚设图案HDP1可以与第二数据连接布线DCL2相似地沿第一方向DR1延伸，并且沿第二方向DR2彼此隔开而布置。第一水平虚设图案HDP1与第二水平电源布线HPL2可以沿第二方向DR2彼此交替地布置。第一水平虚设图案HDP1中的每一个可以对应于第二数据连接布线DCL2而布置，并且可以沿第一方向DR1与第二数据连接布线DCL2中的每一个隔开。

第一数据连接布线DCL1与第一垂直虚设图案VDP1彼此隔开的间隔部可以与第二水平电源布线HPL2重叠。然而，不限于此，所述间隔部也可以与第二水平电源布线HPL2不重叠。

第二数据连接布线DCL2与第一水平虚设图案HDP1隔开的间隔部可以布置于第一数据布线DL1与第一垂直电源布线VPL1之间，或者可以布置于第二数据布线DL2与第一数据连接布线DCL1之间。然而，不限于此，所述间隔部也可以与数据布线DL1、DL2、第一数据连接布线DCL1或第一垂直电源布线VPL1重叠。

第一数据连接布线DCL1可以在第二显示区域DA2中与第二数据连接布线DCL2电连接。例如，第一数据连接布线DCL1可以通过第一数据连接孔DCH1而与第二数据连接布线DCL2中的任意一个彼此连接。第二显示区域DA2可以是布置有多个第一数据连接孔DCH1的区域。

第二数据连接布线DCL2可以在第一显示区域DA1中与第一数据布线DL1电连接。例如，第二数据连接布线DCL2可以通过第二数据连接孔DCH2而与第一数据布线DL1中的任意一个彼此连接。第一显示区域DA1可以是布置有多个第二数据连接孔DCH2的区域。

第一数据连接孔DCH1可以在第二显示区域DA2中沿第一对角线方向排列。第二数据连接孔DCH2可以在第一显示区域DA1中沿第二对角线方向排列。

第二显示区域DA2的第一数据连接布线DCL1和第二数据布线DL2可以与扇出布线(图4的FL1、FL2)连接并分别被施加数据信号。第一数据连接布线DCL1可以与第二数据连接布线DCL2电连接，并且第一显示区域DA1的第一数据布线DL1可以与第二数据连接布线DCL2电连接而被施加数据信号。第一显示区域DA1的第一垂直电源布线VPL1具有与第一数据连接布线DCL1相似的布置，并且与第一电源布线PL1连接而被施加第一电源电压。第二水平电源布线HPL2也可以与第一电源布线PL1连接而被施加第一电源电压。

图8是示出根据一实施例的布置于显示装置的第三显示区域和第四显示区域的布线的平面图。图8图示了布置于第三显示区域DA3和第四显示区域DA4的数据布线DL1、DL2、第一垂直电源布线VPL1、第一水平电源布线HPL1以及第二水平电源布线HPL2的布置。

参照图8，多条第一数据布线DL1以及多条第一垂直电源布线VPL1可以布置于第三显示区域DA3，多条第二数据布线DL2以及多条第一垂直虚设图案VDP1可以布置于第四显示区域DA4。针对它们的布置的说明与参照图7而在上文中说明的内容实质上相同。

多条第一水平电源布线HPL1和第二水平电源布线HPL2可以跨过第三显示区域DA3和第四显示区域DA4而布置。第一水平电源布线HPL1和第二水平电源布线HPL2可以分别沿第一方向DR1延伸，并沿第二方向DR2排列。例如，第一水平电源布线HPL1和第二水平电源布线HPL2可以沿第二方向DR2交替地布置。在沿第二方向DR2相邻的两条第二水平电源布线HPL2之间可以布置有一条第一水平电源布线HPL1，在沿第二方向DR2相邻的两条第一水平电源布线HPL1之间可以布置有一条第二水平电源布线HPL2。

第一水平电源布线HPL1可以在第三显示区域DA3中与第一垂直电源布线VPL1电连接。例如，第一水平电源布线HPL1可以通过第二电源孔PH2而与第一垂直电源布线VPL1中的任意一个彼此连接。第三显示区域DA3可以是布置有多个第二电源孔PH2的区域。

第一水平电源布线HPL1可以在第四显示区域DA4中与第一垂直虚设图案VDP1电连接。例如，第一水平电源布线HPL1可以通过第一电源孔PH1而与第一垂直虚设图案VDP1中的任意一个彼此连接。第四显示区域DA4可以是布置有多个第一电源孔PH1的区域。第一水平电源布线HPL1可以与第一电源布线PL1电连接而被施加第一电源电压。

第一电源孔PH1可以在第四显示区域DA4中沿第一对角线方向排列。第二电源孔PH2可以在第三显示区域DA3中沿第二对角线方向排列。

第一显示区域DA1和第二显示区域DA2以及第三显示区域DA3和第四显示区域DA4可以是根据数据连接布线DCL1、DCL2的布置与否而彼此划分的区域。在显示区域DA中，布线的布置结构可以与位置无关地相似，但是施加至这些布线的电信号的种类可以彼此不同。据此，在显示区域DA的一部分区域中，随着施加与其他区域不同的信号，也可能产生从外部可识别的斑痕。

例如，布置在布置于显示区域DA的子像素SPX的导电层可以与子像素SPX的位置无关地具有彼此相同的布置结构。然而，与所述导电层相邻的布线可以基于在显示区域DA中所处的位置而被施加不同的电信号，并且由于这样的施加信号的差异，也可能导致产生斑点。根据一实施例的显示装置10可以包括基于在显示区域DA中所处的位置而被施加不同信号的布线，并且可以具有能够防止产生由所述布线引起的斑痕的结构。以下，参照其他附图，对子像素SPX的结构进行详细说明。

图9和图10是示出根据一实施例的显示装置的相邻的两个子像素的布局图。图11是沿图9和图10的N1-N1'线截取的剖面图。

图9和图10是多个半导体层和多个导电层的布局图，其示出布置于沿第一方向DR1彼此相邻的两个子像素SPX1、SPX2的像素驱动部PDU的多条布线以及电极。图9图示了下部金属层CAS、第一半导体层、第一栅极导电层、第二栅极导电层以及第一源极漏极层的布线和电极，图10图示了第一半导体层、第二半导体层、第三栅极导电层、第一源极漏极层以及第二源极漏极层的布线和电极。图11图示了横穿第一子像素SPX1的驱动晶体管DT和第六晶体管ST6的剖面。

参照图9至图11，显示装置10可以包括多个子像素SPX，沿第一方向DR1相邻的两个子像素SPX1、SPX2可以包括彼此对称布置的布线和电极。例如，在第一子像素SPX1和第二子像素SPX2中，与它们分别连接的布线以及晶体管的半导体层可以以特定图案布置，并且第一子像素SPX1的图案和第二子像素SPX2的图案可以彼此具有对称结构。如图9和图10所示，布置于第一子像素SPX1的布线和电极的图案与布置于第二子像素SPX2的布线和电极的图案可以以沿第二方向DR2延伸的虚设线为基准而彼此具有对称结构或倒装结构。在显示装置10中，布线和电极的图案可以以一对子像素SPX1、SPX2为基准而不是以一个子像素SPX为基准而反复布置。尽管未在附图中图示，但与第一子像素SPX1和第二子像素SPX2的布线以及电极相同的图案可以在与第一子像素SPX1和第二子像素SPX2相邻的子像素SPX中沿第一方向DR1或第二方向DR2重复排列。

针对布置于显示装置10的子像素SPX的多个层进行说明，显示装置10可以包括基板SUB以及布置于基板SUB上的多个半导体层、多个导电层以及多个绝缘层。所述半导体层、所述导电层以及所述绝缘层可以分别构成子像素SPX的像素驱动部PDU的元件或者与子像素SPX连接的布线。

基板SUB可以是基础基板或基础部件。基板SUB可以是能够弯曲(Bending)、折叠(Folding)、卷起(Rolling)等的柔性(Flexible)基板。例如，基板SUB可以包括诸如聚酰亚胺(PI)之类的高分子树脂，但不限于此。在另一实施例中，基板SUB可以包括玻璃材质或金属材质。

第一缓冲层BF1可以布置于基板SUB上。第一缓冲层BF1可以保护薄膜晶体管和发光元件ED的有机发光层172免受通过易于透湿的基板SUB浸透的水分的影响。第一缓冲层BF1可以利用交替堆叠的多个无机膜构成。例如，第一缓冲层BF1可以利用硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层以及铝氧化物层中的一种以上的无机膜交替堆叠的多层膜形成。第一缓冲层BF1可以被省略。

下部金属层CAS可以布置于第一缓冲层BF1上。下部金属层CAS可以布置于显示面板100的整个表面，并且可以布置为与第一半导体层的一部分重叠。下部金属层CAS可以大致沿第一方向DR1和第二方向DR2延伸而布置，并且可以在显示区域DA的整个表面布置为网格(Mesh)形态。在下部金属层CAS中的沿第一方向DR1和第二方向DR2延伸的部分所交叉的部分处可以布置有宽度相对宽的扩展部，所述扩展部可以沿作为厚度方向的第三方向DR3而与第一半导体层中的驱动晶体管DT的有源层重叠。

下部金属层CAS可以包括阻挡光的材料以防止光入射至驱动晶体管DT的有源层，或者可以与驱动晶体管DT的有源层电连接以执行稳定驱动晶体管DT的电特性的功能。在示例性的实施例中，下部金属层CAS可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或其合金构成的单层或多层。在一些实施例中，下部金属层CAS可以被省略。

第二缓冲层BF2可以布置于下部金属层CAS上。第二缓冲层BF2与第一缓冲层BF1相似地可以保护薄膜晶体管和发光元件ED的有机发光层172免受通过易于透湿的基板SUB浸透的水分的影响。

第一半导体层可以布置于第二缓冲层BF2上。第一半导体层可以包括多晶硅或单晶硅。然而，不限于此。

第一半导体层可以包括驱动晶体管DT、第一晶体管ST1、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6以及第七晶体管ST7的有源层。如将后述的内容，第三晶体管ST3和第四晶体管ST4的有源层可以布置于第二半导体层。

在沿第一方向DR1相邻的两个子像素SPX具有对称结构的实施例中，第一子像素SPX1的第一半导体层和第二子像素SPX2的第一半导体层可以具有彼此连接的结构。以第一子像素SPX1和第二子像素SPX2的边界为基准，布置于各个子像素SPX的第一半导体层图案的形状可以彼此具有对称结构。第一子像素SPX1的第一半导体层与第二子像素SPX2的第一半导体层连接的部分可以是后述的第五晶体管ST5的第一电极S5。

驱动晶体管DT的有源层可以包括沟道层DTCH、第一电极DTS以及第二电极DTD。驱动晶体管DT的沟道层DTCH可以与第一栅极导电层的栅极电极GDT以及下部金属层CAS的扩展部重叠。驱动晶体管DT的第一电极DTS可以连接于第二晶体管ST2的第二电极D2以及第五晶体管ST5的第二电极D5。驱动晶体管DT的第二电极DTD可以连接于第三晶体管ST3的第一电极S3和第六晶体管ST6的第一电极S6。

第一晶体管ST1的有源层可以包括沟道层CH1、第一电极S1以及第二电极D1。第一晶体管ST1的沟道层CH1可以与第一栅极导电层的偏置扫描布线GBL重叠。偏置扫描布线GBL中的一部分可以起到第一晶体管ST1的栅极电极G1的作用。第一晶体管ST1的第一电极S1可以电连接于驱动晶体管DT的第一电极DTS。第一晶体管ST1的第二电极D1可以与偏置电压布线VOBS电连接。第一晶体管ST1的第一电极S1通过第一源极漏极层的第一连接电极BE1而电连接于驱动晶体管DT的第一电极DTS，第一晶体管ST1的第二电极D1可以通过第一源极漏极层的第二连接电极BE2而与偏置电压布线VOBS电连接。

第二晶体管ST2的有源层可以包括沟道层CH2、第一电极S2以及第二电极D2。第二晶体管ST2的沟道层CH2可以与第一栅极导电层的写入扫描布线GWL重叠。写入扫描布线GWL中的一部分可以起到第二晶体管ST2的栅极电极G2的作用。第二晶体管ST2的第一电极S2可以与数据布线DL电连接。第二晶体管ST2的第二电极D2可以与驱动晶体管DT的第一电极DTS连接。第二晶体管ST2的第一电极S2可以与第一源极漏极层的第三连接电极BE3接触，并且可以通过第三连接电极BE3而与第二源极漏极层的数据布线DL电连接。

第五晶体管ST5的有源层可以包括沟道层CH5、第一电极S5以及第二电极D5。第五晶体管ST5的沟道层CH5可以与第一栅极导电层的发光布线EML重叠。发光布线EML中的一部分可以起到第五晶体管ST5的栅极电极G5的作用。第五晶体管ST5的第一电极S5可以与第一垂直布线VDD_V电连接。第五晶体管ST5的第二电极D5可以与驱动晶体管DT的第一电极DTS连接。第五晶体管ST5的第一电极S5可以通过第一源极漏极层的电压连接电极VBE而与第二源极漏极层的第一垂直布线VDD_V电连接。

第六晶体管ST6的有源层可以包括沟道层CH6、第一电极S6以及第二电极D6。第六晶体管ST6的沟道层CH6可以与第一栅极导电层的发光布线EML重叠。发光布线EML中的一部分可以起到第六晶体管ST6的栅极电极G6的作用。第六晶体管ST6的第一电极S6可以与驱动晶体管DT的第二电极DTD连接。第六晶体管ST6的第二电极D6可以与第七晶体管ST7的第二电极D7以及发光元件ED的像素电极171电连接。第六晶体管ST6的第二电极D6可以通过第一源极漏极层的第七连接电极BE7和第二源极漏极层的第九连接电极BE9而与像素电极171电连接。

第七晶体管ST7的有源层可以包括沟道层CH7、第一电极S7以及第二电极D7。第七晶体管ST7的沟道层CH7可以与第一栅极导电层的偏置扫描布线GBL重叠。偏置扫描布线GBL中的一部分可以起到第七晶体管ST7的栅极电极G7的作用。第七晶体管ST7的第一电极S7可以与第二初始化电压布线VAIL电连接。第七晶体管ST7的第二电极D7可以与第六晶体管ST6的第二电极D6以及发光元件ED的像素电极171电连接。第七晶体管ST7的第一电极S7可以通过第一源极漏极层的第八连接电极BE8而与第三栅极导电层的第二初始化电压布线VAIL电连接。

驱动晶体管DT、第二晶体管ST2、第五晶体管ST5、第六晶体管ST6以及第七晶体管ST7的有源层在第一半导体层中形成为彼此连接的一个图案，第一晶体管ST1的有源层可以形成为与其他晶体管的有源层彼此分离的图案或者岛(Island)型图案。第一晶体管ST1可以通过第一源极漏极层的连接电极而与其他晶体管电连接。虽然将后述，第三晶体管ST3和第四晶体管ST4的有源层与其他晶体管不同地可以布置于第二半导体层，所述第二半导体层布置在与第一半导体层不同的层。第三晶体管ST3和第四晶体管ST4也可以通过第一源极漏极层的连接电极而与其他晶体管电连接。

第一栅极绝缘层GI1可以布置于第一半导体层和第二缓冲层BF2上。第一栅极绝缘层GI1可以起到晶体管的栅极绝缘膜的作用。

第一栅极导电层可以布置于第一栅极绝缘层GI1上。第一栅极导电层可以包括第一初始化电压布线VIL、写入扫描布线GWL、驱动晶体管DT的栅极电极GDT、发光布线EML以及偏置扫描布线GBL。

驱动晶体管DT的栅极电极GDT可以布置为与第一半导体层中的驱动晶体管DT的沟道层DTCH重叠。此外，驱动晶体管DT的栅极电极GDT可以与下部金属层CAS的扩展部重叠。多个驱动晶体管DT的栅极电极GDT可以跨过显示区域DA的整个表面而沿第一方向DR1和第二方向DR2隔开而排列。驱动晶体管DT的栅极电极GDT可以与电容器C1的第一电容电极形成为一体。电容器C1的第一电容电极可以是驱动晶体管DT的栅极电极GDT的一部分。

第一初始化电压布线VIL可以沿第一方向DR1延伸。第一初始化电压布线VIL可以布置于各个子像素SPX的作为第二方向DR2上的一侧的上侧。第一初始化电压布线VIL可以与第四晶体管ST4的第一电极S4电连接。第一初始化电压布线VIL可以通过第一源极漏极层的第六连接电极BE6而与第四晶体管ST4的第一电极S4电连接。

写入扫描布线GWL可以沿第一方向DR1延伸。写入扫描布线GWL沿第二方向DR2与第一初始化电压布线VIL隔开，并且可以布置于第一初始化电压布线VIL的作为第二方向DR2上的另一侧的下侧。写入扫描布线GWL可以布置为与第二晶体管ST2的沟道层CH2重叠，写入扫描布线GWL的一部分可以是第二晶体管ST2的栅极电极G2。

发光布线EML可以沿第一方向DR1延伸。发光布线EML可以在子像素SPX中沿第二方向DR2与驱动晶体管DT的栅极电极GDT隔开，并且可以布置于栅极电极GDT的下侧。发光布线EML可以布置为与第五晶体管ST5和第六晶体管ST6的沟道层CH5、CH6重叠，并且发光布线EML的一部分可以是第五晶体管ST5和第六晶体管ST6的栅极电极G5、G6。

偏置扫描布线GBL可以沿第一方向DR1延伸。偏置扫描布线GBL可以沿第二方向DR2与发光布线EML隔开，并布置于发光布线EML的下侧。偏置扫描布线GBL可以布置为与第一晶体管ST1和第七晶体管ST7的沟道层CH1、CH7重叠，并且偏置扫描布线GBL的一部分可以是第一晶体管ST1和第七晶体管ST7的栅极电极G1、G7。

第二栅极绝缘层GI2可以布置于第一栅极导电层上。第二栅极绝缘层GI2可以在第一栅极导电层与布置于其上的其他层之间执行绝缘膜的功能，并且可以保护第一栅极导电层。

第二栅极导电层可以布置于第二栅极绝缘层GI2上。第二栅极导电层可以包括第一初始化扫描布线GIL1、第一控制扫描布线GCL1以及第二水平布线VDD_H。

第一初始化扫描布线GIL1可以沿第一方向DR1延伸。第一初始化扫描布线GIL1可以布置于各个子像素SPX的上侧。第一初始化扫描布线GIL1可以布置为与第四晶体管ST4的沟道层CH4重叠。第一初始化扫描布线GIL1的一部分可以是第四晶体管ST4的栅极电极G4。

第一控制扫描布线GCL1可以沿第一方向DR1延伸。第一控制扫描布线GCL1可以沿第二方向DR2与第一初始化扫描布线GIL1隔开，并布置于第一初始化扫描布线GIL1的下侧。第一控制扫描布线GCL1可以布置为与第三晶体管ST3的沟道层CH3重叠。第一控制扫描布线GCL1的一部分可以是第三晶体管ST3的栅极电极G3。

第二水平布线VDD_H可以沿第一方向DR1延伸。第二水平布线VDD_H可以沿第二方向DR2与第一控制扫描布线GCL1隔开，并布置于第一控制扫描布线GCL1的下侧。第二水平布线VDD_H可以在非显示区域NDA中与第一电源布线PL1连接，并且可以在子像素SPX内布置为与第一栅极导电层的栅极电极GDT重叠，并且可以起到电容器C1的第二电容电极的作用。

第一层间绝缘层IL1可以布置于第二栅极导电层上。第一层间绝缘层IL1在第二栅极导电层与布置于其上的其他层之间执行绝缘膜的功能，并且可以保护第二栅极导电层。

第二半导体层可以布置于第一层间绝缘层IL1上。第二半导体层可以包括氧化物半导体层。第二半导体层可以包括第三晶体管ST3和第四晶体管ST4的有源层。

第三晶体管ST3的有源层可以包括沟道层CH3、第一电极S3以及第二电极D3。第三晶体管ST3的沟道层CH3可以与第二栅极导电层的第一控制扫描布线GCL1以及第三栅极导电层的第二控制扫描布线GCL2重叠。第一控制扫描布线GCL1和第二控制扫描布线GCL2各自的一部分可以起到第三晶体管ST3的栅极电极G3的作用。第三晶体管ST3可以具有栅极电极分别布置于有源层的上部和下部的结构。

第三晶体管ST3的第一电极S3可以电连接于驱动晶体管DT的第二电极DTD。第三晶体管ST3的第二电极D3可以与电容器C1的第一电容电极以及第四晶体管ST4的第一电极S4连接。第三晶体管ST3的第二电极D3可以通过第一源极漏极层的第五连接电极BE5而与电容器C1的第一电容电极、驱动晶体管DT的栅极电极GDT电连接。第三晶体管ST3的第一电极S3可以通过第一源极漏极层的第四连接电极BE4而与驱动晶体管DT的第二电极DTD电连接。

第四晶体管ST4的有源层可以包括沟道层CH4、第一电极S4以及第二电极D4。第四晶体管ST4的沟道层CH4可以与第二栅极导电层的第一初始化扫描布线GIL1以及第三栅极导电层的第二初始化扫描布线GIL2重叠。第一初始化扫描布线GIL1和第二初始化扫描布线GIL2各自的一部分可以起到第四晶体管ST4的栅极电极G4的作用。与第三晶体管ST3相似地，第四晶体管ST4可以具有栅极电极分别布置于有源层的上部和下部的结构。

第四晶体管ST4的第一电极S4可以与第三晶体管ST3的第二电极D3连接。第四晶体管ST4的第二电极D4可以与第一初始化电压布线VIL电连接。第四晶体管ST4的第二电极D4可以通过第一源极漏极层的第六连接电极BE6而与第一初始化电压布线VIL电连接。

第三栅极绝缘层GI3可以布置于第二半导体层上。第三栅极绝缘层GI3可以起到晶体管的栅极绝缘膜的作用。

第三栅极导电层可以布置于第三栅极绝缘层GI3上。第三栅极导电层可以包括第二初始化扫描布线GIL2、第二控制扫描布线GCL2、偏置电压布线VOBS以及第二初始化电压布线VAIL。

第二初始化扫描布线GIL2可以沿第一方向DR1延伸。第二初始化扫描布线GIL2可以布置于各个子像素SPX的上侧。第二初始化扫描布线GIL2可以布置为与第四晶体管ST4的沟道层CH4重叠。第二初始化扫描布线GIL2可以沿厚度方向与第二栅极导电层的第一初始化扫描布线GIL1重叠，并且两者可以沿相同的方向延伸。在一些实施例中，第一初始化扫描布线GIL1和第二初始化扫描布线GIL2在平面图上可以具有实质上相同的图案形状。

第二控制扫描布线GCL2可以沿第一方向DR1延伸。第二控制扫描布线GCL2可以沿第二方向DR2与第二初始化扫描布线GIL2隔开，并布置于第二初始化扫描布线GIL2的下侧。第二控制扫描布线GCL2可以布置为与第三晶体管ST3的沟道层CH3重叠。第二控制扫描布线GCL2可以沿厚度方向与第二栅极导电层的第一控制扫描布线GCL1重叠，并且两者可以沿相同的方向延伸。在一些实施例中，第一控制扫描布线GCL1和第二控制扫描布线GCL2在平面图上可以具有实质上相同的图案形状。

第二初始化电压布线VAIL可以沿第一方向DR1延伸。第二初始化电压布线VAIL可以布置于子像素SPX的下侧。第二初始化电压布线VAIL可以沿厚度方向与第一栅极导电层的发光布线EML重叠，并且两者可以沿相同的方向延伸。第二初始化电压布线VAIL可以与第七晶体管ST7的第一电极S7电连接。第二初始化电压布线VAIL可以通过第一源极漏极层的第八连接电极BE8而与第七晶体管ST7的第一电极S7电连接。

偏置电压布线VOBS可以沿第一方向DR1延伸。偏置电压布线VOBS可以布置于第二初始化电压布线VAIL的下侧。偏置电压布线VOBS可以布置为与第一栅极导电层的偏置扫描布线GBL重叠。偏置电压布线VOBS可以与第一晶体管ST1的第一电极S1电连接。偏置电压布线VOBS可以通过第一源极漏极层的第一连接电极BE1而与第一晶体管ST1的第一电极S1连接。

第二层间绝缘层IL2可以布置于第三栅极导电层上。第二层间绝缘层IL2在第三栅极导电层与布置于其上的其他层之间执行绝缘膜的功能，并且可以保护第三栅极导电层。

第一源极漏极层可以布置于第二层间绝缘层IL2上。第一源极漏极层可以包括第二数据连接布线DCL2以及多个连接电极BE1、BE2、BE3、BE4、BE5、BE6、BE7、BE8。多个连接电极BE1、BE2、BE3、BE4、BE5、BE6、BE7、BE8可以分别与布置于彼此不同的层的布线或半导体层连接并将它们彼此电连接。

第二数据连接布线DCL2可以沿第一方向DR1延伸，并布置于子像素SPX的上侧。如参照图7和图8所述，根据布置有相应子像素SPX的显示区域DA1、DA2、DA3、DA4，第二数据连接布线DCL2与不同的布线进行的电连接可以不同。例如，布置于第一显示区域DA1或第二显示区域DA2的子像素SPX的第二数据连接布线DCL2可以是与第一数据连接布线DCL1和第一数据布线DL1电连接的布线。或者，第二数据连接布线DCL2也可以是未与第一数据连接布线DCL1和第一数据布线DL1连接的第一水平虚设图案HDP1。布置于第三显示区域DA3或第四显示区域DA4的子像素SPX的第二数据连接布线DCL2也可以是第一水平电源布线HPL1。

图9和图10所图示的第二数据连接布线DCL2图示了第一数据布线DL1和未与第一数据连接布线DCL1连接的布线。在此情形下，第二数据连接布线DCL2可以是第一水平虚设图案HDP1或第一水平电源布线HPL1。如同后述的内容，在第二数据连接布线DCL2与第一数据布线DL1和第一数据连接布线DCL1连接的情形下，可以与布置于第二数据连接布线DCL2的下侧的第三连接电极BE3中的任意一个形成一体化。第二数据连接布线DCL2可以通过第三连接电极BE3而与第一数据连接布线DCL1或第一数据布线DL1电连接。

第一连接电极BE1至第八连接电极BE8可以通过贯通下部的绝缘层的接触孔CNT1、CNT2而与布置在相对于第一源极漏极层位于下部的层连接。例如，第一连接电极BE1可以通过贯通第一栅极绝缘层GI1、第二栅极绝缘层GI2、第三栅极绝缘层GI3、第一层间绝缘层IL1以及第二层间绝缘层IL2的第一接触孔CNT1而与第一半导体层连接。第一连接电极BE1可以与第一晶体管ST1的第二电极D1和驱动晶体管DT的第一电极DTS分别连接。

第二连接电极BE2可以通过第一接触孔CNT1而与第一半导体层中的第一晶体管ST1的第一电极S1连接。并且，第二连接电极BE2可以通过贯通第二层间绝缘层IL2的第一接触孔CNT1而与偏置电压布线VOBS连接。

第三连接电极BE3可以布置于第二数据连接布线DCL2的下侧。第三连接电极BE3可以通过贯通后述的第一过孔层VIA1和第一保护层PV1的第二接触孔CNT2而与第二数据导电层的第一数据连接布线DCL1或数据布线DL连接。在一些实施例中，第三连接电极BE3中的任意一个也可以与第二数据连接布线DCL2形成一体化。

第四连接电极BE4可以通过第一接触孔CNT1而与第一半导体层的驱动晶体管DT的第二电极DTD连接，并且可以通过第二接触孔CNT2而与第二半导体层的第三晶体管ST3的第一电极S3连接。第五连接电极BE5可以通过第一接触孔CNT1而与第一栅极导电层的栅极电极GDT连接，并且可以通过第二接触孔CNT2而与第三晶体管ST3的第二电极D3连接。第六连接电极BE6可以通过第一接触孔CNT1而与第一初始化电压布线VIL连接，并且可以通过第二接触孔CNT2而与第二半导体层的第四晶体管ST4的第二电极D4连接。

第七连接电极BE7可以通过第一接触孔CNT1而与第六晶体管ST6的第二电极D6连接，并且可以通过第二接触孔CNT2而与第九连接电极BE9连接。第八连接电极BE8可以通过第一接触孔CNT1而与第七晶体管ST7的第一电极S7连接，并且可以通过第二接触孔CNT2而与第二初始化电压布线VAIL连接。

电压连接电极VBE可以与第一半导体层和第一垂直布线VDD_V分别连接。电压连接电极VBE可以通过第一接触孔CNT1而与第一半导体层的第六晶体管ST6的第二电极D6连接，并且可以通过第二接触孔CNT2而与第一垂直布线VDD_V连接。

第一保护层PV1可以布置于第一源极漏极层上。第一保护层PV1可以在第一源极漏极层与布置于其上的其他层之间执行绝缘膜的功能，并且可以保护第一源极漏极层。

第一过孔层VIA1可以布置于第一保护层PV1上。第一过孔层VIA1可以在保护其下部的层的同时使借由下部的层形成的阶梯差平坦化。

第二源极漏极层可以布置于第一过孔层VIA1上。第二源极漏极层可以包括多条第一数据连接布线DCL1、多条数据布线DL、第一垂直布线VDD_V以及多个第九连接电极BE9。

多条第一数据连接布线DCL1和数据布线DL可以沿第二方向DR2延伸。在彼此相邻的两个子像素SPX(例如，在第一子像素SPX1和第二子像素SPX2)中的每一个中可以布置有一条第一数据连接布线DCL1和一条数据布线DL。如参照图7和图8所述，在根据一实施例的显示装置10中，一对第一数据连接布线DCL1彼此相邻地布置，并且彼此不同的两条数据布线DL可以将所述一对第一数据连接布线DCL1置于之间而隔开布置。第一子像素SPX1的第一数据连接布线DCL1与第二子像素SPX2的第一数据连接布线DCL1之间的间隔可以小于第一子像素SPX1的第一数据布线DL1与第二子像素SPX2的第一数据布线DL1之间的间隔。图9和图10所图示的第一子像素SPX1和第二子像素SPX2的第一数据连接布线DCL1与它们之间的边界相邻地布置，第一子像素SPX1的数据布线DL可以布置于第一数据连接布线DCL1的左侧，第二子像素SPX2的数据布线DL可以布置于第一数据连接布线DCL1的右侧。

虽然图中未图示，对于沿第一方向DR1与图9和图10的第一子像素SPX1或第二子像素SPX2相邻的第n子像素而言，该第n子像素的数据布线DL和第一数据连接布线DCL1可以远离与第一子像素SPX1或第二子像素SPX2相接的边界而隔开布置。换句话说，在显示装置10中，图9和图10所图示的布线、半导体层以及电极的图案形状可以跨过显示区域DA的整个表面而沿第一方向DR1和第二方向DR2重复排列。在显示装置10中，以沿第一方向DR1相邻的两个子像素SPX的边界为基准，第一数据连接布线DCL1可以彼此相邻地分别布置于所述边界的两侧，并且数据布线DL可以彼此隔开而分别布置于所述边界的两侧(参照图12)。

如参照图7和图8所述，根据布置有相应子像素SPX的显示区域DA1、DA2、DA3、DA4，第一数据连接布线DCL1与其他布线之间的电连接可以不同，并且数据布线DL可以被划分为彼此不同的数据布线。

例如，布置于第一显示区域DA1或第三显示区域DA3的子像素SPX的第一数据连接布线DCL1可以是第一垂直电源布线VPL1。布置于第二显示区域DA2或第四显示区域DA4的子像素SPX的第一数据连接布线DCL1可以是与第二数据连接布线DCL2电连接的布线，或者可以是第一垂直虚设图案VDP1。布置于第一显示区域DA1或第三显示区域DA3的数据布线DL可以是与第二数据连接布线DCL2连接的第一数据布线DL1，布置于第二显示区域DA2或第四显示区域DA4的数据布线DL可以是第二数据布线DL2。

图9和图10所图示的第一数据连接布线DCL1中图示有未与第二数据连接布线DCL2连接的布线。在此情形下，第一数据连接布线DCL1可以是第一垂直电源布线VPL1或第一垂直虚设图案VDP1，否则，第一数据连接布线DCL1可以是在另一位置处与第二数据连接布线DCL2连接的布线。图9和图10所图示的数据布线DL可以是第一数据布线DL1或第二数据布线DL2。

多条第一数据连接布线DCL1和数据布线DL分别可以通过第二接触孔CNT2与第一源极漏极层的第三连接电极BE3连接。根据第三连接电极BE3与第二数据连接布线DCL2之间的连接，第一数据连接布线DCL1和数据布线DL的种类及电连接可以不同，在此情形下，第二接触孔CNT2可以被划分为图7和图8的数据连接孔DCH1、DCH2或者电源孔PH1、PH2。关于数据布线DL与第一数据连接布线DCL1之间的布置的详细说明将参照其他附图进行后述。

第一垂直布线VDD_V可以沿第二方向DR2延伸，并沿第一方向DR1与数据布线DL隔开。第一垂直布线VDD_V的第一方向DR1上的宽度可以相对大于第一数据连接布线DCL1及数据布线DL的第一方向DR1上的宽度。相邻的两个子像素SPX的第一数据连接布线DCL1可以分别布置于彼此不同的两条数据布线DL之间，并且第一垂直布线VDD_V也可以布置于彼此不同的两条数据布线DL之间。第一数据连接布线DCL1可以布置于相对相邻地布置的两条数据布线DL之间，而第一垂直布线VDD_V可以布置于相对较远地隔开的两条数据布线DL之间。据此，第一垂直布线VDD_V与数据布线DL之间的间隔可以小于第一垂直布线VDD_V与第一数据连接布线DCL1之间的间隔。这样的布置可以基于彼此相邻的一对第一数据连接布线DCL1和一对数据布线DL的布置关系来实现。

第一垂直布线VDD_V可以在非显示区域NDA中与第一电源布线PL1连接，并且可以被施加第一电源电压。第一垂直布线VDD_V可以通过第二接触孔CNT2而与电压连接电极VBE连接，并且可以通过电压连接电极VBE而与第五晶体管ST5电连接。

第二过孔层VIA2可以布置于第二源极漏极层上。第二过孔层VIA2可以在保护其下部的层的同时，使借由下部的层形成的阶梯差平坦化。

在示例性的实施例中，上述的第一栅极导电层至第三栅极导电层、第一数据导电层以及第二数据导电层可以形成为由(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或其合金构成的单层或多层。上述的第一栅极绝缘层GI1至第三栅极绝缘层GI3、第一层间绝缘层IL1和第二层间绝缘层IL2以及第一保护层PV1可以利用交替堆叠的多个无机层构成。例如，第一栅极绝缘层GI1至第三栅极绝缘层GI3、第一层间绝缘层IL1和第二层间绝缘层IL2以及第一保护层PV1可以形成为包括硅氧化物(SiO

发光元件ED和像素限定膜PDL可以布置于第二过孔层VIA2上。发光元件ED可以包括像素电极171、有机发光层172以及公共电极173。布置于多个子像素SPX的发光元件ED可以彼此共享公共电极173。

发光元件ED的像素电极171可以布置于第二过孔层VIA2上。发光元件ED的像素电极171可以通过贯通第二过孔层VIA2的第三接触孔CNT3而连接于第九连接电极BE9。像素电极171可以利用反射率高的金属物质形成，例如可以形成为铝与钛的堆叠结构(Ti/Al/Ti)、铝与ITO的堆叠结构(ITO/Al/ITO)、APC合金以及APC合金与ITO的堆叠结构(ITO/APC/ITO)。APC合金是银(Ag)、钯(Pd)以及铜(Cu)的合金。

像素限定膜PDL可以布置于第二过孔层VIA2上，并布置于像素电极171的一部分上。像素限定膜PDL可以包括暴露像素电极171的一部分的开口部，发光元件ED的有机发光层172可以布置于像素限定膜PDL的开口部。发光元件ED的发光部可以被定义为像素限定膜PDL的开口部，在发光部中，像素电极171、有机发光层172以及公共电极173依次堆叠，使得来自像素电极171的空穴和来自公共电极173的电子可以在有机发光层172中再结合而发光。像素限定膜PDL可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。

间隔件SPC可以布置于像素限定膜PDL上。在显示面板100的制造工艺中，可以在间隔件SPC上安装掩模(mask)。间隔件SPC可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。

有机发光层172可以布置于发光元件ED的像素电极171上。有机发光层172可以包括有机物质而发出预定的颜色的光。例如，有机发光层172可以包括空穴传输层(holetransporting layer)、有机物质层以及电子传输层(electron transporting layer)。

公共电极173可以布置于有机发光层172和像素限定膜PDL上。公共电极173可以形成为覆盖有机发光层172。公共电极173可以在发光部共同地形成。在公共电极173上可以形成有覆盖层(capping layer)。

在上部发光结构中，公共电极173可以利用诸如ITO或IZO之类的透明的金属物质(TCO：Transparent Conductive Material)或诸如镁(Mg)、银(Ag)或诸如镁(Mg)与银(Ag)的合金之类半透射金属物质(Semi-transmissive Conductive Material)形成。在公共电极173利用半透射金属物质形成的情形下，可以借由微腔(micro cavity)来提高发光部各自的出光效率。

薄膜封装层TFE可以布置于发光元件ED上。薄膜封装层TFE可以包括至少一个无机膜以防止发光元件ED受氧气或水分的渗透。此外，薄膜封装层TFE可以包括至少一个有机膜以保护发光元件ED免受诸如灰尘之类的异物的影响。在附图中，例示了薄膜封装层TFE具有一个单层结构的情形，但不限于此。在一些实施例中，薄膜封装层TFE也可以具有无机物绝缘层和有机物绝缘层彼此交替地布置的结构，或者包括彼此不同的两个无机物绝缘层和布置于它们之间的有机物绝缘层的结构。

图12是示出根据一实施例的显示装置的数据连接布线和数据布线的电连接的示意图。图12图示了布置于第一显示区域DA1的子像素SPX和布置于第二显示区域DA2的子像素SPX的数据连接布线DCL1、DCL2以及数据布线DL1、DL2的布置。在图12中，第一源极漏极层的连接电极被省略，并且示意性地图示了一部分布线和第二源极漏极层的布线。

参照图12，布置于第一显示区域DA1的子像素SPX的数据布线可以是第一数据布线DL1，布置于第二显示区域DA2的子像素SPX的数据布线可以是第二数据布线DL2。布置于第一显示区域DA1的第一数据连接布线DCL1可以是第一垂直电源布线VPL1，布置于第二显示区域DA2的第一数据连接布线DCL1可以是与第二数据连接布线DCL2连接的布线。

布置于第一显示区域DA1和第二显示区域DA2中的每一个的第一数据布线DL1、第二数据布线DL2以及第一数据连接布线DCL1可以通过第二接触孔CNT2而与第三连接电极BE3连接。在多个第三连接电极BE3中，一部分与第二数据连接布线DCL2形成一体化而构成电连接，另一部分与第二数据连接布线DCL2隔开或以岛(Island)型图案残留。

例如，在布置于第二显示区域DA2的第三连接电极BE3中，与第一数据连接布线DCL1连接的第三连接电极BE3可以与第二数据连接布线DCL2形成一体化。在布置于第一显示区域DA1的第三连接电极BE3中，与第一数据布线DL1连接的第三连接电极BE3也可以与第二数据连接布线DCL2形成一体化。据此，布置于第二显示区域DA2的第一数据连接布线DCL1、第二数据连接布线DCL2以及布置于第一显示区域DA1的第一数据布线DL1可以彼此电连接。通过利用这样的数据连接布线DCL1、DCL2以及数据布线DL1、DL2的电连接结构，可以缩小第一显示区域DA1的下侧所需的非显示区域NDA的面积。

另外，如上所述，根据显示区域DA的位置，布置于各个子像素SPX的布线及电极的图案形状可以实质上相同，并且它们的电连接彼此不同。例如，布置于第一显示区域DA1的第一数据布线DL1之间的布线和布置于第二显示区域DA2的第二数据布线DL2之间的布线分别布置的位置及形状可以实质上相同。然而，第一显示区域DA1的布线可以是与第一电源布线PL1电连接的第一垂直电源布线VPL1，布置于第二显示区域DA2的布线可以是第一数据连接布线DCL1。

在除了第二显示区域DA2之外的其他显示区域DA中第一数据连接布线DCL1被施加不同信号，而在第二显示区域DA2的第一数据连接布线DCL1可以被施加传输至第一数据布线DL1的数据信号。据此，施加于相应布线的信号的种类、施加信号的时序可以与其他显示区域DA的布线的信号的种类、施加信号的时序不同。尤其，第一数据连接布线DCL1可能对施加于相邻的其他布线或电极之间的电信号产生影响，这可能对相应子像素SPX的发光量产生影响，并且还可能导致产生从外部可识别的斑痕。根据一实施例的显示装置10可以具有如下的布线的布置结构：即使包括被施加的信号根据显示区域DA的位置而不同的布线，也不会因该布线而对子像素SPX的发光特性产生影响。

图13是示出图9和图10的B部分的平面图。图14是沿图13的N2-N2'线截取的剖面图。

图13作为图9和图10的B部分，图示了布置有各个子像素SPX的第一连接电极BE1和第一数据连接布线DCL1以及数据布线DL的区域。图13图示了第一半导体层、第一栅极导电层、第三栅极导电层、第一源极漏极层以及第二源极漏极层的相对布置。图13所图示的子像素SPX可以是分别布置于第二显示区域DA2的子像素SPX，数据布线DL可以是第二数据布线DL2。

根据一实施例，显示装置10可以布置为被施加数据信号的第一数据连接布线DCL1以及数据布线DL与连接于驱动晶体管DT和第一晶体管ST1的一电极的第一连接电极BE1不重叠。沿第二方向DR2延伸的第一数据连接布线DCL1在平面图上可以布置为沿第一方向DR1与第一连接电极BE1隔开，并且沿作为厚度方向的第三方向DR3与它们分别不重叠。沿第二方向DR2延伸的数据布线DL在平面图上可以布置为沿第一方向DR1与第一连接电极BE1隔开，并且沿作为厚度方向的第三方向DR3与它们分别不重叠。

参照图9和图13，第一连接电极BE1可以分别连接于驱动晶体管DT的第一电极DTS和第一晶体管ST1的第二电极D1。在图13所图示的子像素SPX是布置于第一显示区域DA1的子像素SPX的情形下，第一数据连接布线DCL1可以与布置于第一显示区域DA1的第一数据布线DL1电连接，并且可以被施加向除了布置有第一数据连接布线DCL1的子像素SPX之外的其他子像素SPX施加的数据信号。图13的数据布线DL中的每一个可以是第二显示区域DA2的第二数据布线DL2。

如果在子像素SPX发光时数据信号施加至第一数据连接布线DCL1，则也可以在布置于彼此不同的层的第一连接电极BE1之间形成寄生电容。形成于第一数据连接布线DCL1与第一连接电极BE1之间的寄生电容可以使驱动晶体管DT的第一电极DTS的电位上升。与此同时，如果通过写入扫描布线GWL施加扫描信号而使第二晶体管ST2导通，则驱动晶体管DT的第一电极DTS的电位会进一步上升，并且如果通过控制扫描布线GCL1、GCL2施加扫描信号而使第三晶体管ST3导通，则驱动晶体管DT的栅极电极GDT的电位也可以上升。

形成于第一数据连接布线DCL1与第一连接电极BE1之间的寄生电容可以产生驱动晶体管DT的源极电极(或第一电极DTS)及栅极电极的电位的变化，这会影响相应子像素SPX的发光量。在显示区域DA中，形成有所述寄生电容的子像素SPX可能呈现得相对较暗，并且因多个子像素SPX的发光量的不足而可能产生从外部可识别的斑痕。

为了防止随着布置第一数据连接布线DCL1而产生这样的斑痕，根据一实施例的显示装置10可以具有使在第一数据连接布线DCL1与第一连接电极BE1之间可能产生的寄生电容最小化的结构。例如，第一数据连接布线DCL1可以被设计为避开与驱动晶体管DT的第一电极DTS连接的第一连接电极BE1的布置结构。

如上所述，在沿第一方向DR1彼此相邻的两个子像素(图9和图10的第一子像素SPX1和第二子像素SPX2)可以布置有与它们的边界相邻的第一数据连接布线DCL1以及数据布线DL。由于两个子像素SPX的第一半导体层也具有以两个子像素SPX的边界为基准的对称结构，因此第一连接电极BE1也可以与所述边界相邻地布置。

在布置于沿第一方向DR1彼此相邻的两个子像素SPX的边界的第一数据连接布线DCL1布置在彼此相邻的数据布线DL之间的结构中，第一连接电极BE1可以布置于与第一数据连接布线DCL1和数据布线DL不重叠的区域。第一连接电极BE1可以分别布置于一条第一数据连接布线DCL1与一条数据布线DL之间。

例如，布置在图13的左侧的子像素SPX的第一连接电极BE1布置于数据布线DL与第一数据连接布线DCL1之间，并且可以布置于数据布线DL的右侧以及第一数据连接布线DCL1的左侧。图13的右侧的子像素SPX可以具有与左侧的子像素SPX具有对称结构的布线及电极的布置结构，布置在右侧的子像素SPX的第一连接电极BE1布置于第一数据连接布线DCL1与数据布线DL之间，并且可以布置于数据布线DL的左侧以及第一数据连接布线DCL1的右侧。

第一数据连接布线DCL1可以与位置无关地沿第二方向DR2延伸而布置，相反，数据布线DL可以具有沿第二方向DR2延伸后迂回第一连接电极BE1而朝向第一方向DR1弯折的形状。第一数据连接布线DCL1与数据布线DL之间的间隔可以根据位置而不同，它们之间的最大间隔可以具有能够布置第一连接电极BE1的程度的宽度。

由于第一数据连接布线DCL1布置为沿厚度方向与第一连接电极BE1不重叠，因此可以最小化在第一源极漏极层的第一连接电极BE1与第二源极漏极层的第一数据连接布线DCL1之间形成的寄生电容。随着数据布线DL也布置为与第一连接电极BE1不重叠，形成在它们之间的寄生电容也可以最小化。如果在向第一数据连接布线DCL1施加数据信号时几乎不形成第一连接电极BE1之间的寄生电容，则可以减小驱动晶体管DT的第一电极DTS的电位变化，并且减小对相应子像素SPX的发光量的影响。据此，显示装置10可以防止因第一数据连接布线DCL1的布置而导致在显示区域DA中产生斑痕。

然而，在显示装置10中，当数据信号被施加至第一数据连接布线DCL1时，在第一连接电极BE1之间可能不会形成寄生电容，因此，第一连接电极BE1和数据布线DL不一定不重叠。显示装置10可以具有减少数据布线DL的弯折的部分而增加直线度的结构，根据情况，数据布线DL和第一连接电极BE1也可以沿厚度方向重叠。对此的说明将参照其他实施例进行后述。

另外，电压连接电极VBE可以布置于彼此相邻的两个第一连接电极BE1之间。电压连接电极VBE的一部分可以沿厚度方向与第一数据连接布线DCL1重叠。电压连接电极VBE作为与被施加第一电源电压的第一垂直布线VDD_V连接的电极，在子像素SPX发光时可以被施加第一电源电压。在图13中，例示了电压连接电极VBE与第一数据连接布线DCL1几乎不重叠或者仅一部分区域重叠的情形，但不限于此。

在一些实施例中，电压连接电极VBE可以具有与第一数据连接布线DCL1重叠的区域较大的形状，并且可以防止在第一连接电极BE1与第一数据连接布线DCL1之间形成寄生电容。此外，第三栅极导电层的第二初始化电压布线VAIL也可以在沿厚度方向与第一数据连接布线DCL1以及第一半导体层ACT重叠的同时防止在第一连接电极BE1与第一数据连接布线DCL1之间形成寄生电容。对此的说明将参照其他实施例进行后述。

图15是示出布置于根据一实施例的显示装置的一子像素的像素电极的平面图。图15图示了像素电极171、第一数据连接布线DCL1以及数据布线DL的相对性的平面布置。

参照图15，根据一实施例，子像素SPX的第一数据连接布线DCL1及数据布线DL可以布置为与发光元件ED的像素电极171重叠。第一数据连接布线DCL1和数据布线DL彼此隔开而布置，随着数据布线DL迂回第一连接电极BE1而布置，其与第一数据连接布线DCL1之间的间隔可以根据位置而不同。

例如，第一数据连接布线DCL1与数据布线DL在与像素电极171重叠的部分中彼此隔开的间隔W2可以大于在与像素电极171不重叠的部分中彼此隔开的间隔W3。第一数据连接布线DCL1与数据布线DL在与像素电极171不重叠的部分中彼此隔开的间隔W3可以与第一数据连接布线DCL1之间的间隔W1实质上相同。在各个子像素SPX中，第一连接电极BE1可以以与像素电极171重叠的方式布置，并且在数据布线DL迂回第一连接电极BE1而延伸的部分中，与第一数据连接布线DCL1之间的间隔可以不同。如图13和图15所图示，对第一数据连接布线DCL1与数据布线DL之间的间隔而言，将第一连接电极BE1置于之间而隔开的部分的间隔W2可以大于除此之外的其他部分中的间隔W3。

然而，第一数据连接布线DCL1和数据布线DL在与像素电极171重叠的部分中彼此隔开的间隔W2至少在像素电极171的下部可以大致保持恒定。即，数据布线DL沿第二方向DR2延伸且局部弯折的部分可以与像素电极171的外廓边界相邻地设置。即使显示装置10具有彼此相邻的第一数据连接布线DCL1布置于数据布线DL之间的结构，在与像素电极171重叠的部分中，彼此不同的两条布线之间的间隔的变化也可以较小。据此，根据数据布线DL和第一数据连接布线DCL1的布置结构，几乎不会对各个子像素SPX的像素电极171产生影响，并且发光元件ED的发光量的变化可以较小。

以下，参照其他附图对显示装置10的其他实施例进行说明。

图16是示出根据另一实施例的显示装置的一部分的平面图。图17是沿图16的N3-N3'线截取的剖面图。

参照图16和图17，在根据一实施例的显示装置10_1中，第二初始化电压布线VAIL_1可以沿第一方向DR1延伸且包括朝向第二方向DR2突出的突出部PE1，第二初始化电压布线VAIL_1的突出部PE1在平面图上可以布置为在相邻的两个第一连接电极BE1之间沿厚度方向与第一数据连接布线DCL1重叠。第二初始化电压布线VAIL_1的突出部PE1可以布置为沿厚度方向与驱动晶体管DT的第一电极DTS重叠，从而可以防止在驱动晶体管DT的第一电极DTS与第一数据连接布线DCL1之间形成寄生电容。

第二初始化电压布线VAIL_1的突出部PE1可以布置于相邻的两个子像素SPX之间的边界。突出部PE1可以在与两个子像素SPX的第一数据连接布线DCL1分别重叠的同时布置于第一连接电极BE1之间。突出部PE1的第一方向DR1上的宽度WP可以大于彼此隔开的两条第一数据连接布线DCL1的宽度WC，并且可以大于彼此不同的两条第一数据连接布线DCL1的宽度WC与它们之间的间隔W1之和。据此，突出部PE1可以布置为能够在第一方向DR1的宽度方向上覆盖整个第一数据连接布线DCL1。

第二初始化电压布线VAIL_1的突出部PE1可以与第一半导体层ACT中的驱动晶体管DT的第一电极DTS重叠。第二源极漏极层的第一数据连接布线DCL1可以局部地与驱动晶体管DT的第一电极DTS重叠。然而，作为它们之间的中间层的第三栅极导电层的第二初始化电压布线VAIL_1包括突出部PE1，从而能够防止在第一数据连接布线DCL1与驱动晶体管DT的第一电极DTS之间形成寄生电容。

图18是示出根据另一实施例的显示装置的一部分的平面图。图19是沿图18的N4-N4'线截取的剖面图。图20是沿图18的N5-N5'线截取的剖面图。

参照图18至图20，在根据一实施例的显示装置10_2中，电压连接电极VBE_2在平面图上可以布置为在相邻的两个第一连接电极BE1之间沿厚度方向与第一数据连接布线DCL1重叠。电压连接电极VBE_2布置于作为第一数据连接布线DCL1与驱动晶体管DT的第一电极DTS之间的中间层的第一源极漏极层，并且可以防止在第一数据连接布线DCL1与驱动晶体管DT的第一电极DTS之间形成寄生电容。此外，电压连接电极VBE_2可以布置于与第一连接电极BE1相同的层，从而还防止在第一连接电极BE1的侧面部分与第一数据连接布线DCL1之间形成寄生电容。

电压连接电极VBE_2可以布置于相邻的两个子像素SPX之间的边界。电压连接电极VBE_2可以与相邻的两条第一数据连接布线DCL1中的每一个局部重叠，并且可以布置在布置于相同层的第一连接电极BE1之间。

电压连接电极VBE_2的第一方向DR1上的宽度WV1、WV2可以根据位置而不同。电压连接电极VBE_2作为布置于与第一连接电极BE1相同的第一源极漏极层的电极，可以具有与第一连接电极BE1隔开且一部分能够与第一数据连接布线DCL1重叠的程度的宽度。例如，电压连接电极VBE_2在第一连接电极BE1与驱动晶体管DT的第一电极DTS连接的部分之间可以具有相对小的最小线宽WV1。然而，电压连接电极VBE_2的最小线宽WV1可以大于第一数据连接布线DCL1之间的间隔W1，以使电压连接电极VBE_2至少在第一连接电极BE1之间与第一数据连接布线DCL1重叠。

相反，电压连接电极VBE_2在第一连接电极BE1与第一晶体管ST1的第二电极D1重叠的部分之间可以具有相对大的最大线宽WV2。电压连接电极VBE_2的最大线宽WV2可以大于彼此隔开的两条第一数据连接布线DCL1的宽度WC，并且大于彼此不同的两条第一数据连接布线DCL1的宽度WC与它们之间的间隔W1之和。据此，电压连接电极VBE_2可以布置为在具有最大线宽WV2的部分中能够覆盖整个第一数据连接布线DCL1。

图21是示出根据另一实施例的显示装置的相邻的两个子像素的布局图。图22是图21的第一子像素的像素电路图。图23是图21的第二子像素的像素电路图。

参照图21至图23，根据一实施例的显示装置10_3可以包括第二初始化电压布线VAIL_3布置于彼此不同的层的多条子初始化电压布线VAIL1、VAIL2。例如，第二初始化电压布线VAIL_3可以如图9和图10的实施例所示地包括布置于第三栅极导电层的第一子初始化电压布线VAIL1和布置于作为其上部层的第一源极漏极层的第二子初始化电压布线VAIL2。第一子初始化电压布线VAIL1可以与图21的第二子像素SPX2连接，第二子初始化电压布线VAIL2可以与图21的第一子像素SPX1连接。在显示装置10_3中，连接于彼此不同的子像素SPX1、SPX2的第二初始化电压布线VAIL_3可以是彼此不同的层的布线。

第一子初始化电压布线VAIL1的布置及电连接关系与参照图9和图10而上述的内容实质上相同。然而，第一子初始化电压布线VAIL1不与图21的第一子像素SPX1连接，因此，连接第一子初始化电压布线VAIL1和第七晶体管ST7的第一电极S7的第八连接电极BE8可以不布置在第一子像素SPX1。

第二子初始化电压布线VAIL2可以布置于第一源极漏极层，并且大致沿第一方向DR1延伸。相比于第一子初始化电压布线VAIL1沿第一方向DR1延伸而具有线型的形状的情形，第二子初始化电压布线VAIL2可以局部地弯折而包括具有凹槽(Recess)部的形状。

在一实施例中，第二子初始化电压布线VAIL2可以布置于与第二连接电极BE2相同的层，并且第一子初始化电压布线VAIL1可以与布置于所述第二子像素SPX2的第二连接电极BE2连接。

例如，第二子初始化电压布线VAIL2在平面图上从第一子初始化电压布线VAIL1的上侧沿第一方向DR1延伸，并且沿第二方向DR2朝向第一半导体层中的第七晶体管ST7的第一电极S7所在的部分弯折。第二子初始化电压布线VAIL2可以在第一子像素SPX1中与第七晶体管ST7的第一电极S7直接连接，并且再次沿第一方向DR1弯折。在第二子像素SPX2中，第八连接电极BE8位于第七晶体管ST7的第一电极S7上，因此，为了迂回第八连接电极BE8，第二子初始化电压布线VAIL2可以沿第二方向DR2弯折后再沿第一方向DR1弯折并延伸。

彼此不同的子像素SPX可以分别发出彼此不同的颜色的光，施加至相应子像素SPX的电压的特性可以根据从相应子像素SPX中发出的光的颜色而不同。为配合于此，显示装置10_3可以包括彼此不同的子初始化电压布线VAIL1、VAIL2，以使彼此不同的初始化电压施加于彼此不同的子像素SPX的像素电极171。

图24是示出根据另一实施例的显示装置的一部分的平面图。

参照图24，在根据一实施例的显示装置10_4中，第二初始化电压布线VAIL可以包括彼此不同的子初始化电压布线VAIL1、VAIL2。其中，布置于第三栅极导电层的第一子初始化电压布线VAIL1可以包括突出部PE1，并沿厚度方向与第一数据连接布线DCL1重叠。对此的说明与参照图16而上述的内容相同，因此省略详细的说明。

图25是示出根据另一实施例的显示装置的数据连接布线和数据布线的电连接的示意图。图26是示出图25的显示装置的一部分的平面图。图27是沿图26的N6-N6'线截取的剖面图。

参照图25至图27，在根据一实施例的显示装置10_4中，第一连接电极BE1可以布置为与第一数据连接布线DCL1不重叠，但与数据布线DL局部重叠。布置于图26的左侧的子像素SPX的第一连接电极BE1可以布置于第一数据连接布线DCL1的左侧。右侧的子像素SPX可以具有与左侧的子像素SPX具有对称结构的布线及电极的布置结构，布置于右侧的子像素SPX的第一连接电极BE1可以布置于第一数据连接布线DCL1的右侧。在左侧的子像素SPX和右侧的子像素SPX中，第一连接电极BE1可以分别沿厚度方向与数据布线DL重叠。本实施例与图12至图15的实施例的区别之处在于数据布线DL的形状不同这一点。

第一数据连接布线DCL1可以与位置无关地沿第二方向DR2延伸而布置，数据布线DL可以具有沿第二方向DR2延伸后在布置有第二数据连接孔DCH2的部分处局部弯折的形状。与第一数据连接布线DCL1相似地，数据布线DL除了布置有第二数据连接孔DCH2的部分之外，可以具有沿第二方向DR2延伸的形状。据此，第一数据连接布线DCL1可以与第一连接电极BE1不重叠，数据布线DL可以与第一连接电极BE1重叠。

如上所述，在显示装置10_4中，在向第一数据连接布线DCL1施加数据信号时，在第一连接电极BE1之间可能不会形成寄生电容，因此，第一连接电极BE1和数据布线DL也可以不重叠。

图28是示出图25的布置于显示装置的多个子像素的像素电极的平面图。图28图示了在图25的显示装置10_4中像素电极171和第一数据连接布线DCL1以及数据布线DL的相对平面布置。

参照图28，子像素SPX的第一数据连接布线DCL1和数据布线DL可以布置为与发光元件ED的像素电极171重叠。第一数据连接布线DCL1与数据布线DL彼此隔开而布置，并且由于数据布线DL实质上具有沿第二方向DR2延伸的线型的形状，从而与第一数据连接布线DCL1之间的间隔可以与位置无关地几乎恒定。

例如，第一数据连接布线DCL1和数据布线DL在与像素电极171重叠的部分中彼此隔开的间隔W2可以与在与像素电极171不重叠的部分中彼此隔开的间隔W3实质上相同。第一数据连接布线DCL1和数据布线DL在与像素电极171不重叠的部分中彼此隔开的间隔W3可以与第一数据连接布线DCL1之间的间隔W1实质上相同。在各个子像素SPX中，第一连接电极BE1可以与像素电极171重叠地布置，并且与图15的实施例不同地，在数据布线DL与第一连接电极BE1重叠的部分中，也可以恒定地保持与第一数据连接布线DCL1之间的间隔。如图26和图27所示，第一数据连接布线DCL1与数据布线DL之间的间隔可以与第一连接电极BE1的布置无关地恒定。

图29是示出根据另一实施例的显示装置的一部分的平面图。图30是沿图29的N7-N7'线截取的剖面图。

参照图29和图30，根据一实施例的显示装置10_5与图25至图28的显示装置10_4相似地布置为数据布线DL实质上具有线型的形状且与第一连接电极BE1重叠，并且第二初始化电压布线VAIL_5沿第一方向DR1延伸且包括朝向第二方向DR2突出的突出部PE1，并且电压连接电极VBE_5在平面图上可以布置为在相邻的两个第一连接电极BE1之间沿厚度方向与第一数据连接布线DCL1重叠。本实施例可以具有将图25至图28的实施例与图16和图18的实施例组合的结构。显示装置10_5的数据布线DL具有线型的形状且与第一连接电极BE1重叠，并且具有第二初始化电压布线VAIL_5的突出部PE1，从而可以防止在驱动晶体管DT的第一电极DTS与第一数据连接布线DCL1之间形成寄生电容。此外，由于电压连接电极VBE_5布置于第一连接电极BE1之间，从而还可以防止在第一连接电极BE1的侧面部分与第一数据连接布线DCL1之间形成寄生电容。针对这些结构的说明与上述的内容相同，因此省略详细的说明。

如上所述，为了防止在第一连接电极BE1与第一数据连接布线DCL1之间形成寄生电容，根据一实施例的显示装置10_5可以具有多样的布线及电极布置结构。上述的实施例可以具有通过第一数据连接布线DCL1的布置结构或第一数据连接布线DCL1与第一连接电极BE1之间的屏蔽结构来减小寄生电容的结构。然而，不限于此。显示装置10_5还可以通过变更第一连接电极BE1的结构而借由第一数据连接布线DCL1与第一连接电极BE1之间的屏蔽结构来减小寄生电容。

图31是示出根据另一实施例的显示装置的一部分的平面图。图32是示出图31的第一连接电极的平面图。

参照图31和图32，根据一实施例的显示装置10_6中，第一连接电极BE1与接触于驱动晶体管DT的第一电极DTS的部分和接触于第一晶体管ST1的第二电极D1的部分的平面结构及接触孔结构可以不同。显示装置10_6的第一连接电极BE1可以包括沿对角线方向或斜线方向延伸的第一部分P1以及与第一部分P1连接且与垂直的方向或第二方向DR2平行的第二部分P2。第一连接电极BE1的第一部分P1可以与驱动晶体管DT的第一电极DTS接触，第二部分P2可以与第一晶体管ST1的第二电极D1接触。在第一连接电极BE1中，第一部分P1中的形成有电极接触孔CNTA的部分可以比第二部分P2中的形成有第一接触孔CNT1的部分更靠近第一数据连接布线DCL1。第一连接电极BE1的第一部分P1可以与第一数据连接布线DCL1形成寄生电容，但第一部分P1可以具有使所述寄生电容最小化的形状。

所述第一部分P1所延伸的方向与所述第二部分P2所延伸的方向之间的角度可以具有30度至60度的范围。

例如，第一连接电极BE1的第一部分P1和第二部分P2各自的形成有电极接触孔CNTA和第一接触孔CNT1的接触部CP1、CP2可以具有宽度大于其他部分的宽度或者平面图上的面积大于其他部分的面积的形状。如图所示，第一连接电极BE1的第一部分P1中的形成有电极接触孔CNTA的第一接触部CP1和第二部分P2中的形成有第一接触孔CNT1的第二接触部CP2可以分别具有比其他部分大的宽度，并且在平面图上可以具有矩形形状。这可以是在第一连接电极BE1中用于确保能够形成电极接触孔CNTA和第一接触孔CNT1的空间的结构。

在第一连接电极BE1的第一部分P1中，形成有电极接触孔CNTA的第一接触部CP1的各个侧边可以与第一数据连接布线DCL1不平行。例如，第一连接电极BE1的第一部分P1可以具有沿与第一方向DR1和第二方向DR2交叉的对角线方向或斜线方向延伸的形状。第一部分P1中的第一接触部CP1的各个侧边也可以沿与第一方向DR1和第二方向DR2交叉的对角线方向延伸。在示例性的实施例中，第一部分P1相对于作为水平方向的第一方向DR1或作为垂直方向的第二方向DR2倾斜的倾斜度可以具有30°至60°或约45°左右的范围。

相反，在第一连接电极BE1的第二部分P2中，形成有第一接触孔CNT1的第二接触部CP2的各个侧边可以与第一数据连接布线DCL1平行。例如，第一连接电极BE1的第二部分P2可以具有沿第二方向DR2延伸的形状。第二部分P2中的第二接触部CP2的各个侧边中的一部分可以沿第二方向DR2延伸。在第一数据连接布线DCL1沿第二方向DR2延伸而布置的实施例中，第一连接电极BE1的第一部分P1的各个侧边可以不平行第一数据连接布线DCL1，第二部分P2的各个侧边可以与第一数据连接布线DCL1平行。

根据一实施例，第一连接电极BE1的第一部分P1可以具有与第一数据连接布线DCL1之间的间隔根据第一接触部CP1中的形成有电极接触孔CNTA的位置而不同的形状。第一连接电极BE1可以与第一数据连接布线DCL1相邻地布置而形成寄生电容，但是由于与第一数据连接布线DCL1之间的间隔根据位置而不同，从而可以减小所述寄生电容的大小。

图33是示出图31的第一连接电极和第一数据连接布线的布置的平面图。图34是沿图31的N8-N8'线截取的剖面图。图35是沿图31的N9-N9'线截取的剖面图。图34图示了横穿第一连接电极BE1的第一部分P1中的电极接触孔CNTA的中心的剖面，图35图示了横穿第一连接电极BE1的第一部分P1中的第二方向DR2上的最顶端部的剖面。

在图31和图32的基础上进一步参照图33至图35，由于第一连接电极BE1具有第一部分P1沿对角线方向延伸的形状，从而布置有电极接触孔CNTA的第一接触部CP1的侧边也可以沿对角线方向延伸，并且第一部分P1中的第一接触部CP1的边缘与第一数据连接布线DCL1之间的间隔可以彼此不同。例如，第一部分P1的第一接触部CP1可以包括朝向第一数据连接布线DCL1的第一侧边PS，并且第一侧边PS的两端部PS_1、PS_2与第一数据连接布线DCL1之间的间隔DS1、DS2可以彼此不同。在第一部分P1中，第一侧边PS的两端部中的与第一数据连接布线DCL1相邻的第一支点PS_1相比于第一侧边PS的两端部中的第一支点PS_1的相反侧的第二支点PS_2更靠近第一数据连接布线DCL1。第一部分P1的第一支点PS_1与第一数据连接布线DCL1之间的第一间隔DS1可以小于第一部分P1的第二支点PS_2与第一数据连接布线DCL1之间的第二间隔DS2。图34可以是横穿第一部分P1的第一支点PS_1的剖面，图35可以是横穿第一部分P1的第二支点PS_2的剖面。

在第一连接电极BE1的第一部分P1中，第一接触部CP1和第一数据连接布线DCL1可以彼此相邻地布置，从而在它们之间可以形成寄生电容。然而，由于第一部分P1具有沿对角线方向延伸的形状，从而与第一数据连接布线DCL1之间的寄生电容在第一接触部CP1的第一支点PS_1处最大，与此相反，在除此之外的部分中，由于与第一数据连接布线DCL1的距离远，从而寄生电容的大小可能变小。

在显示装置10_6的制造工艺中，形成第一连接电极BE1的图案化工艺也可以根据工艺偏差而在第一连接电极BE1的位置处产生偏差。所述工艺偏差可能会改变第一连接电极BE1与第一数据连接布线DCL1之间的间隔DS1、DS2，这也可能会影响第一连接电极BE1与第一数据连接布线DCL1之间的寄生电容的形成。为了防止因这样的工艺偏差而形成非预期的寄生电容，根据一实施例的显示装置10_6包括第一连接电极BE1沿对角线方向延伸的第一部分P1，从而改变与第一数据连接布线DCL1之间的间隔DS1、DS2，并可以减小在它们之间形成的寄生电容的大小。尤其，由于第一连接电极BE1的第一部分P1与第一数据连接布线DCL1之间的间隔DS1、DS2根据其位置而不同，因此，根据工艺偏差，即使第一连接电极BE1与第一数据连接布线DCL1相邻地布置，在它们之间形成的寄生电容的大小变化也可以较小。

第一连接电极BE1包括沿对角线方向延伸的第一部分P1和沿第二方向DR2或垂直方向延伸的第二部分P2，并且在它们各自的接触部CP1、CP2可以形成有电极接触孔CNTA和第一接触孔CNT1。电极接触孔CNTA和第一接触孔CNT1可以分别贯通第一栅极绝缘层GI1至第三栅极绝缘层GI3和第一层间绝缘层IL1以及第二层间绝缘层IL2。然而，电极接触孔CNTA和第一接触孔CNT1在平面图上的形状也可以根据第一连接电极BE1的第一部分P1和第二部分P2的延伸方向而不同。

根据一实施例，显示装置10_6可以包括相比于第一接触孔CNT1而以预定的角度倾斜地形成的电极接触孔CNTA。第一接触孔CNT1的沿第二方向DR2测量的最大宽度H1可以小于电极接触孔CNTA的沿第二方向DR2测量的最大宽度H2。由于第一接触孔CNT1和电极接触孔CNTA分别贯通相同的层，因此其最大直径可以彼此相同。然而，电极接触孔CNTA可以形成为相对于第一接触孔CNT1倾斜的状态，其倾斜的角度相当于第一部分P1相对于第二部分P2倾斜的角度。据此，沿相同方向上测量的第一接触孔CNT1的宽度H1与电极接触孔CNTA的宽度H2可以彼此不同。在附图中，例示了第一接触孔CNT1和电极接触孔CNTA在平面图上分别具有矩形的形状。在第一接触孔CNT1的第二方向DR2上测量的第一宽度H1可以具有与第一接触孔CNT1的一侧边的长度相同的大小，而在电极接触孔CNTA的第二方向DR2上测量的第二宽度H2的大小可以大于电极接触孔CNTA的一侧边的长度。

然而，不限于此。在一些实施例中，第一接触孔CNT1和电极接触孔CNTA在平面图上可以具有接近圆形的形状。然而，由于电极接触孔CNTA形成为相对于第一接触孔CNT1以预定的角度倾斜，因此，穿过电极接触孔CNTA和第一接触孔CNT1的中心而在第二方向DR2上测量的宽度可以彼此不同。

或者，在一实施例中，电极接触孔CNTA的长轴所延伸的方向可以与第一接触孔CNT1的长轴所延伸的方向不同。在电极接触孔CNTA和第一接触孔CNT1具有接近圆形的椭圆形形状的实施例中，电极接触孔CNTA与第一接触孔CNT1的长轴所延伸的方向可以彼此不同，并且所述长轴所延伸的方向之间的角度可以与第一连接电极BE1的第一部分P1和第二部分P2所延伸的方向之间的角度相同。

根据一实施例，第一数据连接布线DCL1布置为沿厚度方向与第一连接电极BE1不重叠，第一连接电极BE1也包括在平面图上图案形状沿对角线方向延伸的第一部分P1，因此，可以最小化在第一源极漏极层的第一连接电极BE1与第二源极漏极层的第一数据连接布线DCL1之间的寄生电容的形成。当数据信号施加至第一数据连接布线DCL1时，如果第一连接电极BE1之间几乎不形成寄生电容，则可以减小驱动晶体管DT的第一电极DTS的电位变化，并且减小对相应子像素SPX的发光量的影响。据此，显示装置10_6可以防止因第一数据连接布线DCL1的布置而在显示区域DA中产生斑痕。

图36是示出根据又一实施例的显示装置的一部分的平面图。图37是示出图36的第一连接电极和第一数据连接布线的布置的平面图。图38是沿图36的N10-N10'线截取的剖面图。

参照图36至图38，根据一实施例的显示装置10_7包括第一连接电极BE1沿对角线方向延伸的第一部分P1，并且与图16和图18的显示装置10_1、10_2类似地，第二初始化电压布线VAIL_7可以包括沿第一方向DR1延伸且朝向第二方向DR2突出的突出部PE1，并且电压连接电极VBE_7在平面图上布置为在相邻的两个第一连接电极BE1之间沿厚度方向与第一数据连接布线DCL1重叠。本实施例可以具有将图31至图35的实施例与图16和图18的实施例组合的结构。显示装置10_7包括第一连接电极BE1沿对角线方向延伸的第一部分P1，并且具有第一数据连接布线DCL1与第一连接电极BE1之间的距离根据位置而不同的结构，通过具有第二初始化电压布线VAIL_7的突出部PE1，可以防止在驱动晶体管DT的第一电极DTS与第一数据连接布线DCL1之间形成寄生电容。

此外，由于电压连接电极VBE_7布置于第一连接电极BE1之间，从而还可以防止在第一连接电极BE1的侧面部分与第一数据连接布线DCL1之间形成寄生电容。然而，本实施例与图18的实施例的不同点在于，电压连接电极VBE_7可以具有对应于第一连接电极BE1沿对角线方向延伸的形状而局部凹陷的图案形状。由于第一连接电极BE1与电压连接电极VBE_7布置于彼此相同的导电层，因此根据第一连接电极BE1的图案形状而可能发生与电压连接电极VBE_7之间的干扰。为了防止这种情况，电压连接电极VBE_7可以布置于第一连接电极BE1之间，并且可以与第一连接电极BE1的第一部分P1中的第一接触部CP1的形状对应地局部凹陷。在一实施例中，电压连接电极VBE_7的布置于第一连接电极BE1的第一部分P1之间的部分VBE_P1的宽度可以小于布置于第二部分P2之间的部分VBE_P2的宽度。或者，电压连接电极VBE_7中的与第一连接电极BE1的第一部分P1相邻的部分的宽度可以小于与第一连接电极BE1的第二部分P2相邻的部分的宽度。电压连接电极VBE_7可以具有防止在第一连接电极BE1和第一数据连接布线DCL1的侧面形成寄生电容的同时防止与第一连接电极BE1之间的物理干扰的结构。此外，针对第二初始化电压布线VAIL_7的突出部PE1和电压连接电极VBE_7的结构的说明与上述的内容相同，因此省略详细说明。

以上，参照附图说明了本发明的实施例，但本发明所属技术领域的具备一般知识的人员可以理解为，在不变更本发明的技术构思或必要特征的情况下，可以以其他具体形态实施。因此，应当理解为，上述实施例在所有方面都是示例性的，而不是限制性的。