半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着集成电路工艺制程技术的不断发展，为了提高集成电路的集成度，同时提升器件的工作速度和降低功耗，MOS器件的特征尺寸不断缩小，MOS器件面临一系列的挑战。目前半导体业界利用HK介质材料代替SiON和利用金属栅取代多晶硅栅的技术，即高K绝缘层金属栅极(HKMG，High-k MetalGate)技术，来解决阈值电压漂移、多晶硅栅耗尽效应、过高的栅电阻和费米能级的钉扎等问题。

然而，随着器件的特征尺寸的进一步缩小，HKMG技术也面临着不断的挑战，如PMOS器件中负偏置温度不稳定性(NBTI，Negative-Bias Temperature Instability)问题，NMOS器件中超薄栅氧化层的经时绝缘击穿(TDDB，Time Dependent Dielectric Breakdown)问题。

现有HKMG工艺技术亟需进一步改善。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅氧层、以及位于所述栅氧层上的栅介质层，所述栅介质层与所述栅氧层之间具有第一界面；在所述第一界面处掺入改性离子，所述改性离子与所述栅介质层或所述栅氧层内的离子键合，在所述第一界面处形成第一化合键。

可选的，所述改性离子还掺杂至所述栅介质层内，所述改性离子与所述栅介质层内离子键合，形成第二化合键。

可选的，所述栅氧层和所述衬底之间还具有第二界面，所述改性离子还掺杂至所述第二界面处。

可选的，所述改性离子还掺杂入所述栅氧层内。

可选的，在所述第一界面处掺入改性离子的方法包括：在所述栅介质层上形成第一牺牲层；对所述第一牺牲层进行等离子处理，使所述改性离子注入到所述第一界面；对所述第一牺牲层进行等离子处理后，对所述栅介质层和所述栅氧层进行第一退火处理；所述第一退火处理后，去除所述第一牺牲层。

可选的，所述第一牺牲层的材料包括氮化钛。

可选的，在所述第一界面处掺入改性离子前，还包括：在所述栅介质层上形成覆盖层；所述覆盖层的材料包括氮化钛。

可选的，在所述第一界面处掺入改性离子后，还包括：在所述覆盖层上形成刻蚀停止层；所述刻蚀停止层的材料包括氮化坦。

可选的，在所述第一界面处掺入改性离子后，形成所述刻蚀停止层前，还包括：对所述覆盖层进行改性处理。

可选的，所述改性处理的包括：在所述覆盖层上形成改性材料层；形成所述改性材料层后，对所述改性材料层与所述覆盖层进行第三退火处理，使所述改性材料层与所述覆盖层反应形成阻挡层；在第三退火处理之后，去除未反应的改性材料层。

可选的，在形成所述刻蚀停止层后，还包括：在所述刻蚀停止层上形成功函数层，所述功函数层为N型或P型功函数材料；所述P型功函数材料包括坦、氮化钛、氮化坦、氮硅化坦、氮硅化钛中的一种或几种；所述N型功函数材料的材料包括铝化钛、碳铝化钛、氮铝化坦、氮铝化钛、氮碳化钽和氮化铝中的一种或多种。

可选的，在所述第一界面处掺入改性离子的方法，包括：在所述栅氧层表面形成含所述改性离子的第二牺牲层；形成所述第二牺牲层后，对所述第二牺牲层、所述栅氧层和所述栅介质层进行第二退火处理；所述第二退火处理后，去除所述第二牺牲层。

可选的，所述第二牺牲层的材料包括钨。

可选的，形成所述第二牺牲层的工艺包括化学气相淀积工艺或原子层淀积工艺。

可选的，在所述第一界面处掺入改性离子前，还包括：在所述栅介质层上形成覆盖层；所述覆盖层的材料包括氮化钛。

可选的，形成所述覆盖层后，在所述第一界面处掺入改性离子前，还包括：对所述覆盖层进行改性处理。

可选的，所述改性处理的包括：在所述覆盖层上形成改性材料层；形成所述改性材料层后，对所述改性材料层与所述覆盖层进行第三退火处理，使所述改性材料层与所述覆盖层反应形成阻挡层；形成所述阻挡层后，去除未反应的改性材料层。

可选的，在所述第一界面处掺入改性离子后，还包括：在所述覆盖层上形成刻蚀停止层；所述刻蚀停止层的材料包括氮化坦。

可选的，在形成所述刻蚀停止层后，还包括：在所述刻蚀停止层上形成功函数层，所述功函数层为N型或P型功函数材料；所述P型功函数材料包括坦、氮化钛、氮化坦、氮硅化坦、氮硅化钛中的一种或几种；所述N型功函数材料的材料包括铝化钛、碳铝化钛、氮铝化坦、氮铝化钛、氮碳化钽和氮化铝中的一种或多种。

可选的，所述第一化合键包括铪-氟键和硅-氟键；所述第二化合键包括硅-氟键。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的半导体结构的形成方法中，所述栅介质层与所述栅氧层之间具有第一界面，在所述第一界面处掺入改性离子，所述改性离子与所述栅介质层或所述栅氧层内的离子键合，在所述第一界面处形成第一化合键，所述第一化合键的键结合能力强于掺入改性离子前，在所述第一界面处缺陷离子和所述栅介质层(或所述栅氧层)内的离子形成的第一化合键，所述第一化合键不容易被打破，减少界面陷阱电荷的概率，从而降低界面态密度，减少器件的阈值电压和饱和漏极电流发生漂移的现象，改善负偏压温度不稳定性。

进一步，所述改性离子还掺杂至所述栅介质层内，所述改性离子与所述栅介质层内离子键合，形成第二化合键。所述第二化合键具有较强的键能，用于钝化所述栅介质层内的缺陷，降低缺陷形成的陷阱导致的电流隧穿的几率，从而提高器件的经时绝缘击穿性能。

进一步，所述栅氧层和所述衬底之间还具有第二界面，所述改性离子还掺杂至所述第二界面处，减少所述栅氧层与所述衬底界面陷阱电荷的概率，从而降低界面态密度，减少器件的阈值电压和饱和漏极电流发生漂移的现象，改善负偏压温度不稳定性。

进一步，所述栅介质层包括高K介质材料，所述高K介质材料包括氧化铪、氧硅化铪、氮氧硅化铪中的一种或多种；所述栅氧层的材料包括氧化硅；所述改性离子包括氟离子。所述第一化合键包括铪-氟键和硅-氟键，铪-氟键和、硅-氟键的键能高于氢-硅键，因此可以降低所述第一界面处的界面态密度，减少器件的阈值电压和饱和漏极电流发生漂移的现象，改善负偏压温度不稳定性。

进一步，所述改性离子包括氟离子，形成的所述第二化合键包括硅-氟键，可以降低第二界面的界面态密度，减少器件的阈值电压和饱和漏极电流发生漂移的现象，改善负偏压温度不稳定性。

附图说明

图1至图3是一种半导体结构形成过程的剖面示意图；

图4至图11是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图；

图12至图16是本发明另一实施例中的半导体结构的形成方法各步骤的结构示意图。

具体实施方式

需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。

如背景技术所述，采用现有的HKMG技术形成的半导体结构，性能亟需提升。现结合一种半导体结构进行说明分析。

图1至图3是一种半导体结构形成过程的剖面示意图。

请参考图1，提供衬底101；在所述衬底101上形成栅氧材料层102；在所述栅氧材料层102上形成高K介质材料层103；在所述高K介质材料层103上形成覆盖材料层104；在所述覆盖材料层104上形成刻蚀停止材料层105；在所述刻蚀停止材料层105上形成功函数材料层106。

请参考图2，在所述功函数材料层106上形成多晶硅材料层107；在所述多晶硅材料层107上形成硬掩膜层108，所述硬掩膜层108暴露出部分所述多晶硅材料层107。

请参考图3，以所述硬掩膜层108为掩膜，刻蚀所述多晶硅材料层107、所述功函数材料层106、所述刻蚀停止材料层105、所述覆盖材料层104、所述高K介质材料层103和所述栅氧材料层102，直到露出所述衬底101表面，形成栅极结构109，所述栅极结构109包括位于所述衬底101上的栅氧层110，位于所述栅氧层110上的高K介质层111，位于所述高K介质层111上的覆盖层112，位于所述覆盖层112上的刻蚀停止层113，位于所述刻蚀停止层113上的功函数层114，以及位于所述功函数层114上的栅极层115。

上述方法用于HKMG技术中，用于形成NMOS或PMOS器件的栅极介质层。在器件使用时，尤其是PMOS器件，在偏置栅极电压和高温的作用下，所述栅氧层110形成工艺过程引入的氢离子，由于氢离子的扩散加剧导致器件所述栅氧层110与高K介质层界面处的氢硅键断裂，形成载流子俘获中心，从而造成器件的阈值电压和饱和漏极电流发生漂移的现象，即负偏压温度不稳定性。负偏压温度不稳定性会进一步降低晶体管的速度，并加大晶体管的失配性，最终导致电路的失效，因此会直接影响到器件的工作寿命。

为了解决上述问题，本发明提供的一种半导体结构的形成方法中，所述栅介质层与所述栅氧层之间具有第一界面，在所述第一界面处掺入改性离子，所述改性离子与所述栅介质层或所述栅氧层内的离子键合，在所述第一界面处形成第一化合键，所述第一化合键的键结合能力强于掺入改性离子前，所述第一界面处缺陷离子和所述栅介质层(或所述栅氧层)内的离子形成的第一化合键，所述第一化合键不容易被打破，减少界面陷阱电荷的概率，从而降低界面态密度，减少器件的阈值电压和饱和漏极电流发生漂移的现象，改善负偏压温度不稳定性。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图11是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。

请参考图4，提供衬底200。

后续，在所述衬底200上形成位于栅极和所述衬底200之间的多层结构。本实施例中，用于形成多晶硅栅工艺技术工艺中位于栅极和衬底之间的多层结构。其他实施例中，还用于形成金属替代栅极工艺中位于栅极和衬底之间的多层结构。

所述衬底200可以为平面型结构，也可以为立体结构。本实施例中，所述衬底200为平面结构。另一实施例中，所述衬底位于部分基底的顶部表面，位于所述基底上的层间介质层内具有开口，所述开口底部暴露出所述衬底表面。又一实施例中，所述衬底为立体结构，所述衬底内具有鳍部。

所述衬底200的材料可以是单晶硅，多晶硅或非晶硅，也可以是硅、锗、锗化硅、砷化镓等半导体材料。本实施例中，所述衬底200的材料包括硅。

请参考图5，在所述衬底200上形成栅氧层201、以及位于所述栅氧层201上的栅介质层202，所述栅介质层202与所述栅氧层201之间具有第一界面203。

所述栅氧层201和所述衬底200之间还具有第二界面204。

所述栅氧层201的材料包括氧化硅。所述栅氧层201能够有效减少衬底200和所述栅介质层202之间的界面缺陷，从而改善界面态，有利于提高形成的半导体结构的性能。

所述栅介质层202的材料包括高K介质材料，所述高K介质材料包括氧化铪、氧硅化铪、氮氧硅化铪中的一种或多种。本实施例中，所述栅介质层202的材料为氧化铪。所述栅介质层202用于减小栅介质层202的量子隧穿效应，改善栅极漏电流，提高器件性能。

所述栅氧层201的形成工艺包括化学气相淀积工艺。在所述栅氧层201形成过程引入的氢离子，由于氢离子的扩散加剧导致器件所述栅氧层201与高K介质层(栅介质层202)界面处的氢硅键断裂，形成载流子俘获中心，从而造成器件的阈值电压和饱和漏极电流发生漂移的现象，即负偏压温度不稳定性。

后续，在所述第一界面203处掺入改性离子，所述改性离子与所述栅介质层202或所述栅氧层201内的离子键合，在所述第一界面203处形成第一化合键，所述第一化合键的键结合能力强于掺入改性离子前，所述第一界面203处缺陷离子和所述栅介质层202(或所述栅氧层201)内的离子形成的第一化合键(即氢硅键)，所述第一化合键不容易被打破，可减少所述第一界面203产生陷阱电荷的概率，从而降低所述第一界面203的界面态密度，减少器件的阈值电压和饱和漏极电流发生漂移的现象，改善负偏压温度不稳定性。

请参考图6，在所述第一界面203掺入改性离子前，还在所述栅介质层202上形成覆盖层205。

所述覆盖层205的材料包括氮化钛。所述覆盖层205用于解决金属嵌入多晶硅栅工艺中多晶硅栅耗尽问题。

后续，在所述第一界面203掺入改性离子。在所述第一界面203处掺入改性离子的方法，请参考图7至图8。

请参考图7，在所述栅介质层202上形成第一牺牲层206；对所述第一牺牲层206进行等离子处理，使所述改性离子207注入到所述第一界面203处。

本实施例中，具体的，在所述覆盖层205上形成第一牺牲层206。

另一实施例中，在第一界面被掺入改性离子后，在栅介质层上形成覆盖层，所述第一牺牲层直接形成于所述栅介质层上。

所述第一牺牲层206的形成工艺包括原子层沉积工艺。

所述第一牺牲层206的材料包括氮化钛。所述第一牺牲层206用于减少等离子处理过程对所述栅介质层202产生的损伤。

所述改性离子207包括氟离子；所述改性离子207包括NF

所述等离子处理工艺的工艺参数包括：射频功率范围为150瓦至500瓦，采用的离子气体中包含氟离子气体，气压范围为0.1托至10托。

请参考图8，对所述第一牺牲层206进行等离子处理后，对所述栅介质层202和所述栅氧层201进行第一退火处理；所述第一退火处理后，去除所述第一牺牲层206。

所述第一退火处理工艺的工艺参数包括：温度范围为100摄氏度至1000摄氏度，退火时间范围为10秒至60秒。所述第一退火处理工艺用于使所述改性离子207由所述第一界面203处扩散至所述栅氧层和所述第二界面204处，并用于使所述改性离子207与所述栅介质层202内、所述栅氧层201内、所述第一界面203和所述第二界面204处的离子形成化合键。

本实施例中，所述改性离子207与所述栅介质层202或所述栅氧层201内的离子键合，在所述第一界面203处形成第一化合键，所述第一化合键包括铪-氟键和硅-氟键。

本实施例中，所述改性离子207还掺杂至所述第二界面204处。

通过所述第一退火处理，所述改性离子207还掺杂至所述第二界面204处，并使所述改性离子207与所述第二界面204处的衬底200或栅氧层201中的硅离子结合形成第二化合键，即包括硅-氟键，所述第二化合键的键能大于氢-硅键，因此相对于氢-硅键不容易被打破，可减少所述第二界面204产生陷阱电荷的概率，从而降低所述第二界面204的界面态密度，减少器件的阈值电压和饱和漏极电流发生漂移的现象，改善所形成的器件的负偏压温度不稳定性。

本实施例中，所述改性离子207还掺杂至所述栅介质层202内，且所述改性离子207与所述栅介质层202内离子键合，形成第二化合键。所述第二化合键包括硅-氟键，所述第二化合键具有较强的键能，用于钝化所述栅介质层内202的缺陷，降低缺陷形成的陷阱导致的电流隧穿的几率，从而提高器件的经时绝缘击穿性能。

本实施例中，所述改性离子207还掺杂至所述栅氧层201内。所述改性离子207与所述栅氧层201内的离子键和形成较强的化合键，用于钝化所述栅氧层201内的缺陷，降低缺陷形成的陷阱导致的电流隧穿的几率，从而提高器件的经时绝缘击穿性能。

去除所述第一牺牲层206的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，去除所述第一牺牲层206的工艺为湿法刻蚀工艺；所述湿法刻蚀工艺采用的化学药液包括H

后续，还在所述覆盖层205上形成刻蚀停止层。在所述第一界面203处掺入改性离子207后，形成所述刻蚀停止层前，还对所述覆盖层205进行改性处理，所述改性处理的方法请参考图9至图10。

请参考图9，在所述覆盖层205上形成改性材料层208。

所述改性材料层208的材料包括无定型硅。所述改性材料层208用于后续对所述覆盖层205进行改性，形成阻挡层。

所述改性材料层208的厚度范围为10埃至150埃。

所述改性材料层208的形成工艺包括化学气相淀积工艺。

请参考图10，形成所述改性材料层208后，对所述改性材料层208与所述覆盖层205进行第三退火处理，使所述改性材料层208与所述覆盖层205反应形成阻挡层209；在第三退火处理之后，去除未反应的改性材料层208。

所述第三退火处理工艺的工艺参数包括：退火温度范围为850摄氏度至1050摄氏度。

所述阻挡层209的材料包括氮硅化钛。本实施例中，所述改性材料层208的材料为无定型硅，所述覆盖层205的材料为氮化钛，故所述改性材料层208与所述覆盖层205反应形成的阻挡层209的材料为氮硅化钛。

后续，在所述覆盖层205上形成刻蚀停止层，在所述刻蚀停止层上形成功函数层。所述阻挡层209用于阻挡所述功函数层内的离子向所述栅介质层202内的扩散，减少栅介质层202内的缺陷密度，提升器件击穿性能，尤其是NMOS器件的时变击穿性能。

去除未反应的改性材料层208的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，去除未反应的改性材料层208的工艺为湿法刻蚀工艺。所述湿法刻蚀工艺的工艺参数包括：化学药液包括氨水溶液，温度范围为40度至70度，所述氨水溶液中氨气和水的比例范围为1：5至1：10(体积比)。由于氨水溶液对无定型硅材料和氮硅化钛具有较高的选择性比，利于去除未反应的改性材料层208的过程中，减少对所述阻挡层209的损伤。

请参考图11，在所述覆盖层205上形成刻蚀停止层210；在形成所述刻蚀停止层210后，还在所述刻蚀停止层210上形成功函数层211。

本实施例中，具体的，在所述阻挡层209上形成刻蚀停止层210。

所述刻蚀停止层210的材料包括氮化坦。所述刻蚀停止层210用于保护所述覆盖层205在后续的刻蚀工艺中不受损伤。

所述功函数层为N型或P型功函数材料。所述P型功函数材料包括坦、氮化钛、氮化坦、氮硅化坦、氮硅化钛中的一种或几种；所述N型功函数材料的材料包括铝化钛、碳铝化钛、氮铝化坦、氮铝化钛、氮碳化钽和氮化铝中的一种或多种。本实施例中，所述功函数层为N型功函数材料，所述功函数层的材料为氮铝化坦。

本实施例中，用于形成一种导电类型的器件，即N型或P型MOS器件。另一实施例中，所述衬底位于基底上，所述基底包括第一区和第二区，所述第一区上用于形成NMOS器件(或PMOS器件)，所述第二区上用于形成PMOS器件(或NMOS器件)，所述第二区上的器件与第一区上的器件导电类型不同，所述功函数层用于形成第一区上的功函数层，所述半导体形成方法还包括：在所述功函数层上形成图形化层，所述图形化层暴露出所述第二区上的功函数层；刻蚀所述功函数层，直到暴露出刻蚀停止层形成第一区上的第一功函数层；在所述第二区上的刻蚀停止层表面形成第二功函数层。

图12至图16是本发明另一实施例中的半导体结构的形成方法各步骤的结构示意图。

本实施例中，在所述第一界面处掺入改性离子前，还在所述栅介质层上形成覆盖层，形成所述覆盖层后，在所述第一界面处掺入改性离子前，还包括：对所述覆盖层进行改性处理。所述改性处理的过程，请在图5的基础上，继续参考图12至图13。

请参考图12，在所述栅介质层202上形成覆盖层301；在所述覆盖层301上形成改性材料层302。

所述覆盖层301的材料包括氮化钛。所述覆盖层301用于解决金属嵌入多晶硅栅工艺中多晶硅栅耗尽问题。

所述改性材料层302的材料包括无定型硅。所述改性材料层302用于后续对所述覆盖层301进行改性，形成阻挡层。

所述改性材料层302的厚度范围为10埃至150埃。

所述改性材料层302的形成工艺包括化学气相淀积工艺。

请参考图13，形成所述改性材料层302后，对所述改性材料层302与所述覆盖层301进行第三退火处理，使所述改性材料层302与所述覆盖层301反应形成阻挡层303。

所述第三退火处理工艺的工艺参数包括：退火温度范围为850摄氏度至1050摄氏度。

所述阻挡层303的材料包括氮硅化钛。本实施例中，所述改性材料层302的材料为无定型硅，所述覆盖层301的材料为氮化钛，所述覆盖层301与所述改性材料层302反应形成阻挡层303，故所述阻挡层303的材料为氮硅化钛。

所述阻挡层303用于阻挡后续形成的功函数层内的离子向所述栅介质层202内的扩散，减少栅介质层202内的缺陷密度，提升器件击穿性能，尤其是NMOS器件的时变击穿性能。

形成所述阻挡层303后，去除未反应的改性材料层302。

去除未反应的改性材料层302的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，未反应的改性材料层302和所述第二牺牲层在后续同一工序中去除，节约生产工序。其他实施例中，可以在形成第二牺牲层前，去除未反应的改性材料层302。

后续，在所述栅氧层202表面形成含所述改性离子的第二牺牲层，用于在所述第一界面203处掺入改性离子。在所述第一界面203处掺入改性离子的方法，请参考图14至图15。

请参考图14，在所述栅氧层202表面形成含所述改性离子的第二牺牲层304。

本实施例中，具体的，在未反应的改性材料层302表面形成含所述改性离子的第二牺牲层304。另一实施例中，去除未反应的所述改性材料层302后，在所述阻挡层303上形成第二牺牲层。

所述第二牺牲层304的材料包括钨。

形成所述第二牺牲层304的工艺包括化学气相淀积工艺或原子层淀积工艺。本实施中，形成所述第二牺牲层304的工艺为原子层淀积工艺。所述原子层淀积工艺的工艺参数包括：反应气体包括六氟化钨、氢气、硅烷或硼烷，六氟化钨的气流流量范围为200标准毫升/分钟至300标准毫升/分钟，氢气的气流流量范围为4500标准毫升/分钟至5500标准毫升/分钟，硅烷或硼烷的气流流量范围为150标准毫升/分钟至250标准毫升/分钟，气压范围为30托至50托。原子层淀积工艺具有很好的台阶覆盖率，利于形成均匀厚度的材料膜，使所述第二牺牲层304内改性离子的浓度分布均匀，利于后续将所述改性离子均匀地掺入到所述第一界面203中。

本实施例中，所述改性离子为氟离子。由于在形成所述第二牺牲层304的过程中采用了六氟化钨气体，使形成的第二牺牲层304中含有大量的氟离子，所述氟离子在后续的第二退火处理中，将扩散至所述第一界面203中，并与所述栅氧层202或所述栅介质层201中的离子发生反应。

请参考图15，形成所述第二牺牲层304(如图14所示)后，对所述第二牺牲层304、所述栅氧层202和所述栅介质层201进行第二退火处理；所述第二退火处理后，去除所述第二牺牲层304。

所述第二退火处理工艺的工艺参数包括：温度范围为500摄氏度至700摄氏度。

所述第二退火处理工艺使所述第二牺牲层304内的所述改性离子扩散至所述第一界面203中，并与所述栅介质层202或所述栅氧层201内的离子键合，在所述第一界面处形成第一化合键，所述第一化合键的键结合能力强于掺入改性离子前，所述第一界面处缺陷离子和所述栅介质层202(或所述栅氧层201)内的离子形成的第一化合键(即氢硅键)，所述第一化合键不容易被打破，减少所述第一界面203产生陷阱电荷的概率，从而降低所述第一界面203的界面态密度，减少器件的阈值电压和饱和漏极电流发生漂移的现象，改善负偏压温度不稳定性。

本实施例中，所述第二退火处理工艺还使所述改性离子由所述第一界面处扩散至所述栅氧层和所述第二界面204处，并使所述改性离子与所述第二界面204处的衬底200或栅氧层201中的硅离子结合形成第二化合键，即包括硅-氟键，所述第二化合键的键能大于氢-硅键，因此相对于氢-硅键不容易被打破，可减少所述第二界面204产生陷阱电荷的概率，从而降低所述第二界面204的界面态密度，减少器件的阈值电压和饱和漏极电流发生漂移的现象，改善所形成的器件的负偏压温度不稳定性。

本实施例中，所述第二退火处理工艺还使所述改性离子扩散至所述栅介质层202内,并使所述改性离子与所述栅介质层202内离子键合，形成第二化合键。所述第二化合键包括硅-氟键，所述第二化合键具有较强的键能，用于钝化所述栅介质层内202的缺陷，降低缺陷形成的陷阱导致的电流隧穿的几率，从而提高器件的经时绝缘击穿性能。

本实施例中，所述第二退火处理工艺还使所述改性离子扩散至所述栅氧层201内，并使所述改性离子与所述栅氧层201内的离子键和形成较强的化合键，用于钝化所述栅氧层201内的缺陷，降低缺陷形成的陷阱导致的电流隧穿的几率，从而提高器件的经时绝缘击穿性能。

去除所述第二牺牲层304的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。

本实施例中，去除所述第二牺牲层304的工艺为湿法刻蚀工艺。所述第二牺牲层304和未反应的改性材料层302在同一生产工序中一起去除，减少了工艺步骤，节约生产成本。所述湿法刻蚀工艺采用的化学药液包括H

请参考图16，在所述第一界面203处掺入改性离子后，还在所述覆盖层301上形成刻蚀停止层305；在形成所述刻蚀停止层305后，还在所述刻蚀停止层305上形成功函数层306。

所述刻蚀停止层305的材料包括氮化坦。

所述功函数层306为N型或P型功函数材料；所述P型功函数材料包括坦、氮化钛、氮化坦、氮硅化坦、氮硅化钛中的一种或几种；所述N型功函数材料的材料包括铝化钛、碳铝化钛、氮铝化坦、氮铝化钛、氮碳化钽和氮化铝中的一种或多种。本实施例中，所述功函数层为N型功函数材料，所述功函数层的材料为氮铝化坦。

本实施例中，用于形成一种导电类型的器件，即N型或P型MOS器件。另一实施例中，所述衬底位于基底上，所述基底包括第一区和第二区，所述第一区上用于形成NMOS器件(或PMOS器件)，所述第二区上用于形成PMOS器件(或NMOS器件)，所述第二区上的器件与第一区上的器件导电类型不同，所述功函数层用于形成第一区上的功函数层，所述半导体形成方法还包括：在所述功函数层上形成图形化层，所述图形化层暴露出所述第二区上的功函数层；刻蚀所述功函数层，直到暴露出刻蚀停止层形成第一区上的第一功函数层；在所述第二区上的刻蚀停止层表面形成第二功函数层。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。