半导体结构的制造方法及半导体结构

技术领域

本公开实施例涉及半导体制造技术领域，特别涉及一种半导体结构的制造方法及半导体结构。

背景技术

随着芯片集成度越来越高，对半导体结构的集成度和功能的要求越来越高，使得半导体结构的特征尺寸(Critical Dimension，CD)不断缩小，增大了后续半导体结构的工艺难度，提高了工艺复杂度。间距倍增工艺(Pitch doubling Process)是一种用来控制CD尺寸的工艺，可以通过该工艺来形成比使用光刻设备实现的最小节距和/或期望节距更小的节距的结构。

但在相关的间距倍增工艺中，所形成的半导体结构的特征尺寸的一致性很难进行控制，无法按照特定需求形成对应的半导体结构，因此相关技术存在缺陷，有待改进与发展。

发明内容

本公开实施例提供一种半导体结构的制造方法及半导体结构，旨在保证形成的半导体结构的特征尺寸的一致性。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，包括：提供基底层；在所述基底层上形成相互间隔的多个掩膜结构，所述多个掩膜结构中的每一掩膜结构包括相互间隔的两个第一侧墙结构和相互间隔的两个第二侧墙结构，所述两个第二侧墙结构分别位于所述两个第一侧墙结构中相对的两个侧壁上，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层；测量相邻所述掩膜结构的间距和所述掩膜结构内的两个第二侧墙结构的间距以进行对比；刻蚀所述基底层形成第一开口和第二开口，所述第二开口位于相邻所述掩膜结构之间，所述第一开口位于所述掩膜结构内的两个第二侧墙结构之间，其中，根据对比的结果，控制刻蚀工艺中所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比。

在一些实施例中，所述根据对比的结果，控制刻蚀工艺中所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比的步骤，包括：当相邻所述掩膜结构的间距小于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率大于对所述第二侧墙层的刻蚀速率；当刻蚀至相邻所述掩膜结构的间距大于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率小于对所述第一侧墙层的刻蚀速率，继续刻蚀所述基底层，直至形成的所述第二开口的宽度和所述第一开口的宽度相等，且所述第二开口的深度和所述第一开口的深度相等。

在一些实施例中，所述根据对比的结果，控制刻蚀工艺中所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比的步骤，包括：当相邻所述掩膜结构的间距大于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率小于所述第二侧墙层的刻蚀速率；当刻蚀至相邻所述掩膜结构的间距小于所述掩膜结构内的两个第二侧墙结构的间距时，控制刻蚀工艺对所述第一侧墙结构的刻蚀速率大于对所述第一侧墙层的刻蚀速率，继续刻蚀所述基底层，直至形成的所述第二开口的宽度和所述第一开口的宽度相等，且所述第二开口的深度和所述第一开口的深度相等。

在一些实施例中，所述在所述基底层上形成相互间隔的多个掩膜结构，所述多个掩膜结构中的每一掩膜结构包括相互间隔的两个第一侧墙结构和相互间隔的两个第二侧墙结构，所述两个第二侧墙结构分别位于所述两个第一侧墙结构中相对的两个侧壁上，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层的步骤，包括：在所述基底层上形成相互间隔的多个第一心轴结构；在所述多个第一心轴结构中的每一第一心轴结构的两侧上形成第二侧墙结构，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层；在所述多个第一心轴结构的间隔中形成填充结构，并去除所述多个第一心轴结构以形成多个第二心轴结构，所述多个第二心轴结构中的每一第二心轴结构包括所述填充结构以及位于所述填充结构的两侧上的所述第二侧墙结构；在所述第二心轴结构的两侧上形成第一侧墙结构，并去除所述填充结构。

在一些实施例中，所述在所述基底层上形成相互间隔的多个第一心轴结构的步骤，包括：在所述基底层上依次形成牺牲层和光刻胶层；对所述光刻胶层进行图形化处理；以图形化的所述光刻胶层为掩膜，刻蚀所述牺牲层，形成相互间隔的多个通孔，并同时形成多个第一心轴结构，所述多个通孔中的每一通孔依次贯穿所述光刻胶层和所述牺牲层，所述多个第一心轴结构的每一第一心轴结构包括沿所述基底层的厚度方向依次层叠的所述牺牲层和所述光刻胶层。

在一些实施例中，所述在所述多个第一心轴结构中的每一第一心轴结构的两侧上形成第二侧墙结构，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层的步骤，包括：在所述多个第一心轴结构的顶部和两侧以及所述多个通孔的底部沉积初始第一侧墙层；去除位于所述多个通孔的底部和所述多个第一心轴结构的顶部上的初始第一侧墙层，剩余的初始第一侧墙层作为第一初始侧墙层；在所述多个通孔中形成填充层，所述填充层覆盖所述第一初始侧墙层的侧面；刻蚀部分所述第一初始侧墙层，以在所述多个第一心轴结构与所述填充层之间形成间隙，剩余的第一初始侧墙层作为第一侧墙层；在所述间隙中形成第二侧墙层，并去除所述填充层和图形化的所述光刻胶层。

在一些实施例中，所述在所述间隙中形成第二侧墙层，并去除所述填充层和图形化的所述光刻胶层的步骤，包括：在所述间隙中以及所述填充层和图形化的所述光刻胶层上沉积初始第二侧墙层；去除位于所述填充层和图形化的所述光刻胶层上的初始第二侧墙层，剩余的初始第二侧墙层作为第二初始侧墙层；刻蚀部分所述第二初始侧墙层，直至剩余的所述第二初始侧墙层在所述基底层上的高度低于所述牺牲层在所述基底层上的高度，剩余的第二初始侧墙层作为第二侧墙层；去除所述填充层和图形化的所述光刻胶层。

在一些实施例中，所述在所述多个第一心轴结构的间隔中形成填充结构，并去除所述多个第一心轴结构以形成多个第二心轴结构，所述多个第二心轴结构中的每一第二心轴结构包括所述填充结构以及位于所述填充结构的两侧上的所述第二侧墙结构的步骤，包括：在去除部分所述第二初始侧墙层以及所述填充层后留下的空隙中形成所述填充结构，所述填充结构的表面与所述牺牲层的表面平齐；去除所述牺牲层。

在一些实施例中，所述第一侧墙结构的材料包括无定形碳，所述第一侧墙层的材料包括二氧化硅，所述第二侧墙层的材料包括氮化硅、碳氮化硅以及硼氮化硅中的任意一种。

在一些实施例中，采用第一刻蚀气体以控制刻蚀工艺对所述第一侧墙结构的刻蚀速率大于对所述第二侧墙层的刻蚀速率，所述第一刻蚀气体包括四氟化碳和/或三氟甲烷、以及氮气、氧气和氧硫化碳；采用第二刻蚀气体以控制刻蚀工艺对所述第一侧墙结构的刻蚀速率小于对所述第一侧墙层的刻蚀速率，所述第二刻蚀气体包括四氟化碳和/或二氟甲烷、以及氧硫化碳、氮气、氧气和氩气。

在一些实施例中，所述第一侧墙结构的材料包括无定形碳，所述第一侧墙层的材料包括氮化硅、碳氮化硅以及硼氮化硅中的任意一种，所述第二侧墙层的材料包括氧化硅。

在一些实施例中，采用第二刻蚀气体以控制刻蚀工艺对所述第一侧墙结构的刻蚀速率小于对所述第二侧墙层的刻蚀速率，所述第二刻蚀气体包括四氟化碳和/或二氟甲烷、以及氧硫化碳、氮气、氧气和氩气；采用第一刻蚀气体以控制刻蚀工艺对所述第一侧墙结构的刻蚀速率大于对所述第一侧墙层的刻蚀速率，所述第一刻蚀气体包括四氟化碳和/或三氟甲烷、以及氮气、氧气和氧硫化碳。

在一些实施例中，所述第一侧墙结构在所述基底层上的高度大于或者等于所述第二侧墙结构在所述基底层上的高度。

在一些实施例中，所述基底层包括衬底和位于所述衬底上的介质层，刻蚀形成的所述第二开口和所述第一开口贯穿所述介质层并暴露出所述衬底的表面；或者，刻蚀形成的所述第二开口和所述第一开口停留在所述介质层中。

根据本公开一些实施例，本公开实施例还提供一种半导体结构，包括：基底层；位于所述基底层上的多个掩膜结构，所述多个掩膜结构中的每一掩膜结构包括相互间隔的两个第一侧墙结构和相互间隔的两个第二侧墙结构，所述两个第二侧墙结构分别位于所述两个第一侧墙结构中相对的两个侧壁上，所述第二侧墙结构包括沿远离所述基底层的厚度方向依次层叠的第一侧墙层和第二侧墙层；其中，所述多个掩膜结构用于对所述基底层进行刻蚀工艺，在所述刻蚀工艺中，根据所述第二侧墙层和所述第一侧墙层调整所述第一侧墙结构相对于所述第二侧墙结构的刻蚀选择比。

本公开实施例提供的技术方案至少具有以下优点：

通过测量相邻掩膜结构的间距和掩膜结构内的两个第二侧墙结构的间距以进行对比，由于相邻掩膜结构的间距,即一个掩膜结构中的第一侧墙结构与相邻的另一个掩膜结构中相隔最近的第一侧墙结构的间距，直接影响形成的第二开口的尺寸，掩膜结构内的两个第二侧墙结构的间距直接影响第一开口的尺寸，因此可通过对比结果确定相邻掩膜结构的间距和掩膜结构内的两个第二侧墙结构间距之间的大小关系，在刻蚀工艺中动态调整第一侧墙结构相对于第二侧墙结构的刻蚀选择比，从而相对于相邻掩膜结构的间距而扩大掩膜结构内的两个第二侧墙结构的间距，或者相对于掩膜结构内的两个第二侧墙结构的间距而扩大相邻掩膜结构的间距，使得刻蚀工艺完成后第一开口的尺寸与第二开口的尺寸可以保持一致，从而保证半导体结构中特征尺寸的一致性。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图23为本公开实施例提供的半导体结构的制作方法各个步骤对应的结构示意图。

具体实施方式

由背景技术可知，利用目前的间距倍增工艺(Pitch doubling Process)来控制CD尺寸，很难控制形成的半导体结构的特征尺寸的一致性，从而无法按照需求形成对应的半导体结构。

目前的间距倍增工艺，先在基底层表面沉积一层牺牲材料层，然后进行光刻和刻蚀，把掩膜上的图形转移到牺牲材料层上。牺牲材料层上的图形又被称为心轴结构(mandrel或core)，之后在心轴结构的表面和侧面沉积一层厚度相对比较均匀的薄膜(称为侧墙层)，之后把沉积的侧墙层再刻蚀掉。由于心轴结构的侧壁的几何效应，沉积在图形两侧的材料会残留下来，形成侧墙结构(spacer)。之后再把心轴结构去掉，只留下侧墙结构在衬底表面。侧墙结构对应图形的周期是光刻图形的一半，实现了空间图形密度的倍增。最后，再将侧墙结构的图形转移到基底层上。

分析发现，利用目前的间距倍增工艺(Pitch doubling Process)来控制CD尺寸，很难控制形成的半导体结构的特征尺寸的一致性的原因在于：侧墙结构的沉积和蚀刻工艺中会引起线宽粗糙度性能降低，使得在基底层上形成的多个侧墙结构中，位于原有心轴结构的两侧的两个侧墙结构的间距与该两个侧墙结构的其中一个与相邻的其他侧墙结构的间距不相等。因此，以该多个侧墙结构为掩膜对基底层进行刻蚀后，所形成的半导体结构的特征尺寸的一致性较差。

本公开实施例提供一种半导体结构的制造方法，通过测量相邻掩膜结构的间距和掩膜结构内的两个第二侧墙结构的间距以进行对比，根据对比结果确定的相邻掩膜结构的间距和掩膜结构内的两个第二侧墙结构的间距之间的大小关系，在刻蚀工艺中动态调整第一侧墙结构相对于第二侧墙结构的刻蚀选择比，从而相对于相邻掩膜结构的间距而扩大掩膜结构内的两个第二侧墙结构的间距，或者相对于掩膜结构内的两个第二侧墙结构的间距而扩大相邻掩膜结构的间距，使得刻蚀工艺完成后第一开口的尺寸与第二开口的尺寸可以保持一致，从而保证半导体结构中特征尺寸的一致性。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。

图1-图23为本发明实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。以下将结合附图进行具体说明。

参考图1，提供基底层100。如图1所示，基底层100可以包括衬底101和介质层102，介质层102位于衬底101上。具体地，衬底101的材料可以为硅、锗或绝缘体上硅(Silicon-On-Insulator，SOI)等半导体材料。介质层102的材料可以是氧化物材料，例如氧化硅。在一种实施例中，介质层102可以通过氧化该衬底101的方式来形成。在其他实施例中也可以通过沉积地方式在该衬底101上形成。

参考图2至图16，在基底层100上形成相互间隔的多个掩膜结构。如图16所示，多个掩膜结构中的每一掩膜结构包括相互间隔的两个第一侧墙结构109’和相互间隔的两个第二侧墙结构110，两个第二侧墙结构110分别位于两个第一侧墙结构109’中相对的两个侧壁上，第二侧墙结构110包括沿远离基底层100的厚度方向依次层叠的第一侧墙层105”和第二侧墙层107”。

参考图3、图11、图12、图13、图15以及图16，在基底层100上形成相互间隔的多个掩膜结构的步骤，包括：如图3所示，在基底层100上形成相互间隔的多个第一心轴结构；如图11和图16所示，在多个第一心轴结构中的每一第一心轴结构的两侧上形成第二侧墙结构110，第二侧墙结构110包括沿远离基底层100的厚度方向依次层叠的第一侧墙层105”和第二侧墙层107”；如图12所示，在多个第一心轴结构的间隔中形成填充结构108，并如图13所示去除多个第一心轴结构以形成多个第二心轴结构，多个第二心轴结构中的每一第二心轴结构包括填充结构108以及位于填充结构108的两侧上的第二侧墙结构110；如图15所示，在第二心轴结构的两侧上形成第一侧墙结构109’，并如图16所示去除填充结构108。

参考图2至图3，在基底层110上形成相互间隔的多个第一心轴结构的步骤，包括：如图2所示，在基底层上依次形成牺牲层103和光刻胶层104；对光刻胶层104进行图形化处理；如图3所示，以图形化的光刻胶层104为掩膜，刻蚀牺牲层103，形成相互间隔的多个通孔10，并同时形成多个第一心轴结构，多个通孔10中的每一通孔10依次贯穿光刻胶层104和牺牲层103，多个第一心轴结构的每一第一心轴结构包括沿基底层100的厚度方向依次层叠的牺牲层103和光刻胶层104。

本实施例中，第一心轴结构可以是如图3所示的多层结构。在其他实施例中，第一心轴结构也可以是单层结构。牺牲层103的材料可以从硬掩膜材料中进行选择。牺牲层103的材料包括氮化硅、氮硼化硅和碳氮化硅中任意一种。牺牲层103可以通过沉积地方式在基底层100上形成。光刻胶层104可以是正性光刻胶或者是负性光刻胶。光刻胶层104可以通过旋涂地方式在牺牲层103上形成。并且，可以通过软烘焙地方式进一步增强光刻胶104与牺牲层103的结合力。

参考图4至图7以及图11，在多个第一心轴结构中的每一第一心轴结构的两侧上形成第二侧墙结构110步骤，包括：如图4所示，在多个第一心轴结构的顶部和两侧以及多个通孔10的底部沉积初始第一侧墙层105；如图5所示，去除位于多个通孔10的底部和多个第一心轴结构的顶部上的初始第一侧墙层105，剩余的初始第一侧墙层105作为第一初始侧墙层105’；如图6所示，在多个通孔10中形成填充层106，填充层106覆盖第一初始侧墙层105’的侧面；如图7所示，刻蚀部分第一初始侧墙层105’，以在多个第一心轴结构与填充层106之间形成间隙，剩余的第一初始侧墙层105’作为第一侧墙层105”；如图11所示，在间隙中形成第二侧墙层107”，并去除填充层106和图形化的光刻胶层104。

参考图8至图11，在间隙中形成第二侧墙层107”，并去除填充层106和图形化的光刻胶层104的步骤，包括：如图8所示，在间隙中以及填充层106、图形化的光刻胶层104上沉积初始第二侧墙层107；如图9所示，去除位于填充层106、图形化的光刻胶层104上的初始第二侧墙层107，剩余的初始第二侧墙层107作为第二初始侧墙层107’；如图10所示，刻蚀部分第二初始侧墙层107’，直至剩余的第二初始侧墙层107’在基底层100上的高度低于牺牲层103在基底层100上的高度，剩余的第二初始侧墙层107’作为第二侧墙层107”；如图11所示，去除填充层106和图形化的光刻胶层104。

本实施例中，沉积初始第二侧墙层107的方式可以是化学气相沉积(ChemicalVapor Deposition，CVD)或者是原子层沉积(Atomic layer deposition)工艺。去除位于图形化的光刻胶层104和填充层106上的初始第二侧墙层107的方式可以是化学机械抛光(Chemical Mechanical Polishing,CMP)工艺，CMP工艺停止的节点为图形化的光刻胶层104、填充层106以及剩余的初始第二侧墙层107的表面相互平齐。刻蚀部分第二初始侧墙层107’的工艺可以是干法刻蚀工艺。填充层106可以选择为光刻胶材料，使得填充层106可以与光刻胶层104被同步剥除。

参考图12和图13，在多个第一心轴结构的间隔中形成填充结构108，并去除多个第一心轴结构以形成多个第二心轴结构的步骤，包括：如图12所示，在去除部分第二初始侧墙层107’以及填充层106后留下的空隙中形成填充结构108，填充结构108的表面与牺牲层103的表面平齐；如图13所示，去除牺牲层103，即此时第一心轴结构被全部去除。

本实施例中，填充结构108是先通过沉积填充材料，之后再通过CMP的方式形成于该空隙中。去除牺牲层103的方式可以是干法刻蚀工艺。

由于第二侧墙层107”在基底层100上的高度低于牺牲层103在基底层100上的高度,因此，填充结构108还覆盖于第二侧墙层107”的顶部，从而在去除牺牲层103的过程中，可以对第二侧墙层107”的顶部以及第二侧墙结构110的侧面起到保护作用，避免第二侧墙结构110的实际尺寸与设计尺寸不符。在其他实施例中，也可以刻蚀部分第二初始侧墙层107’或通过平坦化工艺，直至剩余的第二初始侧墙层107’在基底层100上的高度与牺牲层103在基底层100上的高度相等，使得之后形成的填充结构108不覆盖于第二侧墙层107”的顶部。

参照图14-图15，在第二心轴结构的两侧上形成第一侧墙结构109’的步骤包括：如图14所示，在第二心轴结构的顶部和两侧以及基底层100上沉积第一侧墙材料109；如图15所示，刻蚀去除除了位于第二心轴结构的两侧上以外的第一侧墙材料109，剩余的第一侧墙材料109作为第一侧墙结构109’。

由于第二侧墙层107”在基底层100上的高度低于牺牲层103在基底层100上的高度，间接导致形成的第一侧墙结构109’的高度大于第二侧墙结构110的高度。在其他实施例中，也可以刻蚀部分第二初始侧墙层107’，直至剩余的第二初始侧墙层107’在基底层100上的高度与牺牲层103在基底层100上的高度相等，使得之后形成的第一侧墙结构109’的高度与第二侧墙结构110的高度相等。

如图16所示，测量相邻掩膜结构的间距D2和掩膜结构内的两个第二侧墙结构110的间距D1以进行对比。

本实施例中，可以通过线宽测量机台(CD-SEM)测量相邻掩膜结构的间距D2和掩膜结构内的两个第二侧墙结构110的间距D1以进行对比。在刻蚀工艺开始前，测量到的间距D2可以大于或者小于D1。

参考图17至图23，刻蚀基底层100形成第一开口1021和第二开口1022，第一开口1021位于相邻掩膜结构之间，第二开口1022位于掩膜结构内的两个第二侧墙结构110之间，其中，根据对比的结果，控制刻蚀工艺中第一侧墙结构109’相对于第二侧墙结构110的刻蚀选择比。

本实施例中，刻蚀基底层100形成第一开口1021和第二开口1022的工艺为干法刻蚀工艺。

通过测量相邻掩膜结构的间距D2和掩膜结构内的两个第二侧墙结构110的间距D1以进行对比，由于相邻掩膜结构的间距D2,即一个掩膜结构中的第一侧墙结构109’与另一个掩膜结构中的第一侧墙结构109’的间距D2,直接影响形成的第二开口1022的尺寸，掩膜结构内的两个第二侧墙结构110的间距D1直接影响第一开口1021的尺寸，因此可通过对比结果确定的间距D2和间距D1之间的大小关系，在刻蚀工艺中动态调整第一侧墙结构109’相对于第二侧墙结构110的刻蚀选择比，从而相对于相邻掩膜结构的间距D2而扩大掩膜结构内的两个第二侧墙结构110的间距D1，或者相对于掩膜结构内的两个第二侧墙结构110的间距D1而扩大相邻掩膜结构的间距D2，使得刻蚀工艺完成后第一开口1021的尺寸与第二开口1022的尺寸可以保持一致，从而保证半导体结构中特征尺寸的一致性。

在一种实施例中，参考图17、图19以及图23，根据对比的结果，控制刻蚀工艺中第一侧墙结构109’相对于第二侧墙结构110的刻蚀选择比的步骤，包括：如图17所示，当相邻掩膜结构的间距D2小于掩膜结构内的两个第二侧墙结构110的间距D1时，控制刻蚀工艺对第一侧墙结构109’的刻蚀速率大于对第二侧墙层107”的刻蚀速率；如图19所示，当刻蚀至相邻掩膜结构的间距D2大于掩膜结构内的两个第二侧墙结构110的间距D1时，控制刻蚀工艺对第一侧墙结构109’的刻蚀速率小于对第一侧墙层105”的刻蚀速率，继续刻蚀基底层100，如图23所示，直至形成的第一开口1021的宽度和第二开口1022的宽度相等，且第一开口1021的深度和第二开口1022的深度相等。

本实施例中，第一侧墙结构109’的材料包括无定形碳，第一侧墙层105”的材料包括二氧化硅，第二侧墙层107”的材料包括氮化硅、碳氮化硅以及硼氮化硅中的任意一种。采用第一刻蚀气体以控制刻蚀工艺对第一侧墙结构109’的刻蚀速率大于对第二侧墙层107”的刻蚀速率，第一刻蚀气体包括四氟化碳和/或三氟甲烷、以及氮气、氧气和氧硫化碳；采用第二刻蚀气体以控制刻蚀工艺对第一侧墙结构109’的刻蚀速率小于对第一侧墙层105”的刻蚀速率，第二刻蚀气体包括四氟化碳和/或二氟甲烷、以及氧硫化碳、氮气、氧气和氩气。

需要进一步说明的是，在刻蚀工艺开始时，参考图17，当相邻掩膜结构的间距D2小于掩膜结构内的两个第二侧墙结构110的间距D1，如果控制刻蚀工艺对第一侧墙结构109’的刻蚀速率大于对第二侧墙层107”的刻蚀速率，那么如图18所示，在刻蚀工艺中会出现刻蚀至第一开口1022的宽度和第二开口1022的宽度相等，这是由于刻蚀工艺不仅主要在厚度方向上对基底层100和掩膜结构存在刻蚀，还在宽度所在的方向上会对掩膜结构存在一定的刻蚀，由于第一侧墙结构109’的刻蚀速度更快，即第一侧墙结构109’在其宽度所在的方向上也被刻蚀地较快，因此相对于掩膜结构内的两个第二侧墙结构110的间距D1而扩大相邻掩膜结构的间距D2，直到间距D2等于D1。

在间距D1大于D2到刻蚀至间距D2第一次等于间距D1的过程中，由于间距D2是扩大至等于间距D1，由于刻蚀深宽比因素的影响，如图18所示，在此过程中形成的第一开口1021的深度L1大于第二开口1022的深度L2。之后，继续刻蚀就会出现如图19所示的相邻掩膜结构的间距D2大于掩膜结构内的两个第二侧墙结构110的间距D1，且第二侧墙层107”被全部刻蚀去除。之后，参考图23，如果控制刻蚀工艺对第一侧墙结构109’的刻蚀速率小于对第一侧墙层105”的刻蚀速率，继续刻蚀基底层100，那么由于第一侧墙层105”的刻蚀速度更快，即第一侧墙层105”在其宽度所在的方向上也被刻蚀地较快，因此相对于相邻掩膜结构的间距D2而扩大掩膜结构内的两个第二侧墙结构110的间距D1，直到间距D1再次等于D2。

在间距D1小于D2到间距D2第二次等于间距D1的过程中，由于间距D1是扩大至等于间距D2，由于刻蚀深宽比因素的影响，第一开口1021的深度L1继续增加的深度小于第二开口1022的深度L2继续增加的深度，因此，深度L1和深度L2之间的差异得到弥补，如图23所示，二者最终相等。即最终第一开口1021和第二开口1022的深度相等，且最终第一开口1021和第二开口1022的宽度相等，从而保证了半导体结构中特征尺寸的一致性。

在另一种实施例中，参考图20、图22以及图23，根据对比的结果，控制刻蚀工艺中第一侧墙结构109’相对于第二侧墙结构110的刻蚀选择比的步骤，包括：如图20所示，当相邻掩膜结构的间距D2大于掩膜结构内的两个第二侧墙结构110的间距D1时，控制刻蚀工艺对第一侧墙结构109’的刻蚀速率小于第二侧墙层107”的刻蚀速率；如图22所示，当刻蚀至相邻掩膜结构的间距D2小于掩膜结构内的两个第二侧墙结构110的间距D1时，控制刻蚀工艺对第一侧墙结构109’的刻蚀速率大于对第一侧墙层105”的刻蚀速率，继续刻蚀基底层100，直至形成的第一开口1021的宽度和第二开口1022的宽度相等，且第一开口1021的深度和第二开口1022的深度相等。

本实施例中，第一侧墙结构109’的材料包括无定形碳，第一侧墙层105”的材料包括氮化硅、碳氮化硅以及硼氮化硅中的任意一种，第二侧墙层107”的材料包括氧化硅。采用第二刻蚀气体以控制刻蚀工艺对第一侧墙结构109’的刻蚀速率小于对第二侧墙层107”的刻蚀速率，第二刻蚀气体包括四氟化碳和/或二氟甲烷、以及氧硫化碳、氮气、氧气和氩气；采用第一刻蚀气体以控制刻蚀工艺对第一侧墙结构109’的刻蚀速率大于对第一侧墙层105”的刻蚀速率，第一刻蚀气体包括四氟化碳和/或三氟甲烷、以及氮气、氧气和氧硫化碳。

要进一步说明的是，在刻蚀工艺开始时，参考图20，当相邻掩膜结构的间距D2大于掩膜结构内的两个第二侧墙结构110的间距D1，如果控制刻蚀工艺对第一侧墙结构109’的刻蚀速率小于对第二侧墙层107”的刻蚀速率，那么如图21所示，在刻蚀工艺中会出现刻蚀至第一开口1022的宽度和第二开口1022的宽度相等，这是由于刻蚀工艺不仅主要在厚度方向上对基底层100和掩膜结构存在刻蚀，还在宽度所在的方向上会对掩膜结构存在一定的刻蚀，由于第二侧墙层107”的刻蚀速度更快，即第二侧墙层107”在其宽度所在的方向上也被刻蚀地较快，也导致第二侧墙层107”下方的第一侧墙层105”也更快地得到暴露，同样，暴露出的第一侧墙层105”在其宽度方向上也得到刻蚀，因此相对于相邻掩膜结构的间距D2而扩大掩膜结构内的两个第二侧墙结构110的间距D1，直到间距D1等于D2。

在间距D2大于D1到刻蚀至间距D1第一次等于间距D2的过程中，由于间距D1是扩大至等于间距D2，由于刻蚀深宽比因素的影响，如图21所示，在此过程中形成的第一开口1021的深度L1小于第二开口1022的深度L2。之后，继续刻蚀就会出现如图22所示的相邻掩膜结构的间距D2小于掩膜结构内的两个第二侧墙结构110的间距D1，且第二侧墙层107”被全部刻蚀去除。之后，参考图23，如果控制刻蚀工艺对第一侧墙结构109’的刻蚀速率大于对第一侧墙层105”的刻蚀速率，继续刻蚀基底层100，那么由于第一侧墙结构109’的刻蚀速度更快，即第一侧墙结构109’在其宽度所在的方向上也被刻蚀地较快，因此相对于掩膜结构内的两个第二侧墙结构110的间距D1而扩大相邻掩膜结构的间距D2，直到间距D2再次等于D1。

参考图22至图23，在间距D2小于D1到间距D2第二次等于间距D1的过程中，由于间距D2是扩大至等于间距D1，由于刻蚀深宽比因素的影响，第一开口1021的深度L1继续增加的深度大于第二开口1022的深度L2继续增加的深度，因此，深度L1和深度L2之间的差异得到弥补，如图23所示，二者最终相等。即最终第一开口1021和第二开口1022的深度相等，且最终第一开口1021和第二开口1022的宽度相等，从而保证了半导体结构中特征尺寸的一致性。

在上述实施例中，第一侧墙结构109’在基底层100上的高度大于或者等于第二侧墙结构110在基底层100上的高度。

在上述实施例中，刻蚀形成的第一开口1021和第二开口1022贯穿介质层102并暴露出衬底101的表面；或者，刻蚀形成的第一开口1021和第二开口1022停留在介质层102中。

根据本公开一些实施例，参考图16，本公开实施例另一方面还提供一种半导体结构，半导体结构包括基底层100和位于基底层100上的多个掩膜结构。多个掩膜结构中的每一掩膜结构包括相互间隔的两个第一侧墙结构109’和相互间隔的两个第二侧墙结构110，两个第二侧墙结构110分别位于两个第一侧墙结构109’中相对的两个侧壁上，第二侧墙结构110包括沿远离基底层100的厚度方向依次层叠的第一侧墙层105”和第二侧墙层107”。其中，多个掩膜结构用于进行刻蚀工艺，在刻蚀工艺中，根据第二侧墙层107”和第一侧墙层105”调整第一侧墙结构109’相对于第二侧墙结构110的刻蚀选择比。

其中，参考上述实施例，第一侧墙层105”、第二侧墙层107”和第一侧墙结构109’的材料可以各不相同，第一侧墙结构109’相对于第二侧墙结构110的刻蚀选择比在刻蚀工艺的不同阶段可调整至不同。

参考图17至图23，相关刻蚀工艺具体已揭露如上述实施例，与上述实施例相同或者相应的部分，可参考前述实施例的相应说明，例如：一种实施方式中，第一侧墙结构109’的材料包括无定形碳，第一侧墙层105”的材料包括二氧化硅，第二侧墙层107”的材料包括氮化硅、碳氮化硅以及硼氮化硅中的任意一种。

在一种实施方式中，第一侧墙结构109’的材料包括无定形碳，第一侧墙层105”的材料包括氮化硅、碳氮化硅以及硼氮化硅中的任意一种，第二侧墙层107”的材料包括氧化硅。

根据本公开一些实施例，第一侧墙结构109’在基底层100上的高度大于或者等于第二侧墙结构110在基底层100上的高度。

在本实施例提供的半导体结构中，由于相邻掩膜结构的间距,即一个掩膜结构中的第一侧墙结构与另一个掩膜结构中的第一侧墙结构的间距,直接影响形成的第二开口的尺寸，掩膜结构内的两个第二侧墙结构的间距直接影响第一开口的尺寸，在刻蚀工艺中可以根据需要动态调整第一侧墙结构相对于第二侧墙结构的刻蚀选择比，从而相对于相邻掩膜结构的间距而扩大掩膜结构内的两个第二侧墙结构的间距，或者相对于掩膜结构内的两个第二侧墙结构的间距而扩大相邻掩膜结构的间距，使得刻蚀工艺完成后由相邻掩膜结构的间距所限定的特征尺寸与由掩膜结构内的两个第二侧墙结构限定的特征尺寸可以保持一致，从而保证半导体结构中特征尺寸的一致性。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。