区域选择性沉积的方法

技术领域

本申请属于半导体的技术领域，尤其涉及区域选择性沉积的方法。

背景技术

半导体技术中集成电路的缩小目前几乎完全依赖于自上而下的加工，其特点是许多材料沉积，极紫外光刻和蚀刻步骤的复杂组合。

制备纳米材料的方法有很多，比如：原子层沉积、化学气相沉积、物理气相沉积，但是在做沉积时，由于掩膜板和基底之间存在间隙，会导致边界模糊的长期弱点，使得沉积的指定材料会在不需要的区域生长。目前解决间隙问题的方法主要集中在通过机械或磁性装置在掩膜板表面施加力以减少间隙空间。这些方法对此有一定的改善，但无法将差距缩小到分子水平。

因此，开发出能有效提高掩膜板阻隔性能以及便捷适用于大多数场景的掩蔽方法具有十分重要的现实意义。

发明内容

本申请实施例提供了区域选择性沉积的方法，以解决原子层沉积在不需要的区域生长的技术问题。

本申请实施例提供了一种区域选择性沉积的方法，包括：亲水性羟基化处理所述半导体基底；构筑液态密封层于所述掩膜板的一侧端，将带有所述液态密封层的一端置于所述半导体基底上，形成液封掩膜板；沉积指定材料至所述液封掩膜板。

在一种可能的实现方式中，所述液态密封层包括原油分馏和/或脱芳构化得到的长直链烷烃油，且所述长直链烷烃油的碳原子的数量大于等于六。

在一种可能的实现方式中，所述长直链烷烃油为全氟聚醚。

在一种可能的实现方式中，所述液态密封层的厚度不小于所述掩膜板与所述半导体基底间的最大间隙值。

在一种可能的实现方式中，所述亲水性羟基化处理，包括：等离子处理气体清洗后的半导体基底；所述等离子处理气体采用氩氧混合气，激发频率为13-15MHz，处理时间为3-5min。

在一种可能的实现方式中，所述沉积指定材料至所述液封掩膜板的步骤包括：将所述液封掩膜板和所述半导体基底置于原子层沉积装置的腔室内；第一前驱体气体和第二前驱体气体依次输送至所述腔室内，所述第一前驱体气体包括水和亲水性反应物，所述第二前驱体气体包括水和亲水性反应物；吹扫惰性气体至所述腔室内；返回所述第一前驱体气体和所述第二前驱体气体依次输送至所述腔室内的步骤，直至得到预设厚度的指定材料薄膜，所述薄膜至少包括金属氧化物、金属氮化物和有机薄膜。

在一种可能的实现方式中，所述沉积包括原子层沉积、磁控溅射沉积、物理气相沉积或者化学气相沉积。

在一种可能的实现方式中，所述沉积指定材料至所述液封掩膜板后还包括，超声清洗并浸泡沉积后的所述液封掩膜板和所述半导体基底于全氟己烷溶液中，得到具有原子层沉积薄膜图案化的基底。

在一种可能的实现方式中，所述构筑液态密封层采用刮涂法或旋涂法。

在一种可能的实现方式中，所述亲水性羟基化处理所述半导体基底前还包括，在不同的溶液中分别清洗半导体基底和掩膜板。

本申请实施例与现有技术相比存在的有益效果是：通过液态密封层填充于基底和掩膜板的间隙中，防止原子层沉积在不需要的区域生长的问题，有效填充掩膜板和基底之间的所有间隙，直至分子水平，从而实现密封基底和掩膜板间的间隙的效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中沉积时，基底和掩膜板之间存在间隙的示意图；

图2为本申请提供的区域选择性沉积的方法的流程示意图；

图3为本申请提供的区域选择性沉积的方法中的基板和掩膜板的结构示意图；

图4为分别为对比例1和实施例1现有技术和本申请提供的区域选择性沉积的方法进行原子层沉积后的基底图和基底上对应区域的XPS谱图；

图5为实施例2中沉积氧化铪薄膜后的EDS能谱图；

图6为实施例3中沉积氧化钛薄膜后的EDS能谱图；

图7中分别为对比例2和实施例4中掩膜板光镜图、采用现有技术进行热蒸镀后的基底电镜图，采用本申请的方法热蒸镀后的基底电镜图；

图8中分别为对比例3和实施例5中掩膜板光镜图、采用现有技术进行磁控溅射后的基底电镜图，采用本申请的方法磁控溅射后的基底电镜图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。

另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

半导体技术中集成电路的缩小目前几乎完全依赖于自上而下的加工，其特点是许多材料沉积，极紫外光刻和蚀刻步骤的复杂组合。接近5纳米以下的器件尺度使得可靠处理的纳米图形完美对齐极具挑战性，因为它要求几乎原子尺度的精度。利用原子作为构件，以自下而上的方式制造材料，是纳米技术领域长久以来的梦想。这与当前的现实形成鲜明对比：半导体行业的纳米电子学制造几乎完全依赖于自上而下的加工，主要是因为对可靠性的严格要求。然而，该行业目前面临着突出的挑战，需要在一些最苛刻的加工步骤中实施自下而上的方案，得到所需的各种纳米图形。

纳米材料、薄膜和图形在电子、能量转换和存储、催化、化学分离、环境保护和健康以及许多其他技术中都很重要，这些领域的科学和技术进步需要新的能力来控制化学反应，纳米线、空间和其他复杂的特征通常使用光刻技术在表面上形成图案，利用光将物理掩模图案转移到光刻胶上，最终，需要在物质形成的最初阶段和操纵反应上对化学合成进行控制。

制备纳米材料的方法有很多，比如：原子层沉积、化学气相沉积、物理气相沉积，但是在做沉积时，由于掩膜板和基底之间存在间隙，会导致边界模糊的长期弱点，使得沉积的指定材料会在不需要的区域生长。例如：参照图1，若采用的是原子层沉积，对于非异质性的基底(例如硅片)，自下而上的原子层沉积处理需要一个阴影掩膜板来实现原子层沉积图案化，原子层沉积的前驱体分子可以很容易地渗透到间隙中并在掩膜板遮盖区域下发生沉积。

目前解决间隙问题的方法主要集中在通过机械或磁性装置在掩膜板表面施加力以减少间隙空间。这些方法对此有一定的改善，但无法将差距缩小到分子水平，这意味着在掩膜板遮盖区域内沉积仍然存在。

因此，本申请提供了一种区域选择性沉积的方法，以解决原子层沉积在不需要的区域生长的技术问题。

本申请的一个实施例中，提供了一种区域选择性沉积的方法，参照图2，包括：获取半导体基底；构筑液态密封层于掩膜板的一侧端，将带有液态密封层的一端置于半导体基底上；沉积指定材料至液封掩膜板。

半导体基底是指原子层沉积的基底采用半导体的材质，上述半导体是指常温下导电性能介于导体与绝缘体之间的材料，上述基底是指射频/微波电子设备或集成电路的基础。例如，半导体基底可以是单晶硅片，但是半导体基底不仅限于单晶硅片一种，其他可实施方式不一一举例说明。

需要说明的是，半导体基底也可以不处理，可以采用亲水性羟基化处理，可以采用RCA标准清洗，可以采用湿法清洗，也可以采用干法清洗，在此不做具体的限定。在本实施例中，半导体基底以亲水性羟基化处理为例，做以说明。亲水性羟基化处理是指对半导体基底进行等离子处理，等离子处理是通过对气体施加足够的能量使之离化成为等离子体，等离子体的“活性”组成包括离子、电子、原子和活性基因等，等离子处理就是通过利用这些活性组分的性质来处理样品表面，以提高其表面亲水性。在本实施例中，等离子处理通入的气体采用氩氧混合气，等离子清洗设备的激发频率为13-15MHz，处理时间为3-5min。

需要注意得是，亲水性羟基化处理的半导体基底的面至少包括与掩膜板相连接的一端，以保证半导体基底与掩膜板相接触的面的表面具有亲水性。

构筑液态密封层是指在掩膜板的一侧端填充液态密封剂至掩膜板与基底的间隙中，用以填补掩膜板与基底之间的间隙，防止在原子层沉积时在不需要的区域生长。其中，液态密封层可以构筑于掩膜板的一侧，也可以在掩膜板的双侧。若只构筑于掩膜板的一侧时，该侧端为与基底相接触的一端。参照图3，液态密封层的动态特性使液体密封剂可以轻松地与图案几何对齐，而不用考虑掩膜板的平面度。也即，在流动性作用下，液态密封剂能够填充掩膜板和基底之间的间隙。当上述间隙为不规则图形时，液态密封剂能填充并自适应于间隙的图形，形成液态密封层从而实现密封；当掩膜板具有的宏观凹凸高度相对理想平面的偏差时，液态密封剂也能根据自生的流动性和重力，实现与沉积的薄膜图案的面相平齐。同时，掩膜板通过毛细力将液体限制在基底和掩膜板的间隙中，从而防止液态密封层自由流动，液态密封层屏障在原子层沉积分子前表现出无缺陷和抗吸附特性，从而实现密封。

掩膜板的一侧端是指掩膜板的一侧端面。例如：沿掩膜板的高度方向依次设有第一端面和第二端面，上述掩膜板的一侧端可以是第一端面，也可以是第二端面，不做具体限定。

沉积是指利用气态物质在一定温度和真空的前提下，于固体表面生成固态沉积膜的过程。沉积一般包括磁控溅射沉积、原子层沉积、化学气相沉积和物理气相沉积，原子层沉积的过程大致为：反应气体向工件表面扩散并被吸附；吸附于工件表面的各种物质发生表面化学反应；生成物质点聚集成晶体并增大；表面化学反应中产生的气体产物脱离工件表面返回气相；沉积层与基体的界面发生元素的互扩散，形成镀层。化学气相沉积技术是应用气态物质在固体上产生化学反应和传输反应等并产生固态沉积物的一种工艺，它大致包括：形成挥发性物质；把上述物质转移至沉积区域；在固体上产生化学反应并产生固态物质。物理气相沉积技术是指在真空条件下采用物理方法将材料源(固体或液体)表面气化成气态原子或分子，或部分电离成离子，并通过低压气体(或等离子体)过程。基本原理可包括：镀料的气化；镀料原子、分子或离子的迁移；镀料原子、分子或离子在基体上沉积。为了说明清楚本实施例中方法的使用，以原子层沉积为例，展开说明。

具体的，原子层沉积(ALD)作为一种常用于纳米材料制备的方法，能够在高度受限的空间内生长具有原子级厚度控制和埃级表面平整度的薄膜，这使得它在微电子、光伏、电池和催化剂设计中不可或缺。精确的沉积控制和薄膜的高质量源于ALD独特的顺序自限制反应机制，即两种气相前驱体依次引入并逐层结合到衬底表面，这种微妙的反应机制带来的副作用即防止ALD在不需要的区域生长是极具挑战性的。目前实现ALD薄膜图案化的主要方法是通过光刻和蚀刻(自上而下的工艺)去除多余的材料，在微电子向小型化和三维器件架构的发展要求下，覆盖层对齐变得越来越困难。如果可以在简单的阴影掩膜(自下而上的工艺)的帮助下通过区域选择性沉积形成ALD薄膜图案化，将会大大降低工艺的复杂性。对于具有不同表面化学成分的多个区域的基底，ALD可以通过利用前体吸附/解吸特性的区域依赖性特征来实现区域选择性，通过该特征，可以在不需要的区域和目标区域之间产生成核延迟。因此为了放大表面差异，通常引入额外的化学处理(例如，自组装单分子层)来调整局部分子的亲和力。

指定材料包括金属氧化物、金属氮化物、有机薄膜或其他类型薄膜，其中，金属氮化物包括氧化铝、氧化钛、氧化锌、氧化锆和氧化铪，金属氮化物包括氮化铝、氮化钛和氮化钽，有机薄膜包括但不仅限于新型铝基有机无机复合薄膜、聚脲、聚酰胺、聚酰亚胺。其他类型薄膜可以是碳酸锶、钛酸锶、钛酸钡等。

在本实施例中，采用本申请提供的区域选择性沉积的方法相对于现有技术的有益效果是：通过液态密封层填充于基底和掩膜板的间隙中，防止原子层沉积在不需要的区域生长的问题，有效填充掩膜板和基底之间的所有间隙，直至分子水平，从而实现密封基底和掩膜板间的间隙的效果。

本申请提供的一个可能实现的方式中，亲水性羟基化处理半导体基底前还包括，在不同的溶液中分别清洗半导体基底和掩膜板。

清洗半导体基底的工艺采用RCA方法，具体的：

使用硫酸与双氧水的混合溶液(H2SO4:H2O2＝3:1)，标记为第一溶液，对半导体基底进行煮洗10-20min，温度为200-250℃，采用去离子水冲洗10-20min。然后配制溶液2(氨水:H2O2:H2O＝1:1:5-1:1:7),将半导体基底倒入第二溶液中，加热75～85℃,时间10～20min(时间不可太长，因为氨水对硅有腐蚀作用，利用络合作用去除重金属杂质)，取出基底，放入氢氟酸溶液(1:20)，10-15min后取出放到热水中，采用去离子水冲洗10-20min。配制第三溶液(HCI:H2O2:H2O＝1:1:5),将半导体基底倒入第三溶液中，10-15min。取出放热水中，去离子水冲洗10-20min。最后再用10％的氢氟酸浸泡基底5-10s，去除硅表面氧化层后用去离子水冲洗10-15min。

清洗掩膜板时，掩膜板需要清洗两侧端。清洗掩膜板时，使用乙醇、丙酮等将物理掩膜板超声清洗2-3次，每次10-15min。清洗后的半导体基底的一侧端和掩膜板相接触。

本申请提供的一个可能实现的方式中，构筑液态密封层采用刮涂法或旋涂法。

为了展开说明刮涂法或旋涂法的工艺步骤，在本实施例中，液态密封层采用的液态密封剂以全氟聚醚为例做以说明，但液态密封剂不仅限于此。

关于刮涂法的工艺步骤为：先使用注射器在掩膜板一侧边缘滴适量的全氟聚醚等液态密封剂，再在涂布器上设置相应的高度即所需液态密封层的厚度，然后使用涂布器对液滴进行多次刮涂，直至掩膜板上存在一层均匀的液体层。

关于旋涂法的工艺步骤为：将掩膜板置于台式匀胶机上，使用注射器在掩膜板中央滴适量的全氟聚醚等液态密封剂，设置旋转时间为10-60秒，调节旋转速度以得到不同厚度的液态密封层，完成掩膜板上液态密封层的构筑。

本申请提供的一个可能实现的方式中，液态密封层包括原油分馏和/或脱芳构化得到的长直链烷烃油，且长直链烷烃油的碳原子的数量大于等于六。

液态密封层采用的液态密封剂包括原油分馏和/或脱芳构化得到的长直链烷烃油汲取混合物(碳原子数≥6)。

长直链烷烃油是用于液态密封剂的液体，可以是煤油、白油、矿物油、轻质石蜡油、重质石蜡油、全氟聚醚、正十二烷、正十六烷、正二十烷等。液态密封剂的选择取决于其与掩膜板之间的黏附情况以及其在相应指定材料沉积作用温度下的稳定性与保型性。

需要说明的是，链状烷烃是饱和烃的一种，当碳原子数小于或等于4时，烷烃在常温下呈气态，碳原子在5到16是是液体，大于或等于17是固体，为了保证本实施例中所采用的长直链烷烃油均为液体，所以长直链烷烃油的碳原子的数量大于等于六，小于十六。

优选的，本申请提供的一个可能实现的方式中，长直链烷烃油为全氟聚醚。

全氟聚醚(Perfluoropolyethers,缩写为PFPE)是一种常温下为液体的合成聚合物。PFPE由于氟元素具有较强吸电子效应而使聚合物不显醚的性能，所以具有很好的耐热性，化学稳定性、氧化安定性和完全不燃性。PFPE的粘度指数为150-400(分子量越大的油，其粘度指数也越大)，与矿物油相比有较大的优越性。这种物质缺乏吸湿性，且在有机溶剂中也不溶解，仅在全氟油或氟隆113(三氛三氟乙烷)中具有互溶性，这种性质使它对塑料及橡胶几乎不会产生有害的影响。因此，采用液态密封层采用全氟聚醚的阻隔效果较好。

本申请提供的一个可能实现的方式中，液态密封层的厚度不小于掩膜板与半导体基底间的最大间隙值。

在本实施例中，液态密封层的厚度需要适量，过多或多少均会对最后的沉积产生影响。若选取的液态密封剂太多，液态密封剂会使掩膜板遮盖区域外的薄膜理想生长区域处附着上液态密封剂；若选取的液态密封剂太少，可能会导致无法完全填充掩膜板与基底之间的缝隙致使阻隔效果不佳。因此，液态密封层的厚度不小于掩膜板与半导体基底间的最大间隙值，且液态密封剂不会从间隙中溢出，使得选取液态密封剂是矢量的，有利于保证区域选择的稳定性。

本申请提供的一个可能实现的方式中，沉积指定材料至液封掩膜板的步骤包括：将液封掩膜板和半导体基底置于原子层沉积装置的腔室内；第一前驱体气体和第二前驱体气体依次输送至腔室内，第一前驱体气体包括水和亲水性反应物，第二前驱体气体包括水和亲水性反应物；吹扫惰性气体至腔室内；返回第一前驱体气体和第二前驱体气体依次输送至腔室内的步骤，直至得到预设厚度的指定材料薄膜，薄膜至少包括金属氧化物、金属氮化物和有机薄膜。

需要说明的是，上述步骤中的“吹扫惰性气体至腔室内”可以替换为：可在整个原子层沉积工艺中连续不断地流动吹扫惰性气体。

对于具有不同表面化学成分的多个区域的基底，ALD可以通过利用前躯体吸附/解吸特性的区域依赖性特征来实现区域选择性，通过该特征，可以在不需要的区域和目标区域之间产生成核延迟。因此为了放大表面差异，通常引入额外的化学处理(例如，自组装单分子层)来调整局部分子的亲和力。

第一前驱体气体和第二前驱体是指通过多次脉冲输入以延迟反应时间的气体，其包括水和亲水性反应物，亲水性反应物可以是三甲基铝、三乙基铝、四氯化钛或四(二甲胺基)铪等，第一前驱体气体和第二前驱体气体能够沉积生成指定材料。为了更为清楚明确，现举例说明，但具体的方案和材料不仅限于例子中所提及的内容或方式。例如，第一前驱体气体和第二前驱体气体为三甲基铝和水，第一前驱体气体和第二前驱体交替脉冲输入反应腔室内，循环100圈后制得约11nm厚的氧化铝薄膜(指定材料)。

吹扫惰性气体至腔室内中的惰性气体包括但不仅限于氮气、氩气和氦气，通过向腔室内吹扫惰性气体以清除任何残留的反应气体或副产物。

在本实施例中，通过第一前驱体气体和第二前驱体气体依次输送和钝性气体的吹扫为工艺循环，经多次循环后得到预定目标厚度的薄膜。

本申请提供的一个可能实现的方式中，沉积指定材料至液封掩膜板后，还包括，超声清洗并浸泡沉积后的液封掩膜板和半导体基底于全氟己烷溶液中，得到具有原子层沉积薄膜图案化的基底。

其中，在本实施例中选用的清洗溶剂包括甲苯、丙酮、四氢呋喃、环己烷等，优选与液态阻隔层相容性好的有机溶剂。

为了更为清楚明确，现举例说明，但具体的方案和材料不仅限于例子中所提及的内容或方式。例如，沉积氧化铝薄膜结束后，将基底浸入全氟己烷溶液中超声15分钟彻底清除表面残余油污，得到具有ALD薄膜图案化的基底。

以下通过非限制性的具体实施例对本发明作进一步的举例说明。

实施例1

将单晶硅片作为原子层沉积的基底，将单晶硅(硅片表面有2nm左右的天然氧化层)置于等离子清洗机腔室内进行羟基化处理，等离子气体源为氧气，清洗时间为3min。分别用丙酮和异丙醇三次超声清洗物理掩膜板。再将物理掩膜板置于烘箱5min烘干。取出后，采用全氟聚醚溶液，通过涂布器刮涂的方式，将全氟聚醚溶液均匀覆盖在掩膜板表面。将带有油膜的掩膜板贴附于单晶硅片上，置于ALD设备中进行沉积氧化铝薄膜，三甲基铝和水为前驱体，其脉冲时间均为100ms，吹扫时间均为60s，氮气为吹扫气体，气体流量为150sccm，反应腔室压力约为150mTorr，腔室温度为120℃。前驱体交替脉冲输入反应腔室内，循环100圈后制得约11nm厚的氧化铝薄膜。ALD工艺过程结束后取出样品，采用有机溶剂对样品进行冲洗使物理掩膜板与硅片基底分离。将沉积氧化铝薄膜后的硅片浸入全氟己烷溶液中超声15分钟清洗表面残余油污，得到具有清晰氧化铝薄膜图案化的硅基底。

对比例1

将单晶硅片作为原子层沉积的基底，将单晶硅片(硅片表面有2nm左右的天然氧化层)置于等离子清洗机腔室内进行羟基化处理，等离子气体源为氧气，清洗时间为3min。分别用丙酮和异丙醇三次超声清洗物理掩膜板。再将物理掩膜板置于烘箱5min烘干。取出后，将掩膜板直接置于单晶硅片上，置于ALD设备中进行沉积氧化铝薄膜，三甲基铝和水为前驱体，其脉冲时间均为100ms，吹扫时间均为60s，氮气为吹扫气体，气体流量为150sccm，反应腔室压力约为150mTorr，腔室温度为120℃。前驱体交替脉冲输入反应腔室内，循环100圈后制得约11nm厚的氧化铝薄膜。ALD工艺过程结束后取出样品，得到的氧化铝薄膜图案的硅基底。

参照图4，图4分别为现有技术和本申请提供的区域选择性沉积的方法进行原子层沉积后的基底图和基底上对应区域的XPS谱图，a图为对比例1的XPS谱图，b图为实施例1的XPS谱图。

经光电子能谱仪(XPS)表征后，有液体密封层涂覆的表面无铝元素存在，无覆盖层表面存在铝元素，实施例1生长后液体密封法阻隔率可达99％以上，说明液体密封层的加入能有效阻隔非理想区域的原子层沉积。

实施例2

将单晶硅片作为原子层沉积的基底，将单晶硅(硅片表面有2nm左右的天然氧化层)置于等离子清洗机腔室内进行羟基化处理，等离子气体源为氧气，清洗时间为3min。分别用丙酮和异丙醇三次超声清洗物理掩膜板。再将物理掩膜板置于烘箱5min烘干。取出后，采用真空泵油溶液，通过旋涂的方式，将真空泵油溶液均匀覆盖在掩膜板表面。将带有油膜的掩膜板贴附于单晶硅片上，置于ALD设备中进行沉积氧化铪薄膜，四(二甲胺基)铪和水为前驱体，其脉冲时间均为100ms，吹扫时间均为90s，氮气为吹扫气体，气体流量为150sccm，反应腔室压力约为150mTorr，腔室温度为150℃。前驱体交替脉冲输入反应腔室内，循环100圈后制得约15nm厚的氧化铪薄膜。ALD工艺过程结束后取出样品，采用有机溶剂对样品进行冲洗使物理掩膜板与硅片基底分离。将沉积氧化铝薄膜后的硅片浸入甲苯溶液中超声15分钟清洗表面残余油污，得到具有清晰氧化铪薄膜图案化的硅基底。

参照图5，图5为采用本申请的方法沉积氧化铪薄膜后的EDS能谱图，通过本实施例中的方法可以有效实现小尺寸且准确度高的氧化铪ALD薄膜图案，相同情况下，传统的掩膜板方法得不到这种尺寸和精度的薄膜图案。

实施例3

将单晶硅片作为原子层沉积的基底，将单晶硅(硅片表面有2nm左右的天然氧化层)置于等离子清洗机腔室内进行羟基化处理，等离子气体源为氧气，清洗时间为3min。分别用丙酮和异丙醇三次超声清洗物理掩膜板。再将物理掩膜板置于烘箱5min烘干。取出后，采用真空泵油溶液，通过刮涂的方式，将硅油溶液均匀覆盖在掩膜板表面。将带有油膜的掩膜板贴附于单晶硅片上，置于ALD设备中进行沉积氧化钛薄膜，四(二甲胺基)钛和水为前驱体，其脉冲时间均为100ms，吹扫时间均为80s，氮气为吹扫气体，气体流量为1000sccm，反应腔室压力约为150mTorr，腔室温度为120℃。前驱体交替脉冲输入反应腔室内，循环100圈后制得约13nm厚的氧化钛薄膜。ALD工艺过程结束后取出样品，采用有机溶剂对样品进行冲洗使物理掩膜板与硅片基底分离。将沉积氧化钛薄膜后的硅片浸入甲苯溶液中超声15分钟清洗表面残余油污，得到具有清晰氧化钛薄膜图案化的硅基底。

参照图6，图6为采用本申请的方法沉积氧化钛薄膜后的EDS能谱图，通过本实施例中的方法可以有效实现小尺寸且准确度高的氧化钛ALD薄膜图案，相同情况下，传统的掩膜板方法得不到这种尺寸和精度的薄膜图案。

实施例4

将单晶硅片作为热蒸镀的基底，将单晶硅(硅片表面有2nm左右的天然氧化层)进行标准化RCA清洗。分别用丙酮和异丙醇三次超声清洗物理掩膜板。再将物理掩膜板置于烘箱5min烘干。取出后，采用全氟聚醚溶液，通过涂布器刮涂的方式，将全氟聚醚溶液均匀覆盖在掩膜板表面。将带有油膜的掩膜板贴附于单晶硅片上，置于热蒸镀设备中进行沉积金属铜，反应腔室压力约为10-6mTorr。沉积10min后制得约30nm厚的金属铜薄膜。热蒸镀工艺过程结束后取出样品，采用有机溶剂对样品进行冲洗使物理掩膜板与硅片基底分离。将沉积氧化铝薄膜后的硅片浸入全氟己烷溶液中超声15分钟清洗表面残余油污，得到具有清晰金属铜薄膜图案化的硅基底。

对比例2

将单晶硅片作为热蒸镀的基底，将单晶硅(硅片表面有2nm左右的天然氧化层)进行标准化RCA清洗。分别用丙酮和异丙醇三次超声清洗物理掩膜板。再将物理掩膜板置于烘箱5min烘干。取出后，将掩膜板贴附于单晶硅片上，置于热蒸镀设备中进行沉积金属铜，反应腔室压力约为10-6mTorr。沉积10min后制得约30nm厚的金属铜薄膜。热蒸镀工艺过程结束后取出样品，得到具有金属铜薄膜图案的硅基底。

参照图7，图7中包括a图、b图和c图，其中，a图为掩膜板光镜图，b图为采用现有技术进行热蒸镀后的基底电镜图，c图为采用本申请的方法热蒸镀后的基底电镜图，通过a图、b图和c图的对比，采用本申请的方法得到的基底电镜图轮廓更为清晰。

实施例5

将单晶硅片作为磁控溅射的基底，将单晶硅(硅片表面有2nm左右的天然氧化层)进行标准化RCA清洗。分别用丙酮和异丙醇三次超声清洗物理掩膜板。再将物理掩膜板置于烘箱5min烘干。取出后，采用全氟聚醚溶液，通过涂布器刮涂的方式，将全氟聚醚溶液均匀覆盖在掩膜板表面。将带有油膜的掩膜板贴附于单晶硅片上，置于磁控溅射设备中进行沉积ITO薄膜，射频电源功率为100W，氩气流量为50sccm，ITO膜的沉积速率约为5.2nm/min。沉积8min后制得约42nm厚的ITO薄膜。磁控溅射工艺过程结束后取出样品，采用有机溶剂对样品进行冲洗使物理掩膜板与硅片基底分离。将沉积ITO薄膜后的硅片浸入全氟己烷溶液中超声15分钟清洗表面残余油污，得到具有清晰ITO薄膜图案化的硅基底。

对比例3

将单晶硅片作为磁控溅射的基底，将单晶硅(硅片表面有2nm左右的天然氧化层)进行标准化RCA清洗。分别用丙酮和异丙醇三次超声清洗物理掩膜板。再将物理掩膜板置于烘箱5min烘干。取出后，将掩膜板贴附于单晶硅片上，置于磁控溅射设备中进行沉积ITO薄膜，射频电源功率为100W，氩气流量为50sccm，ITO膜的沉积速率约为5.2nm/min。沉积8min后制得约42nm厚的ITO薄膜。磁控溅射工艺过程结束后取出样品，得到的具有ITO薄膜图案的硅基底。

参照图8，图8中包括a图、b图和c图，其中，a图为掩膜板光镜图，b图为采用现有技术进行磁控溅射后的基底电镜图，c图为采用本申请的方法磁控溅射后的基底电镜图，通过a图、b图和c图的对比，采用本申请的方法得到的基底电镜图轮廓更为清晰。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。