一种可重构功能电子器件及其制备方法

技术领域

本发明涉及电子科学技术领域，尤其涉及一种可重构功能电子器件及其制备方法。

背景技术

二维半导体由于其原子级厚度、高场效应迁移率及量子限域效应而成为功能电子器件的重要构建模块，但是其信息处理能力无法满足日益增长的需求，目前亟需开发基于新物理原理或新兴技术的电子器件，发展可重构功能电子器件成为提高信息处理能力的最有潜力的策略之一。

然而，目前报道的可重构功能电子器件大多依赖于额外电场控制，包括栅极电场和铁电极化电场，这不仅增加了功率损耗，还不利于器件精准可控。还可通过制备二维浮栅层有效捕获并存储电荷，产生额外电场，但是，当将二维浮栅层应用于可重构功能电子器件时，若想实现器件两端的独立调控，如可重构PN结，则需要额外的光刻和刻蚀过程，这大大增加了器件制备的复杂性。

因此，现有技术还有待于改进和发展。

发明内容

鉴于上述现有技术的不足，本发明提供了一种可重构功能电子器件及其制备方法，以此来解决现有可重构功能电子器件的可控性较差、制备过程复杂的问题。

本发明为解决上述技术问题所采用的技术方案如下：

本发明的第一方面，提供一种可重构功能电子器件，所述可重构功能电子器件包括浮栅层，所述浮栅层包括金属纳米颗粒。

优选的，所述可重构功能电子器件具体包括依次层叠设置的源漏电极、二维半导体沟道层、二维半导体隧穿层、浮栅层、二维半导体介电层和栅电极。

优选的，所述金属纳米颗粒为金纳米颗粒、银纳米颗粒、铂纳米颗粒、铜纳米颗粒中的一种或多种。

优选的，所述浮栅层的厚度为1～10nm。

优选的，所述金属纳米颗粒的形态为圆形、方形或不规则形状，圆形金属纳米颗粒的直径为1～10nm，方形金属纳米颗粒的边长为1～10nm。

本发明的第二方面，提供一种如上所述的可重构功能电子器件的制备方法，包括制备浮栅层的步骤，所述浮栅层包括金属纳米颗粒。

优选的，所述浮栅层的制备方法包括热蒸镀法、电子束蒸发法、磁控溅射法、旋涂法中的一种或多种；

所述热蒸镀法中，热蒸镀的速率为

所述电子束蒸发法中，蒸发的速率为

所述磁控溅射法中，溅射的速率为

优选的，所述旋涂法中，旋涂的转速为3000～5000rpm，旋涂后烘干的温度为50～80℃，烘干的时间为30～60min。

优选的，所述可重构功能电子器件的制备方法包括步骤：

提供栅电极；

在所述栅电极上制备二维半导体介电层；

在所述二维半导体介电层表面制备浮栅层；

在所述浮栅层表面制备二维半导体隧穿层；

在所述二维半导体隧穿层表面制备二维半导体沟道层；

在所述二维半导体沟道层表面制备源漏电极；

其中，所述二维半导体介电层、二维半导体隧穿层和二维半导体沟道层均采用干法微纳转移技术制备。

优选的，所述干法微纳转移技术采用PDMS进行转移，转移的温度为50～100℃。

有益效果：

本发明公开了一种可重构功能电子器件及其制备方法，本发明的浮栅层包括金属纳米颗粒，金属纳米颗粒对电荷的捕获作用避免了额外电场的引入，降低了功耗。同时，金属纳米颗粒的独立性有利于单个器件两端的独立调控，制备简单，无需额外的光刻和刻蚀过程。此外，本发明制备过程中采用的干法微纳转移技术进一步避免了光刻过程，简化了器件制备流程。本发明公开的基于金属纳米颗粒浮栅层的可重构二维半导体功能电子器件具有无光刻、低功耗和精准调控的优势，可广泛应用于信息技术等高科技领域。

附图说明

图1为本发明制备的可重构功能电子器件的结构图；其中，1为源漏电极，2为二维半导体沟道层，3为二维半导体隧穿层，4为浮栅层，5为二维半导体介电层，7为栅电极；

图2为本发明实施例1制备的可重构功能电子器件的存储特性；

图3为本发明实施例1制备的可重构功能电子器件的可重构PN结测试图；

图4为本发明实施例1制备的可重构功能电子器件的可重构逻辑测试图--与门；

图5为本发明实施例1制备的可重构功能电子器件的可重构逻辑测试图--或门。

具体实施方式

本发明提供一种可重构功能电子器件及其制备方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

传统电子器件在器件制备完成后，器件功能即被固定，可重构功能电子器件在器件制备完成后，可通过调整栅极电压等方式，使器件功能产生较大的变化，实现器件的可重构功能。目前的可重构功能电子器件大多需要施加额外的电场才能实现器件功能的可重构，不仅增加了额外的功耗，还不利于器件精准可控。

基于此，本发明提供了一种可重构功能电子器件，所述可重构功能电子器件包括浮栅层，所述浮栅层包括金属纳米颗粒。

本发明的浮栅层包括金属纳米颗粒，金属纳米颗粒具有优异的电荷捕获能力，可存储电荷，通过存储的电荷产生附加电场，调制沟道层的电学性质，有利于减小恒定栅极电压调制所带来的高功耗。同时，制备金属纳米颗粒浮栅层过程简单，为分立的个体，无需额外的光刻和刻蚀过程，就能实现单个器件两端的精准调控，可实现单个器件两端的独立调控，简化了器件制备流程。

金属纳米颗粒对电荷的捕获作用避免了额外电场的引入，降低了功耗，同时，金属纳米颗粒的独立性有利于单个器件两端的独立调控，制备简单，无需额外的光刻和刻蚀过程，本发明的基于金属纳米颗粒浮栅层的可重构功能电子器件具有无光刻、低功耗和精准调控的优势，可广泛应用于信息技术等高科技领域。

在一些实施方式中，所述可重构功能电子器件具体包括依次层叠设置的源漏电极、二维半导体沟道层、二维半导体隧穿层、浮栅层、二维半导体介电层和栅电极。

本发明中的源漏电极由与二氧化硅衬底具有弱结合力的金属材料构成，包括但不限于金、银、铝，源漏电极间距为3至10μm；二维半导体沟道层的材料为双极型二维半导体材料，包括但不仅限于二硒化钨、黑磷，厚度为3nm至10nm；二维半导体隧穿层的材料为六方氮化硼，厚度为1nm至15nm；二维半导体介电层的材料为六方氮化硼，厚度为15nm至50nm；栅电极为平行的两条电极，材料为导电电极材料，包括但不限于金、银、铬、钛等，电极宽度为1至2μm，两条电极的间距为0.1至2μm，电极厚度为10至50nm。

在一些实施方式中，所述金属纳米颗粒选自金纳米颗粒、银纳米颗粒、铂纳米颗粒、铜纳米颗粒中的一种或多种。

在一些实施方式中，所述浮栅层的厚度为1～10nm。具体的，浮栅层的厚度可以为1nm、2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm、10nm。

该厚度可有效存储电荷，同时尽量减小器件厚度。

在一些实施方式中，所述金属纳米颗粒的形态为圆形、方形或不规则形状，圆形金属纳米颗粒的直径为1～10nm，方形金属纳米颗粒的边长为1～10nm。

在一些实施方式中，本发明还提供一种可重构功能电子器件的制备方法，包括制备浮栅层的步骤，所述浮栅层包括金属纳米颗粒。

在一些实施方式中，所述浮栅层的制备方法包括热蒸镀法、电子束蒸发法、磁控溅射法、旋涂法中的一种或多种；

所述热蒸镀法中，热蒸镀的速率为

所述电子束蒸发法中，蒸发的速率为

所述磁控溅射法中，溅射的速率为

在一些优选的实施方式中，所述热蒸镀法中，热蒸镀的速率为

所述电子束蒸发法中，蒸发的速率为

所述磁控溅射法中，溅射的速率为

在一些实施方式中，所述旋涂法中，旋涂的转速为3000～5000rpm，旋涂后烘干的温度为50～80℃，烘干的时间为30～60min。其中，旋涂的转速可以为3000rpm、3500rpm、4000rpm、4500rpm、5000rpm，旋涂后烘干的温度可以为50℃、55℃、60℃、65℃、70℃、75℃、80℃，烘干的时间为30min、35min、40min、45min、50min、55min、60min。

在一些优选的实施方式中，所述旋涂法中，旋涂的转速为3000rpm，旋涂后烘干的温度为80℃，烘干的时间为30min。

在一些实施方式中，所述可重构功能电子器件的制备方法包括步骤：

提供栅电极；

在所述栅电极上制备二维半导体介电层；

在所述二维半导体介电层表面制备浮栅层；

在所述浮栅层表面制备二维半导体隧穿层；

在所述二维半导体隧穿层表面制备二维半导体沟道层；

在所述二维半导体沟道层表面制备源漏电极；

其中，所述二维半导体介电层、二维半导体隧穿层和二维半导体沟道层均采用干法微纳转移技术制备。

本发明中的栅电极及源漏电极材料由热蒸镀、电子束蒸发、磁控溅射等手段制备，蒸镀或溅射过程中速率控制在0.1埃米/秒至0.5埃米/秒，真空度控制在10

在一些实施方式中，所述干法微纳转移技术采用PDMS进行转移，转移的温度为50～100℃。其中，转移的温度可以为50℃、60℃、70℃、80℃、90℃、100℃。

在一些优选的实施方式中，所述干法微纳转移技术采用PDMS进行转移，转移的温度为70℃。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，仅在于说明本发明而决不限制本发明。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

一种可重构功能电子器件的制备，包括步骤：

制备栅电极及源漏电极：采用激光直写，在旋涂有光刻胶(光刻胶型号为LOL2000/S1805)的衬底上光刻出电极图形，随后依次经过显影、热蒸镀法蒸镀金及剥离过程，得到电极图案，其中栅极电极厚度为30nm，间距为1μm，宽度为2μm，源漏电极厚度为50nm，间距为5μm，宽度为5μm。

准备二维半导体材料：采用机械剥离手段，分别在PDMS上得到厚度约为30nm的六方氮化硼、厚度约为10nm的六方氮化硼以及厚度约为10nm的二硒化钨。

转移二维半导体介电层：将30nm的六方氮化硼通过微纳转移平台转移到栅电极表面，覆盖栅电极，转移温度为70℃。

蒸镀浮栅层：通过热蒸镀在介电层上方蒸镀1nm金，蒸镀过程中速率控制在0.1埃米/秒，真空度控制在10

全转移制备器件：利用PDMS在加热后失去粘性的性质，依次将厚度约为10nm的六方氮化硼、厚度约为10nm的二硒化钨、以及源漏电极转移到栅电极及二维半导体介电层上方，其中转移上述二维半导体材料时的温度为70℃，转移源漏电极时的温度为100℃，转移过程满足以下两点：①二硒化钨位于二维半导体介电层及二维半导体隧穿层的中间位置，不与栅电极接触；②源漏电极对称放置在栅电极两侧，与二硒化钨紧密接触，不与栅电极接触，可重构功能电子器件制备完成。

实施例1制备的可重构功能电子器件的存储特性如图2所示，从图中可以看出，本实施例制备的器件具有电荷存储能力；其可重构PN结测试图如图3所示，从图中可以看出，本器件具有可重构PN结特性；其可重构逻辑测试图如图4和图5所示。从图中可以看出，本器件具有可重构逻辑功能，可实现与门与或门的转变。

实施例2

一种可重构功能电子器件的制备，包括步骤：

制备栅电极及源漏电极：采用激光直写，在旋涂有光刻胶(光刻胶型号为LOL2000/S1805)的衬底上光刻出电极图形，随后经过显影、热蒸镀法蒸镀金及剥离过程，得到电极图案，其中栅极电极厚度为50nm，间距为1μm，宽度为3μm，源漏电极厚度为50nm，间距为5μm，宽度为5μm。

准备二维半导体材料：采用机械剥离手段，分别在PDMS上得到厚度约为50nm的六方氮化硼、厚度约为10nm的六方氮化硼以及厚度约为10nm的二硒化钨。

转移二维半导体介电层：将50nm的六方氮化硼通过微纳转移平台转移到栅电极表面，覆盖栅电极，转移温度为70℃。

蒸镀浮栅层：通过热蒸镀在介电层上方蒸镀2nm银，蒸镀过程中速率控制在0.1埃米/秒，真空度控制在10

全转移制备器件：利用PDMS在加热后失去粘性的性质，依次将厚度约为10nm的六方氮化硼、厚度约为10nm的二硒化钨、以及源漏电极转移到栅电极及二维半导体介电层上方，其中转移二维半导体材料时的温度为50℃，转移源漏电极时的温度为100℃，转移过程满足以下两点：①二硒化钨位于二维半导体介电层及二维半导体隧穿层的中间位置，不与栅电极接触；②源漏电极对称放置在栅电极两侧，与二硒化钨紧密接触，不与栅电极接触，可重构功能电子器件制备完成。

实施例3

一种可重构功能电子器件的制备，包括步骤：

制备栅电极及源漏电极：采用激光直写，在旋涂有光刻胶(光刻胶型号为LOL2000/S1805)的衬底上光刻出电极图形，随后经过显影、热蒸镀法蒸镀金及剥离过程，得到电极图案，其中栅极电极厚度为30nm，间距为1μm，宽度为2μm，源漏电极厚度为50nm，间距为5μm，宽度为5μm。

准备二维半导体材料：采用机械剥离手段，分别在PDMS上得到厚度约为30nm的六方氮化硼、厚度约为10nm的六方氮化硼以及厚度约为10nm的二硒化钨。

转移二维半导体介电层：将30nm的六方氮化硼通过微纳转移平台转移到栅电极表面，覆盖栅电极，转移温度为70℃。

制备浮栅层：通过旋涂在二维半导体介电层上方旋涂包含金纳米颗粒的悬浊液，悬浊液浓度为0.1mg/mL，旋涂时转速为3000转，烘干温度为60℃，时间为30min。

全转移制备器件：利用PDMS在加热后失去粘性的性质，依次将厚度约为10nm的六方氮化硼、厚度约为10nm的二硒化钨、以及源漏电极转移到栅电极及二维半导体介电层上方，其中转移二维半导体材料时的温度为70℃，转移源漏电极时的温度为100℃，转移过程满足以下两点：①二硒化钨位于二维半导体介电层及二维半导体隧穿层的中间位置，不与栅电极接触；②源漏电极对称放置在栅电极两侧，与二硒化钨紧密接触，不与栅电极接触，可重构功能电子器件制备完成。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。